一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，包括用于地面設(shè)備的發(fā)射端和用于地?zé)o人機(jī)的接收端；所述的發(fā)射端包括第一FPGA、DAC、濾波電路和射頻發(fā)射模塊，所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二FPGA，射頻接收模塊接收來(lái)自外部的通信信號(hào)以及來(lái)自第二FPGA的控制信號(hào)，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出通過(guò)ADC與第二FPGA連接，第二FPGA的增益控制輸出與射頻接收模塊連接，第二FPGA還通過(guò)內(nèi)部接口輸出解調(diào)數(shù)據(jù)。本發(fā)明對(duì)可遙測(cè)、遙控、數(shù)傳的無(wú)人機(jī)的系統(tǒng)中的地空通信子系統(tǒng)進(jìn)行完善，具有發(fā)射端功耗低、接收端數(shù)據(jù)處理精確等優(yōu)點(diǎn)。
【專(zhuān)利說(shuō)明】—種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)。

【背景技術(shù)】
[0002]無(wú)人機(jī)具有費(fèi)效比低、零傷亡和部署靈活等優(yōu)點(diǎn)，可以幫助甚至是代替人類(lèi)在很多場(chǎng)景中發(fā)揮作用，如災(zāi)后的人員搜救、基礎(chǔ)設(shè)施監(jiān)察等。無(wú)論在民用還是軍用領(lǐng)域，無(wú)人機(jī)均有著廣闊的應(yīng)用和發(fā)展前景。
[0003]可遙測(cè)、遙控、數(shù)傳的無(wú)人機(jī)的系統(tǒng)包括空-地雙向通信和地-地雙向通信兩部分，按照傳輸數(shù)據(jù)類(lèi)型進(jìn)行劃分，可分為寬帶信號(hào)通信和窄帶信號(hào)通信兩種類(lèi)型，其中寬帶信號(hào)為無(wú)人機(jī)偵察圖像數(shù)據(jù)傳輸業(yè)務(wù)和無(wú)人機(jī)遙測(cè)業(yè)務(wù)，窄帶信號(hào)為手持終端與無(wú)人機(jī)間遙控通信業(yè)務(wù)，手持終端與車(chē)載終端間通信業(yè)務(wù)。而窄帶通信中包括用于地面設(shè)備的發(fā)射端和用于無(wú)人機(jī)的接收終端。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種發(fā)射端功耗低、接收端數(shù)據(jù)處理精確的用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)。
[0005]本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的:一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，它包括用于地面設(shè)備的發(fā)射端和用于無(wú)人機(jī)的接收端；
所述的發(fā)射端包括第一 FPGA、DAC、高頻濾波電路和射頻發(fā)射模塊，第一 FPGA的數(shù)字信號(hào)輸出與DAC連接，第一 FPGA的功率控制輸出與射頻發(fā)射模塊連接，DAC的輸出與高頻濾波電路連接，高頻濾波電路的輸出與射頻發(fā)射模塊連接；
所述的第一 FPGA包括交織模塊、組幀模塊、卷積編碼模塊、QPSK映射模塊、成型濾波模塊、DUC模塊和功率控制模塊，數(shù)據(jù)源輸入交織模塊，交織模塊的輸出與組幀模塊連接，組幀模塊的輸出與卷積編碼模塊連接，卷積編碼模塊的輸出與QPSK映射模塊連接，QPSK映射模塊的輸出與成型濾波模塊連接，成型濾波模塊的輸出與DUC模塊連接，DUC模塊的輸出與DAC連接，功率控制模塊的輸出與射頻發(fā)射模塊連接；
所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二 FPGA，射頻接收模塊接收來(lái)自外部的通信信號(hào)以及來(lái)自第二 FPGA的控制信號(hào)，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出與ADC連接，ADC的輸出與第二 FPGA連接，第二 FPGA的時(shí)鐘控制輸出與ADC連接，第二 FPGA的增益控制輸出與射頻接收模塊連接，第二 FPGA還通過(guò)內(nèi)部接口輸出解調(diào)數(shù)據(jù)；
所述的第二 FPGA包括下變頻模塊、小數(shù)抽取模塊、粗頻偏校正模塊、窄帶濾波模塊、位同步模塊、精頻偏同步模塊、譯碼/判決模塊、解交織模塊和勻速緩沖模塊，下變頻模塊的輸入與ADC連接，下變頻模塊的輸出與小數(shù)抽取模塊連接，小數(shù)抽取模塊的輸出與粗頻偏校正模塊連接，粗頻偏校正模塊的輸出與窄帶濾波模塊連接，窄帶濾波模塊的輸出與位同步模塊連接，位同步模塊的輸出與精頻偏同步模塊連接，精頻偏同步模塊的輸出與譯碼/判決模塊連接，譯碼/判決模塊的輸出與解交織模塊連接，解交織模塊的輸出與勻速緩沖模塊連接，勻速緩沖模塊的輸出通過(guò)內(nèi)部接口輸出解調(diào)增益。
[0006]所述的成型濾波模塊采用alhpa=0.5的根升余弦濾波，階數(shù)范圍為48_52 ;所述的卷積編碼模塊的參數(shù)為(2，1，7)。
[0007]所述的下變頻模塊包括正交混頻電路、低通濾波電路和數(shù)控振蕩電路,正交混頻電路的輸入分別與ADC輸入信號(hào)和數(shù)控振蕩電路連接，正交混頻電路輸出1、Q兩路信號(hào)至低通濾波電路，低通濾波電路輸出1、Q兩路信號(hào)至小數(shù)抽取模塊。所述的數(shù)控振蕩電路使用CORDIC算法，僅消耗少量的寄存器和加法器資源，不消耗RAM，資源損耗基本上可以忽略不計(jì)。
[0008]所述的小數(shù)抽取模塊對(duì)下變頻模塊得到的基帶信號(hào)進(jìn)行小數(shù)倍抽取，輸出信號(hào)樣值至粗頻偏校正模塊；所述的窄帶濾波模塊用于進(jìn)一步濾除殘余的帶外噪聲。
[0009]由于解擴(kuò)后信號(hào)帶寬只有180kHz左右，而最高多普勒頻偏達(dá)3kHz，在某些干擾情況下，頻偏可能會(huì)超出常規(guī)的鎖相環(huán)捕獲帶之外，所以這里將載波同步部分拆分成“粗頻偏校正”和“精頻偏同步”兩個(gè)環(huán)節(jié)。
[0010]所述的粗頻偏校正模塊包括正交混頻電路、消除調(diào)制信息電路、FFT電路、譜線峰值搜索電路、計(jì)算頻偏電路和數(shù)控振蕩電路，正交混頻電路接收來(lái)自小數(shù)抽取模塊輸出的信號(hào)，正交混頻電路的輸出分別與窄帶濾波模塊和消除調(diào)制信息電路連接，消除調(diào)制信息電路的輸出與FFT電路連接，F(xiàn)FT電路的輸出與譜線峰值搜索電路連接，譜線峰值搜索電路的輸出與計(jì)算頻偏電路連接，計(jì)算頻偏電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接。
[0011]輸入信號(hào)是4倍符號(hào)采樣率，進(jìn)入4次方運(yùn)算模塊，消除QPSK的調(diào)制信息，獲得單音頻點(diǎn)信息。經(jīng)過(guò)FFT和譜線峰值搜索，即可獲取粗頻偏信息。其中FFT的點(diǎn)數(shù)使用2048點(diǎn)，可以獲得足夠低的殘余頻偏，保證精頻偏同步模塊的正常捕獲。校正一次后，后續(xù)幾次FFT得到的粗頻偏信息接近，峰值足夠，則認(rèn)為已經(jīng)穩(wěn)定，無(wú)需再校正；否則認(rèn)為系統(tǒng)失步，重新進(jìn)行粗頻偏校正。
[0012]由于頻偏較大，DDC,實(shí)施的是稍微寬帶的濾波，保證信號(hào)譜不受損壞；在粗頻偏校正完成后，再進(jìn)行一次窄帶濾波，進(jìn)一步濾除殘余的帶外噪聲。所述的窄帶濾波模塊用于進(jìn)一步濾除殘余的帶外噪聲。
[0013]由于窄帶信號(hào)的信號(hào)帶寬較小，不使用SCFDE等均衡技術(shù)。
[0014]位同步使用Gardner算法，對(duì)少量的殘余頻偏不敏感(按照3kHz最大頻偏，
4.5Mbaud/s左右波特率算,殘余頻偏大約是碼元速率的0.1%左右)，可以位于頻率同步模塊之前。輸入數(shù)據(jù)進(jìn)行小數(shù)倍內(nèi)插/抽取后，得到4倍符號(hào)采樣率的信號(hào)；對(duì)4倍樣值信號(hào)進(jìn)行g(shù)ardner位定時(shí)誤差估計(jì)，得到瞬時(shí)誤差值，通過(guò)環(huán)路濾波器濾除高頻噪聲后，驅(qū)動(dòng)NCO產(chǎn)生定時(shí)內(nèi)插使能及內(nèi)插參數(shù)；“Farrow定時(shí)內(nèi)插”模塊使用farrow結(jié)構(gòu),插值得到準(zhǔn)確的碼元判決點(diǎn)，最終通過(guò)輸出緩沖輸出；所述的Farrow結(jié)構(gòu)是一種高效的多項(xiàng)式內(nèi)插實(shí)現(xiàn)結(jié)構(gòu)。
[0015]所述的位同步模塊包括輸入緩沖模塊、reg模塊、定時(shí)誤差估計(jì)模塊、環(huán)路濾波器、數(shù)控振蕩電路、定時(shí)內(nèi)插模塊、輸出緩沖模塊和兩個(gè)移位寄存器，輸入緩沖模塊的輸入與窄帶濾波模塊連接，輸入緩沖模塊的輸出與reg模塊連接，reg模塊的輸出與其中一個(gè)移位寄存器連接，此移位寄存器的輸出與定時(shí)內(nèi)插模塊連接，定時(shí)內(nèi)插模塊的一路輸出與另一個(gè)移位寄存器連接，此移位寄存器的輸出與定時(shí)誤差模塊連接，定時(shí)誤差估計(jì)模塊的輸出與環(huán)路濾波器連接，環(huán)路濾波器的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與定時(shí)內(nèi)插模塊連接，定時(shí)內(nèi)插模塊的另一路輸出通過(guò)輸出緩沖模塊輸出數(shù)據(jù)。
[0016]所述的精頻偏同步模塊包括正交混頻電路、數(shù)控振蕩電路、相位誤差估計(jì)電路和環(huán)路濾波電路，正交混頻電路、數(shù)控振蕩電路、相位誤差估計(jì)電路和環(huán)路濾波電路組成數(shù)字鎖相環(huán)，外部1、Q兩路輸入與位同步模塊連接，正交混頻電路的輸出分別與相位誤差估計(jì)電路和譯碼/判決模塊連接，相位誤差估計(jì)電路的輸出與環(huán)路濾波電路連接，環(huán)路濾波電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接。所述的數(shù)控振蕩電路實(shí)用DDS算法，而不是cordic算法，因?yàn)镕PGA中cordic邏輯的時(shí)序延時(shí)量較大，導(dǎo)致環(huán)路延遲大，影響頻偏捕獲能力，而DDS只有I到3個(gè)elk的延時(shí)，可以保證環(huán)路捕獲行為和跟蹤行為的性能。
[0017]所述的譯碼/判決模塊使用維特比軟判決算法，所述的解交織模塊用于實(shí)現(xiàn)簡(jiǎn)單的緩沖讀寫(xiě)。
[0018]所述的勻速緩沖模塊包括數(shù)據(jù)緩沖模塊、緩沖量監(jiān)測(cè)模塊、環(huán)路濾波模塊和數(shù)控振蕩模塊，數(shù)據(jù)緩沖模塊接收輸入數(shù)據(jù)和輸入時(shí)鐘，數(shù)據(jù)緩沖模塊的一路輸出與緩沖量監(jiān)測(cè)模塊連接，數(shù)據(jù)緩沖模塊的另一路輸出輸出數(shù)據(jù)，緩沖量監(jiān)測(cè)模塊的輸出與環(huán)路濾波模塊連接，環(huán)路濾波模塊的輸出與數(shù)控振蕩模塊連接，數(shù)控振蕩模塊的一路輸出與數(shù)據(jù)緩沖模塊連接，數(shù)控振蕩模塊的另一路輸出時(shí)鐘信號(hào)。
[0019]所述的射頻接收模塊和射頻發(fā)射模塊結(jié)構(gòu)相同，包括雙工器、發(fā)送端處理模塊、接收端處理模塊和驅(qū)動(dòng)模塊，所述雙工器的用于接收和發(fā)送數(shù)據(jù)，所述的發(fā)送端處理模塊的輸出與雙工器連接，接收端處理模塊的輸入與雙工器連接，驅(qū)動(dòng)模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接；
所述的驅(qū)動(dòng)模塊包括晶振、本振、功分模塊、兩個(gè)驅(qū)動(dòng)放大模塊和驅(qū)動(dòng)器，本振的兩路輸入分別與晶振和SPI碼連接,本振的輸出與功分模塊連接,功分模塊的兩路輸出分別與兩個(gè)驅(qū)動(dòng)放大模塊連接，兩個(gè)驅(qū)動(dòng)放大模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接，驅(qū)動(dòng)器的輸出與發(fā)送端處理模塊連接，所述的驅(qū)動(dòng)器輸出5位并行控制碼；
所述的發(fā)射端處理模塊包括混頻模塊、濾波模塊、放大模塊、數(shù)控衰減模塊、驅(qū)放模塊和功放模塊，混頻模塊的一路輸入為中頻信號(hào)，混頻模塊的另一路輸入與驅(qū)動(dòng)模塊中的其中一個(gè)驅(qū)動(dòng)放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動(dòng)模塊的驅(qū)動(dòng)器的輸出均與數(shù)控衰減模塊連接，數(shù)控衰減模塊的輸出與驅(qū)放模塊連接，驅(qū)放模塊的輸出與功放模塊連接，功放模塊的輸出與雙工器連接;
所述的接收端處理模塊包括低噪放大模塊、濾波模塊、放大模塊、混頻模塊、濾波模塊和放大模塊，低噪放大模塊的輸入與雙工器連接，低噪放大模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動(dòng)模塊的另一個(gè)驅(qū)動(dòng)放大模塊的輸出均與混頻模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊與放大模塊連接，放大模塊輸出信號(hào)。
[0020]本發(fā)明的有益效果是:對(duì)于發(fā)射端:本系統(tǒng)采用頻分多址來(lái)支持多架飛機(jī)的同時(shí)工作，在頻分多址的情況下，基帶瞬時(shí)調(diào)制速率比較低，在同樣的有效速率下，飛機(jī)所需要消耗的瞬時(shí)發(fā)射功率相對(duì)于時(shí)分多址和碼分多址低很多，這對(duì)于體積和功率很受限的小型無(wú)人機(jī)來(lái)說(shuō)是非常重要的；對(duì)于接收端=(I)ADC輸入的信號(hào)經(jīng)過(guò)下變頻得到基帶信號(hào)，下變頻中的數(shù)控振蕩電路使用CORDIC算法實(shí)現(xiàn)，僅消耗少量的寄存器和加法器資源，不消耗RAM,資源損耗基本上可以忽略不計(jì)；(2)基帶信號(hào)進(jìn)行小數(shù)倍抽取，得到4倍碼元速率的信號(hào)樣值，再進(jìn)行匹配濾波，這樣做的好處是利于匹配濾波系數(shù)的計(jì)算；(3)由于解擴(kuò)后信號(hào)帶寬只有180kHz左右，而最高多普勒頻偏達(dá)3kHz，在某些干擾情況下，頻偏可能會(huì)超出常規(guī)的鎖相環(huán)捕獲帶之外，所以這里將載波同步部分拆分成“粗頻偏校正”和“精頻偏同步”兩個(gè)環(huán)節(jié)；(4)由于頻偏較大，DDC，實(shí)施的是稍微寬帶的濾波，保證信號(hào)譜不受損壞；(5)在粗頻偏校正完成后，再進(jìn)行一次窄帶濾波，進(jìn)一步濾除殘余的帶外噪聲；(6)窄帶信號(hào)信號(hào)帶寬較小，不再使用SCFDE等均衡技術(shù)，節(jié)約成本；(7)判決后的比特信息經(jīng)過(guò)信道譯碼，得到糾錯(cuò)后的結(jié)果，為了支持遙測(cè)的精確時(shí)標(biāo)，解調(diào)數(shù)據(jù)將進(jìn)行勻速輸出；(8)由于前面幾點(diǎn)，本發(fā)明便可適用于一種可遙測(cè)、遙控、數(shù)傳的無(wú)人機(jī)的地空窄帶通信系統(tǒng)的接收終端，接收終端包括無(wú)人機(jī)終端。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0021]圖1為本發(fā)明結(jié)構(gòu)方框圖；
圖2為發(fā)射端FPGA功能模塊結(jié)構(gòu)圖；
圖3為接收端FPGA功能模塊結(jié)構(gòu)圖；
圖4為下變頻模塊結(jié)構(gòu)圖；
圖5為粗頻偏校正模塊結(jié)構(gòu)圖；
圖6為位同步模塊結(jié)構(gòu)圖；
圖7為Farrow結(jié)構(gòu)框圖；
圖8為精頻偏同步模塊結(jié)構(gòu)圖；
圖9為勻速緩沖模塊結(jié)構(gòu)圖；
圖10為地面端射頻發(fā)射模塊結(jié)構(gòu)圖；
圖11為無(wú)人機(jī)端射頻接收模塊結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0022]下面結(jié)合附圖進(jìn)一步詳細(xì)描述本發(fā)明的技術(shù)方案:如圖1所示，一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，它包括用于地面設(shè)備的發(fā)射端和用于無(wú)人機(jī)的接收端；
所述的發(fā)射端包括第一 FPGA、DAC、高頻濾波電路和射頻發(fā)射模塊，第一 FPGA的數(shù)字信號(hào)輸出與DAC連接，第一 FPGA的功率控制輸出與射頻發(fā)射模塊連接，DAC的輸出與高頻濾波電路連接，高頻濾波電路的輸出與射頻發(fā)射模塊連接；信號(hào)帶寬為200kHz左右，發(fā)射端發(fā)射功率可控范圍為-1lOdBm?30dBm。
[0023]如圖2所示，所述的第一 FPGA包括交織模塊、組幀模塊、卷積編碼模塊、QPSK映射模塊、成型濾波模塊、DUC模塊和功率控制模塊，數(shù)據(jù)源輸入交織模塊，交織模塊的輸出與組幀模塊連接，組幀模塊的輸出與卷積編碼模塊連接，卷積編碼模塊的輸出與QPSK映射模塊連接，QPSK映射模塊的輸出與成型濾波模塊連接，成型濾波模塊的輸出與DUC模塊連接，DUC模塊的輸出與DAC連接，功率控制模塊的輸出與射頻發(fā)射模塊連接；
所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二 FPGA，射頻接收模塊接收來(lái)自外部的通信信號(hào)以及來(lái)自第二 FPGA的控制信號(hào)，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出與ADC連接，ADC的輸出與第二 FPGA連接，第二 FPGA的時(shí)鐘控制輸出與ADC連接，第二 FPGA的增益控制輸出與射頻接收模塊連接，第二 FPGA還通過(guò)內(nèi)部接口輸出解調(diào)數(shù)據(jù)；
如圖3所示，所述的第二 FPGA包括下變頻模塊、小數(shù)抽取模塊、粗頻偏校正模塊、窄帶濾波模塊、位同步模塊、精頻偏同步模塊、譯碼/判決模塊、解交織模塊和勻速緩沖模塊，下變頻模塊的輸入與ADC連接，下變頻模塊的輸出與小數(shù)抽取模塊連接，小數(shù)抽取模塊的輸出與粗頻偏校正模塊連接，粗頻偏校正模塊的輸出與窄帶濾波模塊連接，窄帶濾波模塊的輸出與位同步模塊連接，位同步模塊的輸出與精頻偏同步模塊連接，精頻偏同步模塊的輸出與譯碼/判決模塊連接，譯碼/判決模塊的輸出與解交織模塊連接，解交織模塊的輸出與勻速緩沖模塊連接，勻速緩沖模塊的輸出通過(guò)內(nèi)部接口輸出解調(diào)增益。
[0024]所述的成型濾波模塊采用alhpa=0.5的根升余弦濾波，階數(shù)范圍為48_52 ;所述的卷積編碼模塊的參數(shù)為(2，1，7)。
[0025]如圖4所示，所述的下變頻模塊包括正交混頻電路、低通濾波電路和數(shù)控振蕩電路，正交混頻電路的輸入分別與ADC輸入信號(hào)和數(shù)控振蕩電路連接，正交混頻電路輸出1、Q兩路信號(hào)至低通濾波電路，低通濾波電路輸出1、Q兩路信號(hào)至小數(shù)抽取模塊，所述的數(shù)控振蕩電路使用CORDIC算法。僅消耗少量的寄存器和加法器資源，不消耗RAM，資源損耗基本上可以忽略不計(jì)。本振模塊在初始時(shí)，設(shè)置標(biāo)準(zhǔn)的160MHz中頻鏡像(數(shù)字頻率為2 * pi* 3/10 )頻點(diǎn)。在解擴(kuò)捕獲過(guò)程中，需要對(duì)信號(hào)的粗略頻偏值進(jìn)行搜索，所以這里帶有來(lái)自解擴(kuò)模塊的頻點(diǎn)搜索參數(shù)輸入。
[0026]所述的小數(shù)抽取模塊對(duì)下變頻模塊得到的基帶信號(hào)進(jìn)行小數(shù)倍抽取，輸出信號(hào)樣值至粗頻偏校正模塊；所述的窄帶濾波模塊用于進(jìn)一步濾除殘余的帶外噪聲。
[0027]由于解擴(kuò)后信號(hào)帶寬只有180kHz左右，而最高多普勒頻偏達(dá)3kHz，在某些干擾情況下，頻偏可能會(huì)超出常規(guī)的鎖相環(huán)捕獲帶之外，所以這里將載波同步部分拆分成“粗頻偏校正”和“精頻偏同步”兩個(gè)環(huán)節(jié)。
[0028]如圖5所示，所述的粗頻偏校正模塊包括正交混頻電路、消除調(diào)制信息電路、FFT電路、譜線峰值搜索電路、計(jì)算頻偏電路和數(shù)控振蕩電路，正交混頻電路接收來(lái)自小數(shù)抽取模塊輸出的信號(hào)，正交混頻電路的輸出分別與窄帶濾波模塊和消除調(diào)制信息電路連接，消除調(diào)制信息電路的輸出與FFT電路連接，F(xiàn)FT電路的輸出與譜線峰值搜索電路連接，譜線峰值搜索電路的輸出與計(jì)算頻偏電路連接，計(jì)算頻偏電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接。
[0029]輸入信號(hào)是4倍符號(hào)采樣率，進(jìn)入4次方運(yùn)算模塊，消除QPSK的調(diào)制信息，獲得單音頻點(diǎn)信息。經(jīng)過(guò)FFT和譜線峰值搜索，即可獲取粗頻偏信息。其中FFT的點(diǎn)數(shù)使用2048點(diǎn)，可以獲得足夠低的殘余頻偏，保證精頻偏同步模塊的正常捕獲。校正一次后，后續(xù)幾次FFT得到的粗頻偏信息接近，峰值足夠，則認(rèn)為已經(jīng)穩(wěn)定，無(wú)需再校正；否則認(rèn)為系統(tǒng)失步，重新進(jìn)行粗頻偏校正。
[0030]由于頻偏較大，DDC,實(shí)施的是稍微寬帶的濾波，保證信號(hào)譜不受損壞；在粗頻偏校正完成后，再進(jìn)行一次窄帶濾波，進(jìn)一步濾除殘余的帶外噪聲。所述的窄帶濾波模塊用于進(jìn)一步濾除殘余的帶外噪聲。
[0031]由于窄帶信號(hào)的信號(hào)帶寬較小，不使用SCFDE等均衡技術(shù)。
[0032]位同步使用Gardner算法，對(duì)少量的殘余頻偏不敏感(按照3kHz最大頻偏，4.5Mbaud/s左右波特率算,殘余頻偏大約是碼元速率的0.1%左右)，可以位于頻率同步模塊之前。輸入數(shù)據(jù)進(jìn)行小數(shù)倍內(nèi)插/抽取后，得到4倍符號(hào)采樣率的信號(hào)；對(duì)4倍樣值信號(hào)進(jìn)行g(shù)ardner位定時(shí)誤差估計(jì)，得到瞬時(shí)誤差值，通過(guò)環(huán)路濾波器濾除高頻噪聲后，驅(qū)動(dòng)NCO產(chǎn)生定時(shí)內(nèi)插使能及內(nèi)插參數(shù)；“Farrow定時(shí)內(nèi)插”模塊使用farrow結(jié)構(gòu),插值得到準(zhǔn)確的碼元判決點(diǎn)，最終通過(guò)輸出緩沖輸出；所述的Farrow結(jié)構(gòu)是一種高效的多項(xiàng)式內(nèi)插實(shí)現(xiàn)結(jié)構(gòu)，如圖7所示。
[0033]如圖6所示，所述的位同步模塊包括輸入緩沖模塊、reg模塊、定時(shí)誤差估計(jì)模塊、環(huán)路濾波器、數(shù)控振蕩電路、定時(shí)內(nèi)插模塊、輸出緩沖模塊和兩個(gè)移位寄存器，輸入緩沖模塊的輸入與窄帶濾波模塊連接，輸入緩沖模塊的輸出與reg模塊連接，reg模塊的輸出與其中一個(gè)移位寄存器連接，此移位寄存器的輸出與定時(shí)內(nèi)插模塊連接，定時(shí)內(nèi)插模塊的一路輸出與另一個(gè)移位寄存器連接，此移位寄存器的輸出與定時(shí)誤差模塊連接，定時(shí)誤差估計(jì)模塊的輸出與環(huán)路濾波器連接，環(huán)路濾波器的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與定時(shí)內(nèi)插模塊連接，定時(shí)內(nèi)插模塊的另一路輸出通過(guò)輸出緩沖模塊輸出數(shù)據(jù)。
[0034]如圖8所示，所述的精頻偏同步模塊包括正交混頻電路、數(shù)控振蕩電路、相位誤差估計(jì)電路和環(huán)路濾波電路，正交混頻電路、數(shù)控振蕩電路、相位誤差估計(jì)電路和環(huán)路濾波電路組成數(shù)字鎖相環(huán)，外部1、Q兩路輸入與位同步模塊連接，正交混頻電路的輸出分別與相位誤差估計(jì)電路和譯碼/判決模塊連接，相位誤差估計(jì)電路的輸出與環(huán)路濾波電路連接，環(huán)路濾波電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接。所述的數(shù)控振蕩電路實(shí)用DDS算法,而不是cordic算法，因?yàn)镕PGA中cordic邏輯的時(shí)序延時(shí)量較大，導(dǎo)致環(huán)路延遲大，影響頻偏捕獲能力，而DDS只有I到3個(gè)elk的延時(shí)，可以保證環(huán)路捕獲行為和跟蹤行為的性能。
[0035]所述的譯碼/判決模塊使用維特比軟判決算法，所述的解交織模塊用于實(shí)現(xiàn)簡(jiǎn)單的緩沖讀寫(xiě)。
[0036]如圖9所示，所述的勻速緩沖模塊包括數(shù)據(jù)緩沖模塊、緩沖量監(jiān)測(cè)模塊、環(huán)路濾波模塊和數(shù)控振蕩模塊，數(shù)據(jù)緩沖模塊接收輸入數(shù)據(jù)和輸入時(shí)鐘，數(shù)據(jù)緩沖模塊的一路輸出與緩沖量監(jiān)測(cè)模塊連接，數(shù)據(jù)緩沖模塊的另一路輸出輸出數(shù)據(jù)，緩沖量監(jiān)測(cè)模塊的輸出與環(huán)路濾波模塊連接，環(huán)路濾波模塊的輸出與數(shù)控振蕩模塊連接，數(shù)控振蕩模塊的一路輸出與數(shù)據(jù)緩沖模塊連接，數(shù)控振蕩模塊的另一路輸出時(shí)鐘信號(hào)。
[0037]如圖10所示，所述的射頻接收模塊和射頻發(fā)射模塊結(jié)構(gòu)相同，包括雙工器、發(fā)送端處理模塊、接收端處理模塊和驅(qū)動(dòng)模塊，所述雙工器的用于接收和發(fā)送數(shù)據(jù)，所述的發(fā)送端處理模塊的輸出與雙工器連接，接收端處理模塊的輸入與雙工器連接，驅(qū)動(dòng)模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接；
所述的驅(qū)動(dòng)模塊包括晶振、本振、功分模塊、兩個(gè)驅(qū)動(dòng)放大模塊和驅(qū)動(dòng)器，本振的兩路輸入分別與晶振和SPI碼連接,本振的輸出與功分模塊連接,功分模塊的兩路輸出分別與兩個(gè)驅(qū)動(dòng)放大模塊連接，兩個(gè)驅(qū)動(dòng)放大模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接，驅(qū)動(dòng)器的輸出與發(fā)送端處理模塊連接，所述的驅(qū)動(dòng)器輸出5位并行控制碼；
所述的發(fā)射端處理模塊包括混頻模塊、濾波模塊、放大模塊、數(shù)控衰減模塊、驅(qū)放模塊和功放模塊，混頻模塊的一路輸入為中頻信號(hào)，混頻模塊的另一路輸入與驅(qū)動(dòng)模塊中的其中一個(gè)驅(qū)動(dòng)放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動(dòng)模塊的驅(qū)動(dòng)器的輸出均與數(shù)控衰減模塊連接，數(shù)控衰減模塊的輸出與驅(qū)放模塊連接，驅(qū)放模塊的輸出與功放模塊連接，功放模塊的輸出與雙工器連接;
所述的接收端處理模塊包括低噪放大模塊、濾波模塊、放大模塊、混頻模塊、濾波模塊和放大模塊，低噪放大模塊的輸入與雙工器連接，低噪放大模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動(dòng)模塊的另一個(gè)驅(qū)動(dòng)放大模塊的輸出均與混頻模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊與放大模塊連接，放大模塊輸出信號(hào)。
[0038]如圖10所示，在發(fā)射通道，70 MHz (上行遙控信號(hào))中頻信號(hào)進(jìn)入本模塊后，經(jīng)與變頻本振混頻變至1430MHz (上行遙控信號(hào))內(nèi)(每個(gè)無(wú)人機(jī)占用7MHz帶寬，共5組無(wú)人機(jī)，頻段間隔約10MHz，即占用80MHz帶寬)，經(jīng)放大后進(jìn)行數(shù)控衰減，衰減范圍為30dB，使信號(hào)具有30dB動(dòng)態(tài)范圍。然后將信號(hào)放大作為上行信號(hào)輸出。其中數(shù)控衰減器需5位并行碼控制，本振需SPI碼控制。
[0039]如圖11所示，在接收通道，1430MHz (上行遙控信號(hào))信號(hào)經(jīng)低噪放大后濾波再放大，混頻到70±2MHz。將中頻放大后輸出，輸出功率為_(kāi)5dBm?OdBm。
【權(quán)利要求】
1.一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:它包括用于地面設(shè)備的發(fā)射端和用于無(wú)人機(jī)的接收端； 所述的發(fā)射端包括第一 FPGA、DAC、高頻濾波電路和射頻發(fā)射模塊，第一 FPGA的數(shù)字信號(hào)輸出與DAC連接，第一 FPGA的功率控制輸出與射頻發(fā)射模塊連接，DAC的輸出與高頻濾波電路連接，高頻濾波電路的輸出與射頻發(fā)射模塊連接； 所述的第一 FPGA包括交織模塊、組幀模塊、卷積編碼模塊、QPSK映射模塊、成型濾波模塊、DUC模塊和功率控制模塊，數(shù)據(jù)源輸入交織模塊，交織模塊的輸出與組幀模塊連接，組幀模塊的輸出與卷積編碼模塊連接，卷積編碼模塊的輸出與QPSK映射模塊連接，QPSK映射模塊的輸出與成型濾波模塊連接，成型濾波模塊的輸出與DUC模塊連接，DUC模塊的輸出與DAC連接，功率控制模塊的輸出與射頻發(fā)射模塊連接； 所述的接收端包括射頻接收模塊、中頻濾波模塊、ADC和第二 FPGA，射頻接收模塊接收來(lái)自外部的通信信號(hào)以及來(lái)自第二 FPGA的控制信號(hào)，射頻接收模塊的輸出與中頻濾波模塊連接，中頻濾波模塊的輸出與ADC連接，ADC的輸出與第二 FPGA連接，第二 FPGA的時(shí)鐘控制輸出與ADC連接，第二 FPGA的增益控制輸出與射頻接收模塊連接，第二 FPGA還通過(guò)內(nèi)部接口輸出解調(diào)數(shù)據(jù)； 所述的第二 FPGA包括下變頻模塊、小數(shù)抽取模塊、粗頻偏校正模塊、窄帶濾波模塊、位同步模塊、精頻偏同步模塊、譯碼/判決模塊、解交織模塊和勻速緩沖模塊，下變頻模塊的輸入與ADC連接，下變頻模塊的輸出與小數(shù)抽取模塊連接，小數(shù)抽取模塊的輸出與粗頻偏校正模塊連接，粗頻偏校正模塊的輸出與窄帶濾波模塊連接，窄帶濾波模塊的輸出與位同步模塊連接，位同步模塊的輸出與精頻偏同步模塊連接，精頻偏同步模塊的輸出與譯碼/判決模塊連接，譯碼/判決模塊的輸出與解交織模塊連接，解交織模塊的輸出與勻速緩沖模塊連接，勻速緩沖模塊的輸出通過(guò)內(nèi)部接口輸出解調(diào)增益。
2.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的成型濾波模塊采用alhpa=0.5的根升余弦濾波，階數(shù)范圍為48_52 ;所述的卷積編碼模塊的參數(shù)為(2，1，7)。
3.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的下變頻模塊包括正交混頻電路、低通濾波電路和數(shù)控振蕩電路，正交混頻電路的輸入分別與ADC輸入信號(hào)和數(shù)控振蕩電路連接，正交混頻電路輸出1、Q兩路信號(hào)至低通濾波電路，低通濾波電路輸出1、Q兩路信號(hào)至小數(shù)抽取模塊，所述的數(shù)控振蕩電路使用CORDIC算法。
4.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的粗頻偏校正模塊包括正交混頻電路、消除調(diào)制信息電路、FFT電路、譜線峰值搜索電路、計(jì)算頻偏電路和數(shù)控振蕩電路，正交混頻電路接收來(lái)自小數(shù)抽取模塊輸出的信號(hào)，正交混頻電路的輸出分別與窄帶濾波模塊和消除調(diào)制信息電路連接，消除調(diào)制信息電路的輸出與FFT電路連接，F(xiàn)FT電路的輸出與譜線峰值搜索電路連接，譜線峰值搜索電路的輸出與計(jì)算頻偏電路連接，計(jì)算頻偏電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接。
5.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的位同步模塊包括輸入緩沖模塊、reg模塊、定時(shí)誤差估計(jì)模塊、環(huán)路濾波器、數(shù)控振蕩電路、定時(shí)內(nèi)插模塊、輸出緩沖模塊和兩個(gè)移位寄存器，輸入緩沖模塊的輸入與窄帶濾波模塊連接，輸入緩沖模塊的輸出與reg模塊連接，reg模塊的輸出與其中一個(gè)移位寄存器連接，此移位寄存器的輸出與定時(shí)內(nèi)插模塊連接，定時(shí)內(nèi)插模塊的一路輸出與另一個(gè)移位寄存器連接，此移位寄存器的輸出與定時(shí)誤差模塊連接，定時(shí)誤差估計(jì)模塊的輸出與環(huán)路濾波器連接，環(huán)路濾波器的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與定時(shí)內(nèi)插模塊連接，定時(shí)內(nèi)插模塊的另一路輸出通過(guò)輸出緩沖模塊輸出數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的精頻偏同步模塊包括正交混頻電路、數(shù)控振蕩電路、相位誤差估計(jì)電路和環(huán)路濾波電路，正交混頻電路、數(shù)控振蕩電路、相位誤差估計(jì)電路和環(huán)路濾波電路組成數(shù)字鎖相環(huán)，外部1、Q兩路輸入與位同步模塊連接，正交混頻電路的輸出分別與相位誤差估計(jì)電路和譯碼/判決模塊連接，相位誤差估計(jì)電路的輸出與環(huán)路濾波電路連接，環(huán)路濾波電路的輸出與數(shù)控振蕩電路連接，數(shù)控振蕩電路的輸出與正交混頻電路連接，所述的數(shù)控振蕩電路實(shí)用DDS算法。
7.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的勻速緩沖模塊包括數(shù)據(jù)緩沖模塊、緩沖量監(jiān)測(cè)模塊、環(huán)路濾波模塊和數(shù)控振蕩模塊，數(shù)據(jù)緩沖模塊接收輸入數(shù)據(jù)和輸入時(shí)鐘，數(shù)據(jù)緩沖模塊的一路輸出與緩沖量監(jiān)測(cè)模塊連接，數(shù)據(jù)緩沖模塊的另一路輸出輸出數(shù)據(jù)，緩沖量監(jiān)測(cè)模塊的輸出與環(huán)路濾波模塊連接，環(huán)路濾波模塊的輸出與數(shù)控振蕩模塊連接，數(shù)控振蕩模塊的一路輸出與數(shù)據(jù)緩沖模塊連接，數(shù)控振蕩模塊的另一路輸出時(shí)鐘信號(hào)。
8.根據(jù)權(quán)利要求1所述的一種用于無(wú)人機(jī)的地空窄帶通信系統(tǒng)，其特征在于:所述的射頻接收模塊和射頻發(fā)射模塊結(jié)構(gòu)相同，包括雙工器、發(fā)送端處理模塊、接收端處理模塊和驅(qū)動(dòng)模塊，所述雙工器的用于接收和發(fā)送數(shù)據(jù)，所述的發(fā)送端處理模塊的輸出與雙工器連接，接收端處理模塊的輸入與雙工器連接，驅(qū)動(dòng)模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接； 所述的驅(qū)動(dòng)模塊包括晶振、本振、功分模塊、兩個(gè)驅(qū)動(dòng)放大模塊和驅(qū)動(dòng)器，本振的兩路輸入分別與晶振和SPI碼連接,本振的輸出與功分模塊連接,功分模塊的兩路輸出分別與兩個(gè)驅(qū)動(dòng)放大模塊連接，兩個(gè)驅(qū)動(dòng)放大模塊的輸出分別與發(fā)送端處理模塊和接收端處理模塊連接，驅(qū)動(dòng)器的輸出與發(fā)送端處理模塊連接，所述的驅(qū)動(dòng)器輸出5位并行控制碼； 所述的發(fā)射端處理模塊包括混頻模塊、濾波模塊、放大模塊、數(shù)控衰減模塊、驅(qū)放模塊和功放模塊，混頻模塊的一路輸入為中頻信號(hào)，混頻模塊的另一路輸入與驅(qū)動(dòng)模塊中的其中一個(gè)驅(qū)動(dòng)放大模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動(dòng)模塊的驅(qū)動(dòng)器的輸出均與數(shù)控衰減模塊連接，數(shù)控衰減模塊的輸出與驅(qū)放模塊連接，驅(qū)放模塊的輸出與功放模塊連接，功放模塊的輸出與雙工器連接; 所述的接收端處理模塊包括低噪放大模塊、濾波模塊、放大模塊、混頻模塊、濾波模塊和放大模塊，低噪放大模塊的輸入與雙工器連接，低噪放大模塊的輸出與濾波模塊連接，濾波模塊的輸出與放大模塊連接，放大模塊的輸出和驅(qū)動(dòng)模塊的另一個(gè)驅(qū)動(dòng)放大模塊的輸出均與混頻模塊連接，混頻模塊的輸出與濾波模塊連接，濾波模塊與放大模塊連接，放大模塊輸出信號(hào)。
【文檔編號(hào)】H04B1/04GK104393879SQ201410689575
【公開(kāi)日】2015年3月4日 申請(qǐng)日期:2014年11月26日 優(yōu)先權(quán)日:2014年11月26日
【發(fā)明者】龍寧, 李亞斌, 張瀾, 張星星 申請(qǐng)人:成都中遠(yuǎn)信電子科技有限公司