高分辨率cmos圖像傳感器的制造方法
【專利摘要】本發(fā)明公開了一種CMOS圖像傳感器，包括多個獨立且并行工作的圖像傳感器單元，每個圖像傳感器單元包括一個像素單元和一個數(shù)據(jù)處理及輸出單元。每個像素單元包括一個由多個像素組成的像素陣列；每個數(shù)據(jù)處理及輸出單元包括控制像素選中和輸出的第一控制模塊、與像素陣列的行數(shù)對應的多個雙采樣模塊、控制雙采樣模塊對像素信號讀取和輸出的第二控制模塊，多個用于根據(jù)由數(shù)模轉換模塊產生的斜率信號對各雙采樣模塊輸出的信號進行模數(shù)轉換的列級比較器模塊，多個將轉換的數(shù)字信號串行輸出的移位寄存器模塊以及將移位寄存器模塊輸出的信號推送至外部的高速數(shù)據(jù)接口模塊。本發(fā)明能夠在實現(xiàn)超大像素的同時降低CMOS圖像傳感器后方數(shù)據(jù)處理壓力。
【專利說明】
高分辨率CMOS圖像傳感器

【技術領域】
[0001]本發(fā)明涉及圖像傳感器領域，特別涉及一種高分辨率的多通道CMOS圖像傳感器。

【背景技術】
[0002]圖像傳感器是組成數(shù)字攝像頭的重要組成部分。根據(jù)元件的不同，可分為CXD和CMOS兩大類。CMOS傳感器獲得廣泛應用的一個前提是其所擁有的較高靈敏度、較短曝光時間和日漸縮小的像素尺寸。
[0003]通常來說，CMOS圖像傳感器的數(shù)據(jù)輸出幀率是與像素大小成反比的，也就是說，對于超大分辨率的CMOS圖像傳感器來說(如超過5000萬像素)，通常幀率也非常低，一般小于I秒鐘一幀。
[0004]但是對于某些特殊應用來說，超大分辨率的CMOS圖像傳感器卻需要具備足夠高的幀率，例如，在某些航拍CIS拍攝的應用中，由于需要捕捉高精度的地面分辨率，通常需要具備非常高的CMOS圖像傳感器分辨率。而由于航拍應用中飛行器通常在高速運動中，因此，需要CMOS圖像傳感器的幀率也較高，至少達到每秒鐘5?10幀，這樣才能在高速運動情況下，高效記錄地面航拍效果。
[0005]由于CMOS工藝具備高度集成的特點，可以在一顆芯片上集成像素部分和數(shù)字處理電路部分，因此非常適用于有效提高圖像傳感器的幀率。所以，超高幀率的超大像素CMOS圖像傳感器是目前超大像素傳感器【技術領域】研究的重點。
[0006]現(xiàn)有的超高幀率的CMOS圖像傳感器通常是采用單通道數(shù)據(jù)輸出架構，如果要實現(xiàn)6400萬超高像素下每秒鐘10幀以上的數(shù)據(jù)流能力，意味著每秒鐘需要傳輸64M*10 =640M個像素，每秒鐘6.4億個像素的吞吐量顯然是非常巨大的，將會對后端數(shù)字信號處理器帶來極大的壓力。


【發(fā)明內容】

[0007]本發(fā)明的主要目的在于克服現(xiàn)有技術的缺陷，提供一種超高分辨率的CMOS圖像傳感器，不僅可以實現(xiàn)高幀率的數(shù)據(jù)流能力，并且能大幅降低像素信號處理的壓力。
[0008]為達成上述目的，本發(fā)明提供一種CMOS圖像傳感器，包括多個獨立且并行工作的圖像傳感器單元，每個所述圖像傳感器單元包括一個像素單元和一個數(shù)據(jù)處理及輸出單元，各所述圖像傳感器單元的像素單元兩兩相鄰設置且各所述數(shù)據(jù)處理及輸出單元設置于各所述像素單元的外圍。其中，每一所述像素單元包括一個由多個像素組成的像素陣列。每一所述數(shù)據(jù)處理及輸出單元包括:第一控制模塊，用于選中所述像素陣列的像素、控制所述像素陣列中同一列的像素的信號并行輸出且控制同一行的像素的信號以預定順序輸出；多個雙采樣模塊，對應所述像素陣列的各行配置，用于分別讀取所述像素陣列各行的像素的信號并輸出；數(shù)模轉換模塊，產生一表征數(shù)字信號與模擬信號轉換關系的斜率信號；多個列級比較器模塊，與各所述雙采樣模塊相連，每一所述列級比較器模塊根據(jù)該斜率信號將相連的雙采樣模塊輸出的模擬信號轉換為數(shù)字信號；第二控制模塊，用于控制各所述雙采樣模塊并行讀取所述像素陣列中同一列的像素的信號且控制每一所述雙采樣模塊依所述預定順序讀取其對應行的各像素的信號；并控制各所述雙采樣模塊將其讀取的同一列的各像素的信號并行輸出至各所述列級比較器模塊；多個移位寄存器模塊，與各所述列級比較器模塊相連，用于將所述多個列級比較器轉換的數(shù)字信號串行輸出；以及高速數(shù)據(jù)接口模塊，與所述多個移位寄存器模塊的輸出端相連，將其串行輸出的數(shù)字信號由其依次輸出。
[0009]優(yōu)選的，每一所述像素包括感光二極管、傳輸管、懸浮節(jié)點、復位管、源跟隨器和行選通管，所述傳輸管與所述感光二極管相連；所述傳輸管的漏極、所述源跟隨器的柵極、所述復位管的源極連接于所述懸浮節(jié)點；所述行選通管的漏極與所述源跟隨器的源極相連、源極與該像素對應的所述雙采樣模塊的輸入端相連。對于每一個所述像素，所述第一控制模塊控制所述懸浮節(jié)點進行電荷清空和復位以輸出第一信號，控制所述傳輸管在所述懸浮節(jié)點進行電荷清空和復位后開啟以輸出第二信號，所述第一信號和第二信號的差值為該像素的信號。
[0010]優(yōu)選的，所述雙采樣模塊包括第一通路和第二通路，所述第一通路包括串聯(lián)的第一讀取開關和第一輸出開關且兩者之間連接第一接地電容，所述第二通路包括串聯(lián)的第二讀取開關和第二輸出開關且兩者之間連接第二接地電容。
[0011]優(yōu)選的，對于每一所述雙采樣模塊，所述第二控制模塊控制該雙采樣模塊的第一讀取開關、第一輸出開關、第二讀取開關和第二輸出開關的開閉以將其讀取的像素的第一信號存儲于所述第一接地電容，將該像素的第二信號存儲于所述第二接地電容，并將所述第一信號和第二信號同時輸出至該雙采樣模塊所連接的所述列級比較器模塊。
[0012]優(yōu)選的，所述列級比較器模塊將其所接收的該第一信號和第二信號相減，并對相減后得到的差值進行處理以得到對應的數(shù)字信號。
[0013]優(yōu)選的，所述第二控制模塊控制所述多個雙采樣模塊同時進行所述像素陣列中同一列的各所述第一信號的讀取，并在完成后再同時進行該列的各所述第二信號的讀取；所述第二控制模塊控制各所述雙采樣模塊將其讀取的該像素陣列中同一列的各所述兩路信號同時輸出至各對應相連的所述列級比較器模塊。
[0014]優(yōu)選的，所述列級比較器模塊將與其相連的所述雙采樣模塊輸出的信號轉換為η位的數(shù)字信號，η為正整數(shù)。
[0015]優(yōu)選的，所述移位寄存器模塊的數(shù)據(jù)存儲格式為n+3位，分別存儲所述η位的數(shù)字信號，一個像素的時鐘同步信號，一行像素的時鐘同步信號以及一個圖像傳感器單元一幀像素的時鐘同步信號。
[0016]優(yōu)選的，所述高速數(shù)據(jù)接口模塊包括n+3個并行的數(shù)據(jù)接口，所述n+3個并行的數(shù)據(jù)接口將所述多個移位寄存器模塊每一次輸出的n+3位數(shù)據(jù)同時傳輸至外部。
[0017]優(yōu)選的，每一所述圖像傳感器單元中，各所述移位寄存器模塊將同一列的像素的數(shù)字信號串行輸出的時間小于等于各所述雙采樣模塊讀取并輸出下一列的像素的信號的時間與各所述列級比較器模塊對該些像素的信號進行處理的時間之和。
[0018]本發(fā)明的優(yōu)點在于將CMOS圖像傳感器分成多個圖像傳感器單元，各個圖像傳感器單元的像素單元形成連續(xù)無縫的像素陣列，而數(shù)據(jù)處理及輸出單元形成多個獨立的數(shù)據(jù)傳輸通道，以分別將像素陣列對應部分的信號獨立處理和輸出，相較于現(xiàn)有技術，本發(fā)明的每個數(shù)據(jù)傳輸通道的數(shù)據(jù)吞吐量得以顯著減小，因此不僅大幅降低了數(shù)據(jù)處理及輸出單元對信號處理的壓力，而且也能夠大幅降低CMOS圖像傳感器的設計復雜度。此外，將數(shù)據(jù)處理及輸出單元分布在像素陣列的外側，從而在像素陣列的外側也可避免成像后每個CMOS圖像傳感器單元周圍出現(xiàn)黑邊。

【專利附圖】

【附圖說明】
[0019]圖1所示為本發(fā)明一實施例的CMOS圖像傳感器的示意圖；
[0020]圖2所示為本發(fā)明一實施例的一個圖像傳感器單元的示意圖；
[0021]圖3所示為本發(fā)明一實施例的一個圖像傳感器單元的雙采樣模塊的示意圖；
[0022]圖4所示為本發(fā)明一實施例的一個圖像傳感器單元的像素信號的傳輸時序圖；
[0023]圖5所示為本發(fā)明一實施例的高速數(shù)據(jù)接口模塊的示意圖。

【具體實施方式】
[0024]為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內。
[0025]本發(fā)明的CMOS圖像傳感器I包括多個圖像傳感器單元10。每一個圖像傳感器單元10獨立工作，并且多個圖像傳感器單元是并行工作。圖1是本發(fā)明一實施例的CMOS圖像傳感器的示意圖，如圖1所示，圖像傳感器單元10為4個，兩兩相鄰分布為兩行兩列。本實施例中，CMOS圖像傳感器I可實現(xiàn)64M像素每秒鐘10幀以上的數(shù)據(jù)流能力，由于其分成了 4個獨立工作的圖像傳感器單元10，每個圖像傳感器單元10包含的像素總數(shù)為64M/4 =16M像素，因此，在滿足每秒10幀以上數(shù)據(jù)流能力的前提下，每個圖像傳感器單元10每秒鐘的數(shù)據(jù)吞吐量為16M*10 = 160M個像素，不僅大幅降低了后方數(shù)字信號處理的壓力，而且也大幅降低了每個圖像傳感器單元的設計復雜度。
[0026]圖2所示為一個圖像傳感器單元10的示意圖，該圖像傳感器單元10位于圖1所示的CMOS圖像傳感器的左上角。請結合參照圖1和圖2，每個圖像傳感器單元10均包括一個像素單元和一個數(shù)據(jù)處理及輸出單元，各圖像傳感器單元的像素單元兩兩相鄰設置且各數(shù)據(jù)處理及輸出單元設置于各像素單元的外圍。其中，每個像素單元包括由多個像素組成的像素陣列。每個數(shù)據(jù)處理及輸出單元包括第一控制模塊11、多個雙采樣模塊12、數(shù)模轉換模塊13、多個列級比較器模塊14、第二控制模塊15、多個移位寄存器模塊16和高速數(shù)據(jù)接口(LVDS)模塊17。其中，像素陣列每一行像素對應一個雙采樣模塊12、一個列級比較模塊14和一個移位寄存器模塊16。第一控制模塊11具有譯碼功能，控制像素陣列中像素的選中以及像素信號的輸出，第二控制模塊15則控制雙采樣模塊的讀取和輸出，列級比較器模塊14用于根據(jù)數(shù)模轉換模塊13中生成的表征數(shù)字信號與模擬信號轉換關系的一斜率信號將雙采樣模塊12輸出的模擬信號轉換為的對應的數(shù)字信號，各移位寄存器模塊16與各列級比較器模塊14 一一對應連接將其對應接收的各數(shù)字信號依次串行輸出，高速數(shù)據(jù)接口模塊17與移位寄存器模塊16的輸出端連接，由該高速數(shù)據(jù)接口模塊17將移位寄存器模塊16串行輸出的數(shù)字信號輸出至芯片外部。為方便數(shù)據(jù)處理及傳輸單元中各個模塊的排布，移位寄存器模塊16和高速數(shù)據(jù)接口模塊17位于最外側，構成了處理后的像素數(shù)據(jù)的輸出通道。雖然圖2僅顯示了一個圖像傳感器單元10，但根據(jù)圖1可知，4個相同的圖像傳感器單元10以CMOS圖像傳感器的中心呈對稱分布，4個移位寄存器模塊分別構成了 4個數(shù)據(jù)輸出通道，數(shù)據(jù)傳輸方向如圖1中箭頭所示，由此即可構成本實施例的四通道CMOS圖像傳感器。
[0027]接下來將結合圖2至圖5說明本發(fā)明一實施例的CMOS圖像傳感器單元的工作原理。由于組成CMOS圖像傳感器的圖像傳感器單元的工作方式完全一致且并行工作，因此下文將僅以一個圖像傳感器單元為例進行詳細說明。
[0028]如前所述，數(shù)據(jù)處理及輸出單元包括第一控制模塊11、多個雙采樣模塊12、數(shù)模轉換模塊13、多個列級比較器模塊14、第二控制模塊15、多個移位寄存器模塊16和高速數(shù)據(jù)接口模塊17。
[0029]其中，第一控制模塊11(譯碼模塊)是用于選中像素陣列中的像素并控制其中同一列的像素的信號并行輸出以及控制同一行的像素的信號為按照特定順序輸出，例如先選中輸出該行的第一個，接著第三個，第五個像素等等，而并不限于同一行中的像素信號必須依次輸出。具體地，每一個像素包括感光二極管PD、傳輸管M4、行選通管Ml、復位管M3、源跟隨器M2，懸浮節(jié)點P。其中，傳輸管M4與感光二極管H)連接，用于讀取感光二極管H)的信號并輸出至懸浮節(jié)點P。源跟隨器M2的源極將從懸浮節(jié)點P讀出的信號輸出到行選通管Ml。復位管M3用于對懸浮節(jié)點P的電荷進行清空和復位。行選通管Ml用于選中像素，并將相應的像素信號輸出。為了實現(xiàn)選中某一像素，行選通管Ml的柵極連接有一選中信號ROW,當該選中信號ROW置高時，選中該行選通管Ml所在的像素。為了實現(xiàn)單獨對每個感光二極管進行操作，每個傳輸管M4的柵極連接有一選通信號TX，當選通信號TX置高時，該傳輸管M4開啟，輸出對應感光二極管H)的信號至懸浮節(jié)點P。為了實現(xiàn)懸浮節(jié)點P的電荷清空和復位，復位管M3的柵極連接有一復位信號RX，當該復位信號RX置高時，復位管M3開啟，使得懸浮節(jié)點P的電位被拉高到電源Vdd，從而對懸浮節(jié)點P的電荷進行清空，實現(xiàn)復位。其中，選通信號TX，選中信號R0W，復位信號RX均可由第一控制模塊產生。由此，通過第一控制模塊11對選通信號TX、選中信號ROW和復位信號RX的控制，就能夠控制像素陣列中位于同一列的4000個像素的信號并行輸出并且控制位于同一行的4000個像素的信號為按照特定順序輸出。
[0030]多個雙采樣模塊12對應像素陣列的各行配置，用于分別讀取并輸出各行的像素的信號。本實施例中，一個像素陣列有4000行像素，因此也對應配置有4000個雙采樣模塊12。各雙采樣模塊12的讀取和輸出動作均由第二控制模塊15控制，具體來說第二控制模塊15控制各雙采樣模塊12并行讀取像素陣列中同一列的像素的信號，還控制各個雙采樣模塊12將其讀取的同一列的各像素的信號并行輸出至相連的各列級比較器模塊14。由于在第一控制模塊11的控制下，同一行的各像素的信號為按照特定順序輸出，因此每一個雙采樣模塊12對其對應行的各像素的信號也是按照特定順序讀取。
[0031]請繼續(xù)參考圖3，為了進行像素信號的讀取，每一個雙采樣模塊12包括兩條通路，第一通路具有串聯(lián)的讀取開關SI和輸出開關S3，讀取開關SI和輸出開關S3之間連接有接地電容Cl。第二通路具有串聯(lián)的讀取開關S2和輸出開關S4，讀取開關S2和輸出開關S4之間連接有接地電容C2。第二控制模塊15通過對各讀取開關和輸出開關的開閉控制使接地電容Cl和C2進行像素的信號的讀取和輸出，其中接地電容Cl用于存儲懸浮節(jié)點的電荷復位時的像素輸出的第一信號，接地電容C2用于存儲懸浮節(jié)點電荷復位后傳輸管開啟時的像素輸出的第二信號，而第一信號和第二信號的差值即代表了該像素的信號。
[0032]雙采樣模塊12輸出的信號交由列級比較器模塊14進行模數(shù)轉換。具體的，每一個列級比較器模塊14與一個雙采樣模塊12相連，本實施例中一個圖像傳感器單元的列級比較器模塊14也為4000個。列級比較器模塊14 一次接收的信號包括表征像素信號的由第一信號和第二信號所組成的兩路信號，其將兩者信號相減得到該像素的信號并進行相應的模數(shù)轉換動作。具體來說，列級比較器模塊14是根據(jù)數(shù)模轉換模塊13中產生的斜率信號進行模數(shù)轉換的。數(shù)模轉換模塊13產生的斜率信號即模擬信號和數(shù)字信號之間的對應轉換關系。例如以模擬信號O?2V對應數(shù)字信號O?1024為例，斜率信號即為O?2V/0?1024，假設列級比較器模塊14接收的像素信號為IV，列級比較器模塊14將斜率信號中的各數(shù)字信號對應的模擬值與其所接收的IV像素信號依次進行比較，最終得到IV對應的數(shù)字信號為512。在像素陣列中，各個列級比較器模塊14的動作同步，并行地對其接收的像素信號轉換為對應的數(shù)字信號。
[0033]經列級比較器模塊14處理的像素信號傳遞至與其相連的多個移位寄存器模塊16以依次串行輸出。多個移位寄存器模塊16也是對應像素陣列的各行配置。其中，每個移位寄存器模塊的數(shù)據(jù)存儲格式均為n+3位，其中n代表了列級比較器模塊14轉換的數(shù)字信號為η位二進制數(shù)據(jù)，此外的三位數(shù)據(jù)分別代表了一個像素的時鐘同步信號，一行像素的時鐘同步信號，以及該圖像傳感器單元一幀像素的時鐘同步信號。本實施例中，數(shù)字信號為12位，則移位寄存器模塊的數(shù)據(jù)存儲格式為15位。
[0034]高速數(shù)據(jù)接口模塊17與各移位寄存器模塊16的輸出端相連，用于將各移位寄存器模塊16串行輸出的信號依次推送到芯片外部。具體來說，高速數(shù)據(jù)接口模塊17包括n+3個并行的LVDS數(shù)據(jù)接口，同時將各移位寄存器模塊16每一次輸出的n+3位數(shù)據(jù)傳輸至外部。如圖5所示，本實施例中，高速數(shù)據(jù)接口模塊17包括15個并行的LVDS數(shù)據(jù)接口，其中DO?Dll這12個數(shù)據(jù)接口輸出12位的數(shù)字信號，數(shù)據(jù)接口 PIX_CLK對應輸出一個像素的時鐘同步信號，數(shù)據(jù)接口 LINE_CLK對應輸出一行像素的時鐘同步信號，數(shù)據(jù)接口 PIC_CLK對應輸出該圖像傳感器單元一幀像素的時鐘同步信號。
[0035]接下來，將結合圖2?5以一個圖像傳感器單元為例詳細說明本發(fā)明的CMOS圖像傳感器進行信號傳輸?shù)臅r序控制過程。
[0036]如前所述，一個像素陣列包括4000X4000個像素，對應具有4000個雙采樣模塊，4000個列級比較器模塊以及4000個移位寄存器模塊。當圖像傳感器單元曝光完畢，按照特定順序從像素陣列的某一列開始進行像素的信號的傳輸，直至全部列的像素信號傳輸完畢。
[0037]以從第一列開始逐列進行像素信號的傳輸為例。首先，進行第一列像素信號的傳輸。
[0038]第一控制模塊11通過將相應選中信號ROW置高選中像素陣列第一列的4000個像素。在tl時間段內，第一控制模塊11將這4000個選中的像素的復位管的柵極信號RXl置高，對懸浮節(jié)點電荷進行清空和復位，此時懸浮節(jié)點P的電壓約為Vdd電壓，如3.3V。行選通管源極(像素輸出端)的電壓為懸浮節(jié)點P電壓減去源跟隨器M2的柵源電壓以及行選通管Ml的漏源電壓，作為第一信號；同時，第二控制模塊15開啟全部4000個雙采樣模塊12的第一通路的讀取開關SI分別對4000個像素的第一信號進行讀取，同時保持第一通路的輸出開關S3和第二通路關斷，從而將這4000個讀取結果存入各第一通路所對應的接地電容Cl中，然后關閉各讀取開關SI。接著，在t2時間段內，第一控制模塊11將第一列4000個像素的復位管的柵極信號RXl置低，復位管截止；將傳輸管的柵極信號TXl置為高電平，此時像素的信號被傳輸至懸浮節(jié)點P，懸浮節(jié)點P的電壓經由源跟隨器和行選通管輸出，該輸出的電壓為懸浮節(jié)點P電壓減去源跟隨器M2的柵源電壓以及行選通管Ml的漏源電壓，作為第二信號；同時第二控制模塊15開啟4000個雙采樣模塊12的第二通路的讀取開關S2，保持第二通路的輸出開關S4關斷、第一通路關斷，以對4000個第二信號進行讀取，并將讀取結果存入各第二通路所對應的接地電容C2中，之后第一控制模塊11將第一列各像素的選通信號TXl置低。因此，在tl+t2時間段內，對應第I行?第4000行的雙采樣模塊12在第一和二控制模塊的作用下讀取第一信號并存儲于接地電容Cl、讀取第二信號并存儲于接地電容C2，這4000個雙采樣模塊12動作相同，且同時發(fā)生。
[0039]當tl+t2時間結束后，該像素陣列內的第I列所有行的像素信號均完成存儲，此時，列級比較器模塊14開始工作。具體的，第二控制模塊15控制像素陣列第一列全部行的4000個雙采樣模塊12的輸出開關S3和S4打開，從而將接地電容Cl和C2中存儲第一信號和第二信號兩路傳遞到4000個列級比較器模塊14進行處理。每一個列級比較器模塊14將第一信號和第二信號相減并根據(jù)數(shù)模轉換模塊13中產生的斜率信號進行模數(shù)轉換得到對應的數(shù)字信號，并將數(shù)字信號輸出至對應相連的移位寄存器模塊16?？梢岳斫?，該第一信號和第二信號相減得到的差值可以被認為是像素的信號的表現(xiàn)形式，當入射光越強，該像素進行光電轉換得到的電荷越多，則第一信號和第二信號的差值也就越小。因此，在Tl =tl+t2+t3時間結束后，一個獨立的圖像傳感器單元10內像素陣列第I列上的4000個像素信號均已經完成讀取轉換并輸出至對應的4000個移位寄存器模塊16。
[0040]然后，移位寄存器模塊16在t4時間段內將4000個數(shù)字信號串行輸出至高速數(shù)據(jù)接口模塊17，再由高速數(shù)據(jù)接口模塊依次輸出至芯片外部。
[0041]接下來依次進行第2列、第3列、……、第4000列像素信號的傳輸。本實施例中，第I?4000列像素信號依次傳輸，但在的第一控制模塊11的控制下，也可以其他特定順序完成各列像素信號的傳輸。較佳的，后一次列像素的讀取與前一次列像素經處理后從移位寄存器輸出為同時開始進行。以第一列像素經模數(shù)轉換器處理后的輸出為例，在移位寄存器模塊16開始工作的同時，第一控制模塊11也開始選中各子像素陣列的第二列像素，以進行各第二列像素的信號讀取。具體來說，T2時間開始，移位寄存器模塊16在t4時間段內串行輸出全部子像素陣列第一列的各像素的數(shù)字信號；同時在第一和第二控制模塊的作用下，在tl+t2時間段內，4個子像素陣列的第二列像素被選中，并且每個子像素陣列對應第I行?第4000行的雙采樣模塊12將各第二列像素的第一信號存儲于相應的接地電容Cl、第二信號存儲于相應的接地電容C2，并且4個子像素陣列對應的雙采樣模塊動作相同，且同時發(fā)生。在接下來的t3時間段內，4000個列級比較器模塊14將4000個第二列像素的模擬信號根據(jù)數(shù)模轉換模塊13生成的斜率信號轉換為對應的數(shù)字信號。需要注意的是，在T2的t3時間段結束、列級比較器模塊將第二列像素的數(shù)字信號輸出之前，4000個移位寄存器模塊16必須已經將其中存儲的數(shù)字信號全部依次串行輸出，由高速數(shù)據(jù)接口模塊17推送到芯片外部。也即是，移位寄存器模塊16將前一列像素的數(shù)字信號串行輸出的時間t4要小于后一列像素的讀取及轉換時間tl+t2+t3。
[0042]因此，經過T1+T2+…+T4000+t4時間后，該獨立的圖像傳感器單元的像素的數(shù)字信號由15各個并行的高速出具接口以15路傳送到芯片外部。
[0043]其他圖像傳感器單元的工作方式與上述方式完全一致且同時進行，整個8000X8000的CMOS圖像傳感器共有60個高速數(shù)據(jù)接口。因此，經過T1+T2+…+T4000+t4時間后，四個圖像傳感器單元經處理后的像素數(shù)據(jù)都分別通過4條獨立的數(shù)據(jù)輸出通道被成功推送到芯片外部。
[0044]如本實施例中，CMOS圖像傳感器的分辨率為8000 X 8000 = 6400萬，假設幀率為每秒10幀，則每個圖像傳感器單元的數(shù)據(jù)吞吐率為每秒64/4*10 = 160M個像素，則每個圖像傳感器單元對每列像素的處理(讀取轉換)時間Tl = 1/10/4000 = 25us。由于t3時間段內要將信號進行模數(shù)轉換，而在tl+t2時間內是對像素的模擬信號進行讀取輸出，因此一般來說t3時間段應盡量大于tl+t2時間段，如可設定tl+t2 = 5us，t3 = 20us。此時，每個列級比較器模塊14在t3 = 20us時間內需要處理I個像素的數(shù)據(jù)，移位寄存器模塊要在tl+t2+t3 = 25us內移除4000個數(shù)據(jù)，即每6.25ns移出一個數(shù)據(jù)，因此移位寄存器模塊的移出數(shù)據(jù)頻率最低為160MHz。
[0045]綜上所述，本發(fā)明的具有超高分辨率的CMOS圖像傳感器通過設置多個獨立的圖像傳感器單元分擔了像素信號處理的壓力，降低了數(shù)據(jù)處理部分的設計壓力，并提高了對像素信號處理的效率。
[0046]雖然本發(fā)明已以較佳實施例揭示如上，然所述諸多實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護范圍應以權利要求書所述為準。
【權利要求】
1.一種CMOS圖像傳感器，其特征在于，包括多個獨立且并行工作的圖像傳感器單元，每個所述圖像傳感器單元包括一個像素單元和一個數(shù)據(jù)處理及輸出單元，各所述圖像傳感器單元的像素單元兩兩相鄰設置且各所述數(shù)據(jù)處理及輸出單元設置于各所述像素單元的外圍；其中， 每一所述像素單元包括一個由多個像素組成的像素陣列； 每一所述數(shù)據(jù)處理及輸出單元包括: 第一控制模塊，用于選中所述像素陣列的像素、控制所述像素陣列中同一列的像素的信號并行輸出且控制同一行的像素的信號以預定順序輸出； 多個雙采樣模塊，對應所述像素陣列的各行配置，用于分別讀取所述像素陣列各行的像素的信號并輸出； 數(shù)模轉換模塊，產生一表征數(shù)字信號與模擬信號轉換關系的斜率信號； 多個列級比較器模塊，與各所述雙采樣模塊相連，每一所述列級比較器模塊根據(jù)該斜率信號將相連的雙采樣模塊輸出的模擬信號轉換為數(shù)字信號； 第二控制模塊，用于控制各所述雙采樣模塊并行讀取所述像素陣列中同一列的像素的信號且控制每一所述雙采樣模塊依所述預定順序讀取其對應行的各像素的信號；并控制各所述雙采樣模塊將其讀取的同一列的各像素的信號并行輸出至各所述列級比較器模塊；多個移位寄存器模塊，與各所述列級比較器模塊相連，用于將所述多個列級比較器轉換的數(shù)字信號串行輸出；以及 高速數(shù)據(jù)接口模塊，與所述多個移位寄存器模塊的輸出端相連，將其串行輸出的數(shù)字信號依次輸出。
2.根據(jù)權利要求1所述的CMOS圖像傳感器，其特征在于，每一所述像素包括感光二極管、傳輸管、懸浮節(jié)點、復位管、源跟隨器和行選通管，所述傳輸管與所述感光二極管相連；所述傳輸管的漏極、所述源跟隨器的柵極、所述復位管的源極連接于所述懸浮節(jié)點；所述行選通管的漏極與所述源跟隨器的源極相連、源極與該像素對應的所述雙采樣模塊的輸入端相連； 對于每一個所述像素，所述第一控制模塊控制所述懸浮節(jié)點進行電荷清空和復位以輸出第一信號，控制所述傳輸管在所述懸浮節(jié)點進行電荷清空和復位后開啟以輸出第二信號，所述第一信號和第二信號的差值為該像素的信號。
3.根據(jù)權利要求2所述的CMOS圖像傳感器，其特征在于，所述雙采樣模塊包括第一通路和第二通路，所述第一通路包括串聯(lián)的第一讀取開關和第一輸出開關且兩者之間連接第一接地電容，所述第二通路包括串聯(lián)的第二讀取開關和第二輸出開關且兩者之間連接第二接地電容。
4.根據(jù)權利要求3所述的CMOS圖像傳感器，其特征在于，對于每一所述雙采樣模塊，所述第二控制模塊控制該雙采樣模塊的第一讀取開關、第一輸出開關、第二讀取開關和第二輸出開關的開閉以將其讀取的像素的第一信號存儲于所述第一接地電容，將該像素的第二信號存儲于所述第二接地電容，并將所述第一信號和第二信號同時輸出至該雙采樣模塊所連接的所述列級比較器模塊。
5.根據(jù)權利要求4所述的CMOS圖像傳感器，其特征在于，所述列級比較器模塊將其所接收的該第一信號和第二信號相減，并對相減后得到的差值進行處理以得到對應的數(shù)字信號。
6.根據(jù)權利要求2所述的CMOS圖像傳感器，其特征在于，所述第二控制模塊控制所述多個雙采樣模塊同時進行所述像素陣列中同一列的各所述第一信號的讀取，并在完成后再同時進行該列的各所述第二信號的讀??；所述第二控制模塊控制各所述雙采樣模塊將其讀取的該像素陣列中同一列的各所述兩路信號同時輸出至各對應相連的所述列級比較器模塊。
7.根據(jù)權利要求1至6任一項所述的CMOS圖像傳感器，其特征在于，所述列級比較器模塊將與其相連的所述雙采樣模塊輸出的信號轉換為n位的數(shù)字信號，η為正整數(shù)。
8.根據(jù)權利要求7所述的CMOS圖像傳感器，其特征在于，所述移位寄存器模塊的數(shù)據(jù)存儲格式為n+3位，分別存儲所述η位的數(shù)字信號，一個像素的時鐘同步信號，一行像素的時鐘同步信號以及一個圖像傳感器單元一幀像素的時鐘同步信號。
9.根據(jù)權利要求8所述的CMOS圖像傳感器，其特征在于，所述高速數(shù)據(jù)接口模塊包括n+3個并行的數(shù)據(jù)接口，所述n+3個并行的數(shù)據(jù)接口將所述多個移位寄存器模塊每一次輸出的n+3位數(shù)據(jù)同時傳輸至外部。
10.根據(jù)權利要求1所述的CMOS圖像傳感器，其特征在于，每一所述圖像傳感器單元中，各所述移位寄存器模塊將同一列的像素的數(shù)字信號串行輸出的時間小于等于各所述雙采樣模塊讀取并輸出下一列的像素的信號的時間與各所述列級比較器模塊對該些像素的信號進行處理的時間之和。
【文檔編號】H04N5/3745GK104243868SQ201410513413
【公開日】2014年12月24日 申請日期:2014年9月29日 優(yōu)先權日:2014年9月29日
【發(fā)明者】李琛 申請人:上海集成電路研發(fā)中心有限公司, 成都微光集電科技有限公司