一種低功耗二維fdct變換方法
【專利摘要】本發(fā)明公開了一種低功耗二維FDCT變換方法，適用于無線多媒體傳感器網(wǎng)絡(luò)(WMSNs)。本發(fā)明從低功耗的角度出發(fā)，消除傳統(tǒng)DCT變換中的乘法操作，利用余弦因子的周期旋轉(zhuǎn)特性，提出了一種基于共享乘積因子的移位累加單元的低功耗二維FDCT變換方法，該方法通過共享余弦系數(shù)矩陣中的乘積因子，最大限度的降低二維FDCT的運(yùn)算量，實(shí)現(xiàn)功耗降低的目的。本文提出的DCT變換方法最終能在單個(gè)時(shí)鐘內(nèi)實(shí)現(xiàn)八位像素?cái)?shù)據(jù)的編碼操作，同時(shí)不要求數(shù)據(jù)同時(shí)輸入，采用流水線思想大大提高了電路的性能。本發(fā)明擁有的低功耗及高性能的特點(diǎn)，使其非常適用于WMSNs網(wǎng)絡(luò)節(jié)點(diǎn)中的專用圖像處理器設(shè)計(jì)。
【專利說明】一種低功耗二維FDCT變換方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種二維FDCT變換方法，具體涉及一種用于WMSNs等應(yīng)用場(chǎng)景的低功 耗二維FDCT變換方法。

【背景技術(shù)】
[0002] 無線傳感器網(wǎng)絡(luò)在最近幾年是一個(gè)相對(duì)比較新的研究領(lǐng)域，它被認(rèn)為是21世紀(jì) 里最重要的一門技術(shù)，它是無線通信領(lǐng)域的研究焦點(diǎn)。它的應(yīng)用吸引了軍事、工業(yè)以及學(xué)術(shù) 領(lǐng)域的很大的關(guān)注。由于人類感知的信息是通過圖像和聲音來表達(dá)的，而市場(chǎng)上又出現(xiàn)了 CMOS攝像頭和麥克風(fēng)等低成本硬件，所以發(fā)展出了無線多媒體傳感器網(wǎng)絡(luò)。無線多媒體傳 感器網(wǎng)絡(luò)在傳統(tǒng)的無線傳感器網(wǎng)絡(luò)中加入了音頻和視頻等多媒體信息，能廣泛的用于媒體 監(jiān)控網(wǎng)絡(luò)、只能交通、環(huán)境監(jiān)控等安全領(lǐng)域。
[0003] 在無線多媒體傳感器網(wǎng)絡(luò)中，為了保證無線多媒體傳感器網(wǎng)絡(luò)采集到信息的正確 性、精確性和網(wǎng)絡(luò)的容錯(cuò)性，無線傳感器網(wǎng)絡(luò)部署了大量的節(jié)點(diǎn)，系統(tǒng)的功耗會(huì)隨著節(jié)點(diǎn)的 增多而增加。同時(shí)，無線多媒體傳感器網(wǎng)絡(luò)對(duì)多媒體信息的處理過程要更加復(fù)雜，運(yùn)算量更 大，消耗的功耗更多，而在多數(shù)情況下，無線傳感器網(wǎng)絡(luò)是采用電池供電，電池的電量是有 限的，所以就要求要盡可能的降低系統(tǒng)的功耗來延長電池供電時(shí)間。 低功耗的設(shè)計(jì)是一個(gè)復(fù)雜的課題，就流程而言，包括功耗建模、評(píng)估以及優(yōu)化等，就設(shè) 計(jì)抽象層次而言，包括工藝級(jí)、RTL級(jí)和算法級(jí)等所有抽象層次。在工藝級(jí)，優(yōu)先考慮的是 減少I/O功耗。電路級(jí)的低功耗技術(shù)，主要是針對(duì)動(dòng)態(tài)功耗而言，具體涉及的方面有電源電 壓、物理電容、開關(guān)頻率等方面，其中動(dòng)態(tài)功耗與電源電壓的平方成正比關(guān)系，通過降低電 源電壓可以大幅降低動(dòng)態(tài)功耗。在門級(jí)電路設(shè)計(jì)和綜合階段所采用的功耗優(yōu)化技術(shù)有很多 種，主要包括：時(shí)序調(diào)整、公因子提取、工藝映射、門級(jí)尺寸優(yōu)化、邏輯分解等。RTL級(jí)降低功 耗主要是采用減少寄存器不必要的跳變來完成，這種跳變并不會(huì)對(duì)電路邏輯功能的輸出產(chǎn) 生影響，也就是輸出值未改變而電路在跳變，從而導(dǎo)致了功耗的增加。常用的低功耗結(jié)構(gòu)有 兩種：并行結(jié)構(gòu)和流水線結(jié)構(gòu)，這兩種結(jié)構(gòu)不僅常用于高速電路中用來提高電路吞吐量，在 保持電路原有的吞吐量不變時(shí)，還可以用來作為降低功耗的手段。降低功耗在芯片的整個(gè) 設(shè)計(jì)流程中考慮得越早越好，這樣可以最有效地降低功耗，避免反復(fù)設(shè)計(jì)造成的成本浪費(fèi)。
[0004] 算法級(jí)上的功耗對(duì)整個(gè)系統(tǒng)的功耗有重要的影響，采用的方式是使用低功耗的壓 縮算法。在壓縮算法中，JPEG編解碼是最常用的壓縮算法，而JPEG編解碼電路中，功耗占 用比例最高的是DCT模塊，所以如何改進(jìn)DCT算法決定了整個(gè)無線傳感器網(wǎng)絡(luò)的功耗。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明目的在于提供一種用于無線多媒體傳感器網(wǎng)絡(luò)中的低功耗二維FDCT變換 方法，其在有效降低電路所需功耗的同時(shí)還具有高速率和高吞吐量的優(yōu)點(diǎn)，只需一個(gè)周期 就能夠完成和7個(gè)余弦系數(shù)的乘法運(yùn)算，等同于把一個(gè)串行運(yùn)算轉(zhuǎn)換成7個(gè)并行運(yùn)行，節(jié)省 了大量的運(yùn)算時(shí)間，實(shí)現(xiàn)功耗的明顯降低。非常適用于WMSNs的應(yīng)用場(chǎng)合。
[0006] 本發(fā)明的技術(shù)方案是： 一種低功耗二維FDCT變換方法，該方法包括以下步驟： (1) 將輸入的像素?cái)?shù)據(jù)先進(jìn)行位數(shù)擴(kuò)展操作，之后送入由寄存器和復(fù)選MUX構(gòu)成的零 值旁路邏輯，避免對(duì)零值進(jìn)行復(fù)雜的乘法運(yùn)算； (2) 若輸入值非零，則將該值送入七個(gè)乘積因子的移位累加單元，乘積因子的選擇由狀 態(tài)機(jī)控制； (3) 將像素?cái)?shù)據(jù)與固定余弦因子的乘積結(jié)果，通過交叉選擇邏輯，送入八個(gè)不同的累加 器； (4) 由控制信號(hào)控制累加寄存器累加的中間結(jié)果，在完成累加后，將最終的累加結(jié)果賦 給移位寄存器；8個(gè)移位寄存器從8個(gè)累加寄存器獲取累加結(jié)果，然后在八個(gè)時(shí)鐘周期內(nèi)分 別移位輸出到轉(zhuǎn)置RAM中； (5) 在第一維變換按行/列方向結(jié)束后，對(duì)其結(jié)果再按列/行方向做第二維的變換；按 行掃描的地址順序存入行變換后的數(shù)據(jù)，當(dāng)寫指針加到56時(shí)，開始按列掃描順序讀取數(shù)據(jù) 進(jìn)行列變換，實(shí)現(xiàn)將一維FDCT的變換結(jié)果進(jìn)行轉(zhuǎn)置的功能； (6) 控制模塊產(chǎn)生邏輯控制信號(hào)，協(xié)調(diào)整個(gè)變換過程中各模塊的工作，保證模塊的流水 線操作；在變換數(shù)據(jù)開始輸出的前一個(gè)時(shí)鐘周期，將ready信號(hào)保持一個(gè)時(shí)鐘的高電平，提 示二維FDC變換結(jié)果的有效輸出。
[0007] 優(yōu)選的，采用基于共享乘積因子的移位累加單元實(shí)現(xiàn)FDCT變換中的乘法操作。
[0008] 優(yōu)選的，優(yōu)化出滿足計(jì)算精度要求的最少共享乘積因子集合。
[0009] 優(yōu)選的，用帶符號(hào)的二進(jìn)制小數(shù)對(duì)固定余弦系數(shù)進(jìn)行截?cái)?，在截?cái)嗖僮髑叭コ?陣中的計(jì)算冗余。
[0010] 優(yōu)選的，設(shè)計(jì)交叉選擇邏輯，對(duì)輸入像素?cái)?shù)據(jù)與固定余弦系數(shù)的機(jī)械相乘結(jié)果進(jìn) 行調(diào)整排序，將每個(gè)時(shí)鐘送入的像素?cái)?shù)據(jù)與八個(gè)相應(yīng)矩陣余弦因子的乘積結(jié)果分別送入正 確的累加器。
[0011] 優(yōu)選的，用狀態(tài)機(jī)控制每級(jí)流水線中，共享乘積因子在系數(shù)矩陣中每行所對(duì)應(yīng)的 符號(hào)。
[0012] 優(yōu)選的，平衡各個(gè)變換結(jié)果的計(jì)算路徑，每個(gè)共享乘積因子通過2-3級(jí)加法器，實(shí) 現(xiàn)與固定余弦系數(shù)的乘法操作。
[0013] 本發(fā)明的技術(shù)效果有： 本發(fā)明提供的基于共享乘積因子的移位累加單元實(shí)現(xiàn)FDCT變換中的乘法操作，避免 了傳統(tǒng)FDCT變換中使用ROM形成的復(fù)雜查找表和直接使用占用面積很大的乘法器，有效降 低功耗的同時(shí)節(jié)省了所需的硬件資源。共享乘積因子的移位累加單元由預(yù)乘積單元和移 位累加單元構(gòu)成。優(yōu)化出滿足計(jì)算精度要求的最小數(shù)目的共享乘積因子，通過預(yù)乘積單元 實(shí)現(xiàn)和像素?cái)?shù)據(jù)的乘法操作。移位累加單元通過數(shù)據(jù)選擇單元選擇需要進(jìn)行累加的數(shù)值， 經(jīng)過8個(gè)時(shí)鐘周期就能得到一維FDCT的變換結(jié)果，最后通過流水線寄存器將并行輸出的 8個(gè)變換數(shù)據(jù)轉(zhuǎn)化為串行輸出，存儲(chǔ)到轉(zhuǎn)置RAM中。通過控制單元產(chǎn)生轉(zhuǎn)置RAM的讀地址 信號(hào)，以及乘累加單元和數(shù)據(jù)選擇單元的控制信號(hào)。最后通過PTPX工具對(duì)低功耗二維DCT 變換器進(jìn)行功耗測(cè)試，測(cè)試結(jié)果表明本專利提出的低功耗二維DCT變換器的整體功耗僅有 16. 639mW，占用的邏輯門數(shù)約為72583。

【專利附圖】

【附圖說明】
[0014] 圖1為本發(fā)明實(shí)施例中低功耗二維FDCT變換器的離散余弦變換單元的結(jié)構(gòu)圖； 圖2為本發(fā)明實(shí)施例中低功耗二維FDCT變換器的整體架構(gòu)； 圖3為本發(fā)明實(shí)施例中共享乘積因子陣列的實(shí)現(xiàn)方法示意圖； 圖4為本發(fā)明實(shí)施例中累加單元結(jié)構(gòu)圖； 圖5為本發(fā)明實(shí)施例中控制單元的結(jié)構(gòu)圖； 圖6為本發(fā)明實(shí)施例中雙端口 RAM行變換寫地址memh的具體實(shí)現(xiàn)過程； 圖7為本發(fā)明實(shí)施例中雙端口 RAM列變換讀地址memv的具體實(shí)現(xiàn)過程。

【具體實(shí)施方式】
[0015] 以下結(jié)合具體實(shí)施例對(duì)上述方案做進(jìn)一步說明。應(yīng)理解，這些實(shí)施例是用于說明 本發(fā)明而不限于限制本發(fā)明的范圍。實(shí)施例中采用的實(shí)施條件可以根據(jù)具體廠家的條件做 進(jìn)一步調(diào)整，未注明的實(shí)施條件通常為常規(guī)實(shí)驗(yàn)中的條件。
[0016] 實(shí)施例： 下面結(jié)合附圖對(duì)發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。本發(fā)明目的在于提供一種用于無線多 媒體傳感器網(wǎng)絡(luò)中的低功耗二維FDCT變換方法。該方法的具體實(shí)現(xiàn)如圖2所示。圖2為 二維FDCT的整體架構(gòu)，從中可以看出，該方法由離散余弦變換單元、控制單元和轉(zhuǎn)置RAM這 三部分構(gòu)成。
[0017] 圖1顯示了離散余弦變換單元的結(jié)構(gòu)圖。如圖1所示，首先經(jīng)過預(yù)處理單元通過 零值旁路邏輯避免對(duì)零值進(jìn)行復(fù)雜的乘法運(yùn)算，并將輸入的圖像數(shù)據(jù)減去128，使輸入數(shù)據(jù) 的取值范圍滿足離散余弦變換的取值要求。對(duì)于8點(diǎn)的DCT變換，由于余弦因子具有的周期 旋轉(zhuǎn)特性，除去符號(hào)的不同，這些余弦因子只有7個(gè)固定的值。因此可將預(yù)處理單元的輸出 數(shù)據(jù)與系數(shù)矩陣中的7個(gè)固定系數(shù)相乘。對(duì)于乘法操作，本發(fā)明不是使用ROM形成的復(fù)雜 查找表或直接使用占用面積很大的乘法器，而是使用基于共享乘積因子的移位累加實(shí)現(xiàn)乘 法運(yùn)算。因此本發(fā)明的離散余弦變換核由共享乘積因子陣列和累加器構(gòu)成。在本發(fā)明中， 將這7個(gè)固定余弦系數(shù)都采用二進(jìn)制表示的近似值，如下表1所示。
[0018] 表1固定余弦系數(shù)值的表示

【權(quán)利要求】
1. 一種低功耗二維FDCT變換方法，其特征在于，該方法包括以下步驟： (1) 將輸入的像素?cái)?shù)據(jù)先進(jìn)行位數(shù)擴(kuò)展操作，之后送入由寄存器和復(fù)選MUX構(gòu)成的零 值旁路邏輯，避免對(duì)零值進(jìn)行復(fù)雜的乘法運(yùn)算； (2) 若輸入值非零，則將該值送入七個(gè)乘積因子的移位累加單元，乘積因子的選擇由狀 態(tài)機(jī)控制； (3) 將像素?cái)?shù)據(jù)與固定余弦因子的乘積結(jié)果，通過交叉選擇邏輯，送入八個(gè)不同的累加 器； (4) 由控制信號(hào)控制累加寄存器累加的中間結(jié)果，在完成累加后，將最終的累加結(jié)果賦 給移位寄存器；8個(gè)移位寄存器從8個(gè)累加寄存器獲取累加結(jié)果，然后在八個(gè)時(shí)鐘周期內(nèi)分 別移位輸出到轉(zhuǎn)置RAM中； (5) 在第一維變換按行/列方向結(jié)束后，對(duì)其結(jié)果再按列/行方向做第二維的變換；按 行掃描的地址順序存入行變換后的數(shù)據(jù)，當(dāng)寫指針加到56時(shí)，開始按列掃描順序讀取數(shù)據(jù) 進(jìn)行列變換，實(shí)現(xiàn)將一維FDCT的變換結(jié)果進(jìn)行轉(zhuǎn)置的功能； (6) 控制模塊產(chǎn)生邏輯控制信號(hào)，協(xié)調(diào)整個(gè)變換過程中各模塊的工作，保證模塊的流水 線操作；在變換數(shù)據(jù)開始輸出的前一個(gè)時(shí)鐘周期，將ready信號(hào)保持一個(gè)時(shí)鐘的高電平，提 示二維FDC變換結(jié)果的有效輸出。
2. 根據(jù)權(quán)利要求1所述的低功耗二維FDCT變換方法，其特征在于，采用基于共享乘積 因子的移位累加單元實(shí)現(xiàn)FDCT變換中的乘法操作。
3. 根據(jù)權(quán)利要求1所述的低功耗二維FDCT變換方法，其特征在于，優(yōu)化出滿足計(jì)算精 度要求的最少共享乘積因子集合。
4. 根據(jù)權(quán)利要求1所述的低功耗二維FDCT變換方法，其特征在于，用帶符號(hào)的二進(jìn)制 小數(shù)對(duì)固定余弦系數(shù)進(jìn)行截?cái)?，在截?cái)嗖僮髑叭コ仃囍械挠?jì)算冗余。
5. 根據(jù)權(quán)利要求1所述的低功耗二維FDCT變換方法，其特征在于，設(shè)計(jì)交叉選擇邏輯， 對(duì)輸入像素?cái)?shù)據(jù)與固定余弦系數(shù)的機(jī)械相乘結(jié)果進(jìn)行調(diào)整排序，將每個(gè)時(shí)鐘送入的像素?cái)?shù) 據(jù)與八個(gè)相應(yīng)矩陣余弦因子的乘積結(jié)果分別送入正確的累加器。
6. 根據(jù)權(quán)利要求1所述的低功耗二維FDCT變換方法，其特征在于，用狀態(tài)機(jī)控制每級(jí) 流水線中，共享乘積因子在系數(shù)矩陣中每行所對(duì)應(yīng)的符號(hào)。
7. 根據(jù)權(quán)利要求1所述的低功耗二維FDCT變換方法，其特征在于，平衡各個(gè)變換結(jié)果 的計(jì)算路徑，每個(gè)共享乘積因子通過2-3級(jí)加法器，實(shí)現(xiàn)與固定余弦系數(shù)的乘法操作。
【文檔編號(hào)】H04N19/625GK104093032SQ201410338890
【公開日】2014年10月8日 申請(qǐng)日期:2014年7月16日 優(yōu)先權(quán)日:2014年7月16日
【發(fā)明者】周曉明, 王薇, 歸成希, 張燕, 陳玲 申請(qǐng)人:蘇州博聯(lián)科技有限公司