欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

觸發(fā)電路、計(jì)數(shù)器、cmos圖像傳感器及其讀取電路的制作方法

文檔序號:7808814閱讀:253來源:國知局
觸發(fā)電路、計(jì)數(shù)器、cmos圖像傳感器及其讀取電路的制作方法
【專利摘要】一種觸發(fā)電路、計(jì)數(shù)器、CMOS圖像傳感器及其讀取電路。所述觸發(fā)電路包括第一開關(guān)、第二開關(guān)以及D觸發(fā)器;所述第一開關(guān)的第一端作為所述觸發(fā)電路的狀態(tài)切換端,所述第一開關(guān)的第二端連接所述第二開關(guān)的第二端和所述D觸發(fā)器的時鐘端,所述第一開關(guān)的控制端適于輸入第一控制信號;所述第二開關(guān)的第一端作為所述觸發(fā)電路的時鐘端,所述第二開關(guān)的控制端適于輸入第二控制信號;所述D觸發(fā)器的第二輸出端連接所述D觸發(fā)器的數(shù)據(jù)輸入端。本發(fā)明提供的觸發(fā)電路、計(jì)數(shù)器、CMOS圖像傳感器及其讀取電路,采用簡單的電路結(jié)構(gòu)實(shí)現(xiàn)兩次計(jì)數(shù)結(jié)果相減,減小了所述CMOS圖像傳感器的面積。
【專利說明】觸發(fā)電路、計(jì)數(shù)器、CMOS圖像傳感器及其讀取電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及圖像傳感器【技術(shù)領(lǐng)域】,特別涉及一種觸發(fā)電路、計(jì)數(shù)器、CMOS圖像傳感器及其讀取電路。

【背景技術(shù)】
[0002]CMOS圖像傳感器由于具有功耗小、成本低、易于在標(biāo)準(zhǔn)生產(chǎn)線上生產(chǎn)等諸多優(yōu)點(diǎn),在各個領(lǐng)域得到了廣泛的應(yīng)用。圖1是常見的一種CMOS圖像傳感器的結(jié)構(gòu)示意圖,所述CMOS圖像傳感器包括像素陣列11、行選擇電路12、η個結(jié)構(gòu)相同的讀取電路(讀取電路131、讀取電路132、…、讀取電路13n)、m條掃描線(掃描線S1、掃描線S2、…、掃描線Sm)以及η條數(shù)據(jù)線(數(shù)據(jù)線BL1、數(shù)據(jù)線BL2、…、數(shù)據(jù)線BLn),m、n為不小于2的正整數(shù)。所述像素陣列11包括m行、η列像素單元,位于同一行的像素單元通過同一條掃描線接收所述行選擇電路12提供的掃描信號,位于同一列的像素單元通過同一條數(shù)據(jù)線傳輸圖像信號至所述讀取電路。
[0003]所述像素陣列11適于接受外界光照射而發(fā)生光電效應(yīng),在像素單元內(nèi)產(chǎn)生相應(yīng)的圖像信號。所述行選擇電路12向所述m條數(shù)據(jù)線提供掃描信號,根據(jù)實(shí)際需求選通一行像素單元。被選通的像素單元內(nèi)的圖像信號通過其連接的數(shù)據(jù)線傳輸至相應(yīng)的讀取電路,由讀取電路將圖像信號轉(zhuǎn)換成數(shù)字信號輸出。為了使所述CMOS圖像傳感器中各部分電路按規(guī)定的順序動作,必須使用多個控制信號對各部分電路進(jìn)行控制。因此,所述CMOS圖像傳感器還包括適于產(chǎn)生多個控制信號的時序電路(圖未示)。
[0004]為了提高所述CMOS圖像傳感器的幀率,讀取電路通常采用相關(guān)雙采樣技術(shù)。圖2是所述讀取電路131的結(jié)構(gòu)示意圖,所述讀取電路131包括采樣電容CS、電壓比較器comp、校零開關(guān)K20、時鐘信號控制單元20以及計(jì)數(shù)器21。具體地,所述采樣電容CS的第一端連接所述位線BLl,所述采樣電容CS的第二端連接所述電壓比較器comp的第一輸入端和所述校零開關(guān)K20的第一端;所述校零開關(guān)K20的第二端連接所述電壓比較器comp的輸出端和所述時鐘信號控制單元20的第一輸入端,所述校零開關(guān)K20的控制端適于接收校零信號rst ;所述時鐘信號控制單元20的第二輸入端適于接收時鐘信號clk,所述時鐘信號控制單元20的輸出端連接所述計(jì)數(shù)器21的輸入端。讀取像素單元的過程如下:
[0005]被選通的像素單元通過所述位線BLl將復(fù)位電壓Vreset存儲于所述采樣電容CS的第一端,施加共模電壓vcm至所述電壓比較器comp的第二輸入端,同時所述校零信號rst控制所述校零開關(guān)K20導(dǎo)通,將所述共模電壓vcm存儲于所述采樣電容CS的第二端;
[0006]所述校零信號rst控制所述校零開關(guān)K20斷開,施加初始電壓值大于所述共模電壓vcm的電壓值的第一斜坡電壓rampl至所述電壓比較器comp的第二輸入端,所述第一斜坡電壓rampl開始時,所述電壓比較器comp對所述共模電壓vcm和所述第一斜坡電壓rampl進(jìn)行比較,產(chǎn)生第一比較信號,所述第一比較信號控制所述時鐘信號控制單元20將所述時鐘信號elk輸出至所述計(jì)數(shù)器21,所述計(jì)數(shù)器21開始計(jì)數(shù);
[0007]所述第一斜坡電壓rampl的電壓值不斷減小,當(dāng)所述第一斜坡電壓rampl的電壓值減小至小于所述共模電壓vcm的電壓值時,所述電壓比較器comp產(chǎn)生第二比較信號,所述第二比較信號禁止所述時鐘信號控制單元20輸出所述時鐘信號elk至所述計(jì)數(shù)器21,所述計(jì)數(shù)器21停止計(jì)數(shù)并產(chǎn)生第一量化結(jié)果;
[0008]被選通的像素單元通過所述位線BLl將曝光電壓Vsignal存儲于所述采樣電容CS的第一端,此時由于所述電壓比較器comp的第一輸入端處于浮空狀態(tài),所述米樣電容CS兩端的電壓差保持不變,因而所述電壓比較器comp的第一輸入端的電壓值變?yōu)?V1-V2+V3),其中,Vl為所述曝光電壓Vsignal的電壓值,Vl為所述復(fù)位電壓Vreset的電壓值,V3為所述共模電壓vcm的電壓值;
[0009]施加初始電壓值大于(V1-V2+V3)的第二斜坡電壓ramp2至所述電壓比較器comp的第二輸入端,所述第二斜坡電壓ramp2開始時,所述計(jì)數(shù)器21再次計(jì)數(shù),直到所述第二斜坡電壓ramp2的電壓值減小至小于(V1-V2+V3)時,所述計(jì)數(shù)器21停止計(jì)數(shù)并產(chǎn)生第二量化結(jié)果,所述第二量化結(jié)果減去所述第一量化結(jié)果獲得的差值即為所需要得到的結(jié)果。
[0010]為了實(shí)現(xiàn)將兩次量化結(jié)果相減,所述計(jì)數(shù)器21通常采用正反向計(jì)數(shù)的結(jié)構(gòu)。圖3是所述計(jì)數(shù)器21的結(jié)構(gòu)示意圖,所述計(jì)數(shù)器21包括X個D觸發(fā)器(D觸發(fā)器31、D觸發(fā)器32、…、D觸發(fā)器3X)以及(X-1)個開關(guān)組(開關(guān)組31’、開關(guān)組32’、…),X為不小于2的正整數(shù)。具體地,每個D觸發(fā)器包括數(shù)據(jù)輸入端D、時鐘端CK、第一輸出端Q以及第二輸出端Qn,所述數(shù)據(jù)輸入端D連接所述第二輸出端Qn。所述開關(guān)組包括第一開關(guān)K31和第二開關(guān)K32,所述第一開關(guān)K31的第一端作為所述開關(guān)組的第一輸入端,所述第一開關(guān)K31的第二端連接所述第二開關(guān)K32的第二端并作為所述開關(guān)組的輸出端,所述第一開關(guān)K31的控制端適于輸入第一控制信號up ;所述第二開關(guān)K32的第一端作為所述開關(guān)組的第二輸入端,所述第二開關(guān)K32的控制端適于輸入第二控制信號dn。
[0011]第一個D觸發(fā)器的時鐘端CK作為所述計(jì)數(shù)器21的輸入端,即第一個D觸發(fā)器的時鐘端CK連接所述時鐘信號控制單元20的輸出端,相鄰兩個D觸發(fā)器之間通過一個開關(guān)組連接。具體地,第X個開關(guān)組的第一輸入端連接第X個D觸發(fā)器的第二輸出端Qn,第X個開關(guān)組的第二輸入端連接第X個D觸發(fā)器的第一輸出端Q,第X個開關(guān)組的輸出端連接第(x+1)個D觸發(fā)器的時鐘端CK,其中,I≤X≤(X-1)。
[0012]在所述計(jì)數(shù)器21進(jìn)行第一次計(jì)數(shù)時,所述第一控制信號up控制所述第一開關(guān)K31斷開,所述第二控制信號dn控制所述第二開關(guān)K32導(dǎo)通,所述計(jì)數(shù)器21進(jìn)行反向計(jì)數(shù);在所述計(jì)數(shù)器21進(jìn)行第二次計(jì)數(shù)時,所述第一控制信號up控制所述第一開關(guān)K31導(dǎo)通,所述第二控制信號dn控制所述第二開關(guān)K32斷開,所述計(jì)數(shù)器21進(jìn)行正向計(jì)數(shù),正向計(jì)數(shù)結(jié)束后X個D觸發(fā)器產(chǎn)生的X位數(shù)據(jù)即為所需的結(jié)果。然而,為了防止反向計(jì)數(shù)切換至正向計(jì)數(shù)時引起計(jì)數(shù)錯誤,需要使用復(fù)雜的狀態(tài)控制電路鎖存反向計(jì)數(shù)后的狀態(tài),造成CMOS讀取電路面積大、結(jié)構(gòu)復(fù)雜。


【發(fā)明內(nèi)容】

[0013]本發(fā)明解決的是CMOS圖像傳感器的讀取電路面積大、結(jié)構(gòu)復(fù)雜的問題。
[0014]為解決上述問題,本發(fā)明提供一種觸發(fā)電路,包括第一開關(guān)、第二開關(guān)以及D觸發(fā)器;
[0015]所述第一開關(guān)的第一端作為所述觸發(fā)電路的狀態(tài)切換端,所述第一開關(guān)的第二端連接所述第二開關(guān)的第二端和所述D觸發(fā)器的時鐘端,所述第一開關(guān)的控制端適于輸入第一控制信號;
[0016]所述第二開關(guān)的第一端作為所述觸發(fā)電路的時鐘端,所述第二開關(guān)的控制端適于輸入第二控制信號;
[0017]所述D觸發(fā)器的第一輸出端作為所述觸發(fā)電路的第一輸出端,所述D觸發(fā)器的第二輸出端連接所述D觸發(fā)器的數(shù)據(jù)輸入端并作為所述觸發(fā)電路的第二輸出端。
[0018]可選的,所述D觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器。
[0019]可選的,所述D觸發(fā)器包括第一非門電路、第二非門電路、第三非門電路、第四非門電路、第五非門電路、第六非門電路、第三開關(guān)、第四開關(guān)、第五開關(guān)以及第六開關(guān);
[0020]所述第一非門電路的輸入端連接所述第四開關(guān)的控制端和所述第五開關(guān)的控制端并作為所述D觸發(fā)器的時鐘端,所述第一非門電路的輸出端連接所述第三開關(guān)的控制端和所述第六開關(guān)的控制端;
[0021]所述第三開關(guān)的第一端作為所述D觸發(fā)器的數(shù)據(jù)輸入端,所述第三開關(guān)的第二端連接所述第二非門電路的輸入端和所述第四開關(guān)的第二端;
[0022]所述第二非門電路的輸出端連接所述第五開關(guān)的第一端和所述第三非門電路的輸入端,所述第三非門電路的輸出端連接所述第四開關(guān)的第一端;
[0023]所述第五開關(guān)的第二端連接所述第四非門電路的輸入端和所述第六開關(guān)的第二端,所述第四非門電路的輸出端連接所述第六非門電路的輸入端和所述第五非門電路的輸入端并作為所述D觸發(fā)器的第一輸出端;
[0024]所述第五非門電路的輸出端連接所述第六開關(guān)的第一端,所述第六非門電路的輸出端作為所述D觸發(fā)器的第二輸出端。
[0025]可選的,所述第一開關(guān)、所述第二開關(guān)、所述第三開關(guān)、所述第四開關(guān)、所述第五開關(guān)以及所述第六開關(guān)均為晶體管。
[0026]基于上述觸發(fā)電路,本發(fā)明還提供一種計(jì)數(shù)器,包括Y個所述觸發(fā)電路,Y為不小于2的正整數(shù);
[0027]第一個觸發(fā)電路的時鐘端作為所述計(jì)數(shù)器的輸入端,第y個觸發(fā)電路的時鐘端連接第(y_l)個觸發(fā)電路的第二輸出端,2≤y≤Y;
[0028]Y個觸發(fā)電路的狀態(tài)切換端相連并適于輸入狀態(tài)切換信號。
[0029]基于上述計(jì)數(shù)器,本發(fā)明還提供一種CMOS圖像傳感器的讀取電路,包括采樣電容、電壓比較器、校零開關(guān)、時鐘信號控制單元,還包括所述計(jì)數(shù)器;
[0030]所述采樣電容的第一端連接位線,所述采樣電容的第二端連接所述電壓比較器的第一輸入端和所述校零開關(guān)的第一端;
[0031]所述校零開關(guān)的第二端連接所述電壓比較器的輸出端,所述校零開關(guān)的控制端適于接收校零信號;
[0032]所述電壓比較器適于在其第一輸入端的電壓小于其第二輸入端的電壓時產(chǎn)生第一比較信號,否則產(chǎn)生第二比較信號;
[0033]所述時鐘信號控制單元適于在接收到所述第一比較信號時允許所述計(jì)數(shù)器的輸入端接收時鐘信號,否則禁止所述計(jì)數(shù)器的輸入端接收所述時鐘信號。
[0034]可選的,所述第一比較信號為高電平,所述第二比較信號為低電平,所述時鐘信號控制單元包括與門電路;
[0035]所述與門電路的第一端連接所述電壓比較器的輸出端,所述與門電路的第二端適于接收所述時鐘信號,所述與門電路的輸出端連接所述計(jì)數(shù)器的輸入端。
[0036]基于上述CMOS圖像傳感器的讀取電路,本發(fā)明還提供一種CMOS圖像傳感器,包括像素陣列、行選擇電路、M條掃描線以及N條數(shù)據(jù)線,還包括N個所述CMOS圖像傳感器的讀取電路,M、N為不小于2的正整數(shù);
[0037]所述像素陣列包括M行、N列像素單元,位于同一行的像素單元通過同一條掃描線接收所述行選擇電路提供的掃描信號,位于同一列的像素單元通過同一條數(shù)據(jù)線傳輸圖像信號至所述讀取電路。
[0038]可選的,所述CMOS圖像傳感器還包括適于產(chǎn)生所述時鐘信號、所述校零信號、所述狀態(tài)切換信號、所述第一控制信號以及所述第二控制信號的時序電路。
[0039]與現(xiàn)有技術(shù)相比,本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0040]本發(fā)明提供的觸發(fā)電路,在其狀態(tài)切換端接收的狀態(tài)切換信號有效時,所述觸發(fā)電路的狀態(tài)能夠發(fā)生翻轉(zhuǎn),輸出與當(dāng)前狀態(tài)相反的結(jié)果。由多個所述觸發(fā)電路構(gòu)成的計(jì)數(shù)器,第一次正向計(jì)數(shù)結(jié)束后,每個觸發(fā)電路的狀態(tài)發(fā)生翻轉(zhuǎn),獲得第一計(jì)數(shù)結(jié)果的反碼;所述計(jì)數(shù)器在反碼的基礎(chǔ)上進(jìn)行第二次正向計(jì)數(shù),第二次正向計(jì)數(shù)結(jié)束后獲得第二計(jì)數(shù)結(jié)果,所述第二計(jì)數(shù)結(jié)果即為兩次計(jì)數(shù)的差值。本發(fā)明提供的計(jì)數(shù)器采用簡單的電路結(jié)構(gòu)實(shí)現(xiàn)兩次計(jì)數(shù)結(jié)果相減,應(yīng)用于CMOS圖像傳感器中時,減小了 CMOS圖像傳感器的面積。

【專利附圖】

【附圖說明】
[0041]圖1是現(xiàn)有的一種CMOS圖像傳感器的結(jié)構(gòu)示意圖;
[0042]圖2是圖1中的讀取電路的結(jié)構(gòu)示意圖;
[0043]圖3是圖2中的計(jì)數(shù)器的結(jié)構(gòu)示意圖;
[0044]圖4是本發(fā)明實(shí)施例的觸發(fā)電路的結(jié)構(gòu)示意圖;
[0045]圖5是本發(fā)明實(shí)施例的觸發(fā)電路的工作時序圖;
[0046]圖6是本發(fā)明實(shí)施例的D觸發(fā)器的結(jié)構(gòu)示意圖;
[0047]圖7是本發(fā)明實(shí)施例的計(jì)數(shù)器的結(jié)構(gòu)示意圖;
[0048]圖8是本發(fā)明實(shí)施例的計(jì)數(shù)器的工作時序圖。

【具體實(shí)施方式】
[0049]參考圖3,在反向計(jì)數(shù)切換至正向計(jì)數(shù)時,所述第一開關(guān)K31由斷開切換為導(dǎo)通,而所述第二開關(guān)K32由導(dǎo)通切換為斷開,兩個開關(guān)同時切換時,所述開關(guān)單元的輸出結(jié)果可能發(fā)生翻轉(zhuǎn),觸發(fā)其連接的D觸發(fā)器,因而需要復(fù)雜的控制電路鎖存反向計(jì)數(shù)后的結(jié)果。本發(fā)明提供一種觸發(fā)電路、計(jì)數(shù)器、CMOS圖像傳感器及其讀取電路,通過對第一次正向計(jì)數(shù)的結(jié)果取反,采用簡單的電路結(jié)構(gòu)實(shí)現(xiàn)兩次計(jì)數(shù)結(jié)果相減。
[0050]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂,下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0051]圖4是本發(fā)明實(shí)施例提供的觸發(fā)電路的結(jié)構(gòu)示意圖,所述觸發(fā)電路包括第一開關(guān)K41、第二開關(guān)K42以及D觸發(fā)器41。具體地,所述第一開關(guān)K41的第一端作為所述觸發(fā)電路的狀態(tài)切換端tog,所述狀態(tài)切換端tog適于接收狀態(tài)切換信號st,所述第一開關(guān)K41的第二端連接所述第二開關(guān)K42的第二端和所述D觸發(fā)器41的時鐘端CK,所述第一開關(guān)K41的控制端適于輸入第一控制信號ctrl ;所述第二開關(guān)K42的第一端作為所述觸發(fā)電路的時鐘端Cl,所述時鐘端Cl適于接收時鐘信號clk,所述第二開關(guān)K42的控制端適于輸入第二控制信號ctr2 ;所述D觸發(fā)器41的第一輸出端Q作為所述觸發(fā)電路的第一輸出端Ql,所述觸發(fā)電路的第一輸出端Ql適于產(chǎn)生第一輸出信號ql,所述D觸發(fā)器41的第二輸出端Qn連接所述D觸發(fā)器41的數(shù)據(jù)輸入端D并作為所述觸發(fā)電路的第二輸出端Qln,所述觸發(fā)電路的第二輸出端Qln適于產(chǎn)生第二輸出信號q2。
[0052]本領(lǐng)域技術(shù)人員知曉,所述D觸發(fā)器41的第一輸出端Q和所述D觸發(fā)器41的第二輸出端Qn輸出相反的二進(jìn)制數(shù)據(jù),即若所述D觸發(fā)器41的第一輸出端Q輸出二進(jìn)制數(shù)據(jù)0,所述D觸發(fā)器41的第二輸出端Qn則輸出二進(jìn)制數(shù)據(jù)I ;若所述D觸發(fā)器41的第一輸出端Q輸出二進(jìn)制數(shù)據(jù)1,所述D觸發(fā)器41的第二輸出端Qn則輸出二進(jìn)制數(shù)據(jù)O。因此,所述觸發(fā)電路的第一輸出端Ql和所述觸發(fā)電路的第二輸出端Qln也輸出相反的二進(jìn)制數(shù)據(jù),即所述第一輸出信號ql和所述第二輸出信號q2互為反相信號。
[0053]在所述觸發(fā)電路工作時,所述第一開關(guān)K41和所述第二開關(guān)K42處于不同工作狀態(tài):當(dāng)所述第一開關(guān)K41處于斷開狀態(tài)時,所述第二開關(guān)K42處于導(dǎo)通狀態(tài);當(dāng)所述第一開關(guān)K41處于導(dǎo)通狀態(tài)時,所述第二開關(guān)K42處于斷開狀態(tài)。在本實(shí)施例中,所述第一開關(guān)K41和所述第二開關(guān)K42為相同類型的開關(guān),例如所述第一開關(guān)K41和所述第二開關(guān)K42可以同為NMOS管,所述第一控制信號ctrl和所述第二控制信號ctr2互為反相信號。在其他實(shí)施例中,所述第一開關(guān)K41和所述第二開關(guān)K42也可以為不同類型的開關(guān),例如所述第一開關(guān)K41可以為NMOS管、所述第二開關(guān)K42可以為PMOS管,所述第一控制信號ctrl和所述第二控制信號ctr2為相同的信號。
[0054]所述D觸發(fā)器41可以為上升沿觸發(fā)的D觸發(fā)器,也可以為下降沿觸發(fā)的D觸發(fā)器。在本實(shí)施例中,以所述D觸發(fā)器41為上升沿觸發(fā)的D觸發(fā)器為例說明所述觸發(fā)電路的工作原理。
[0055]圖5是本發(fā)明實(shí)施例的觸發(fā)電路的工作時序圖。在所述狀態(tài)切換信號St的脈沖到來前,所述第一控制信號ctrl控制所述第一開關(guān)K41斷開,所述第二控制信號ctr2控制所述第二開關(guān)K42導(dǎo)通,所述時鐘信號clk傳輸至所述D觸發(fā)器41的時鐘端CK,所述觸發(fā)電路的功能與所述D觸發(fā)器41的功能相同;在所述狀態(tài)切換信號st的脈沖到來時,所述第一輸出信號ql的狀態(tài)發(fā)生翻轉(zhuǎn)。本發(fā)明實(shí)施例提供的觸發(fā)電路,通過一個脈沖信號即能控制輸出信號的狀態(tài)發(fā)生翻轉(zhuǎn)。
[0056]本領(lǐng)域技術(shù)人員知曉,所述D觸發(fā)器41具有多種實(shí)現(xiàn)方式。本發(fā)明實(shí)施例提供一種所述D觸發(fā)器41的具體結(jié)構(gòu),如圖6所示。所述D觸發(fā)器41包括第一非門電路61、第二非門電路62、第三非門電路63、第四非門電路64、第五非門電路65、第六非門電路66、第三開關(guān)K61、第四開關(guān)K62、第五開關(guān)K63以及第六開關(guān)K64。
[0057]具體地,所述第一非門電路61的輸入端連接所述第四開關(guān)K62的控制端和所述第五開關(guān)K63的控制端并作為所述D觸發(fā)器41的時鐘端CK,所述第一非門電路61的輸出端CK’連接所述第三開關(guān)K61的控制端和所述第六開關(guān)K64的控制端;所述第三開關(guān)K61的第一端作為所述D觸發(fā)器41的數(shù)據(jù)輸入端D,所述第三開關(guān)K61的第二端連接所述第二非門電路62的輸入端和所述第四開關(guān)K62的第二端;所述第二非門電路62的輸出端連接所述第五開關(guān)K63的第一端和所述第三非門電路63的輸入端,所述第三非門電路63的輸出端連接所述第四開關(guān)K62的第一端;所述第五開關(guān)K63的第二端連接所述第四非門電路64的輸入端和所述第六開關(guān)K64的第二端,所述第四非門電路64的輸出端連接所述第六非門電路66的輸入端和所述第五非門電路65的輸入端并作為所述D觸發(fā)器41的第一輸出端Q ;所述第五非門電路65的輸出端連接所述第六開關(guān)K64的第一端,所述第六非門電路66的輸出端作為所述D觸發(fā)器41的第二輸出端Qn。
[0058]需要說明的是,所述第一開關(guān)K41、所述第二開關(guān)K42、所述第三開關(guān)K61、所述第四開關(guān)K62、所述第五開關(guān)K63以及所述第六開關(guān)K64可以采用具有開關(guān)功能的器件實(shí)現(xiàn),例如晶體管(三極管或者M(jìn)OS管等),本發(fā)明對此不作限定。
[0059]本發(fā)明實(shí)施例還提供一種計(jì)數(shù)器,電路結(jié)構(gòu)如圖7所示。所述計(jì)數(shù)器包括Y個觸發(fā)電路:第I個觸發(fā)電路71、第2個觸發(fā)電路72、…、第Y個觸發(fā)電路Ti, Y為不小于2的正整數(shù)。具體地,所述觸發(fā)電路的結(jié)構(gòu)可以如圖4所示,每個觸發(fā)電路包括時鐘端Cl、狀態(tài)切換端tog、第一輸出端Ql以及第二輸出端Qln,并適于接收第一控制信號ctrl和第二控制信號ctr2。第I個觸發(fā)電路71的時鐘端作為所述計(jì)數(shù)器的輸入端,第y個觸發(fā)電路的時鐘端連接第(y_l)個觸發(fā)電路的第二輸出端,2 < y ;¥個觸發(fā)電路的狀態(tài)切換端相連并適于輸入狀態(tài)切換信號st。
[0060]所述計(jì)數(shù)器能夠進(jìn)行兩次計(jì)數(shù),并產(chǎn)生兩次計(jì)數(shù)的差值。圖8是本發(fā)明實(shí)施例的計(jì)數(shù)器的工作時序圖:第一次計(jì)數(shù)時,所述狀態(tài)切換信號st為低電平,所述第一控制信號ctrl控制每個觸發(fā)電路中的第一開關(guān)斷開,所述第二控制信號ctr2控制每個觸發(fā)電路中的第二開關(guān)導(dǎo)通,在所述時鐘信號clk第一個上升沿到來時,所述計(jì)數(shù)器開始第一次計(jì)數(shù);在所述時鐘信號clk停止后,第一次計(jì)數(shù)結(jié)束,各個觸發(fā)電路的第一輸出端Ql產(chǎn)生的輸出信號(q7Y、一、q72、q71)即為第一次計(jì)數(shù)結(jié)果;第一次計(jì)數(shù)結(jié)束后,所述第一控制信號ctrl控制每個觸發(fā)電路中的第一開關(guān)導(dǎo)通,所述第二控制信號ctr2控制每個觸發(fā)電路中的第二開關(guān)斷開,所述狀態(tài)切換信號st由低電平切換為高電平,每個觸發(fā)電路的輸出信號狀態(tài)發(fā)生翻轉(zhuǎn),對第一次計(jì)數(shù)結(jié)果取反以獲得第一次計(jì)數(shù)結(jié)果的反碼;對所述第一次計(jì)數(shù)結(jié)果取反之后,為了防止誤翻轉(zhuǎn),在所述第一控制信號ctrl控制每個觸發(fā)電路中的第一開關(guān)斷開、所述第二控制信號ctr2控制每個觸發(fā)電路中的第二開關(guān)導(dǎo)通后,所述狀態(tài)切換信號st由高電平切換為低電平;在所述時鐘信號clk再次開始后的第一個上升沿到來時,所述計(jì)數(shù)器在所述反碼的基礎(chǔ)上開始第二次計(jì)數(shù);在所述時鐘信號clk再次停止后,第二次計(jì)數(shù)結(jié)束,各個觸發(fā)電路的第一輸出端Ql產(chǎn)生的輸出信號即為第二次計(jì)數(shù)減去第一次計(jì)數(shù)的差值。
[0061]本發(fā)明實(shí)施例還提供一種CMOS圖像傳感器的讀取電路,所述讀取電路包括采樣電容、電壓比較器、校零開關(guān)、時鐘信號控制單元,還包括計(jì)數(shù)器,所述計(jì)數(shù)器的結(jié)構(gòu)可以如圖7所示。具體地,所述采樣電容的第一端連接CMOS圖像傳感器中的位線,所述采樣電容的第二端連接所述電壓比較器的第一輸入端和所述校零開關(guān)的第一端;所述校零開關(guān)的第二端連接所述電壓比較器的輸出端,所述校零開關(guān)的控制端適于接收校零信號;所述電壓比較器適于在其第一輸入端的電壓小于其第二輸入端的電壓時產(chǎn)生第一比較信號,否則產(chǎn)生第二比較信號;所述時鐘信號控制單元適于在接收到所述第一比較信號時允許所述計(jì)數(shù)器的輸入端接收時鐘信號,否則禁止所述計(jì)數(shù)器的輸入端接收所述時鐘信號。
[0062]所述電壓比較器的第二輸入端適于接收基準(zhǔn)電壓。在本實(shí)施例中,所述電壓比較器的第一輸入端為電壓比較器的反相輸入端,所述電壓比較器的第二輸入端為電壓比較器的同相輸入端,所述第一比較信號為高電平,所述第二比較信號為低電平。所述時鐘信號控制單元包括與門電路,所述與門電路的第一端連接所述電壓比較器的輸出端,所述與門電路的第二端適于接收所述時鐘信號,所述與門電路的輸出端連接所述計(jì)數(shù)器的輸入端。需要說明的是,在其他實(shí)施例中,所述電壓比較器的第一輸入端為電壓比較器的同相輸入端,所述電壓比較器的第二輸入端為電壓比較器的反相輸入端,所述第一比較信號為低電平,所述第二比較信號為高電平,所述時鐘信號控制單元可以采用其他邏輯電路實(shí)現(xiàn),本發(fā)明對此不作限定。所述CMOS圖像傳感器的具體結(jié)構(gòu)和工作原理可參考對圖2的描述,在此不再贅述。
[0063]本發(fā)明實(shí)施例還提供一種CMOS圖像傳感器,所述CMOS圖像傳感器包括像素陣列、行選擇電路、M條掃描線以及N條數(shù)據(jù)線,還包括N個前述實(shí)施例的CMOS圖像傳感器的讀取電路,M、N為不小于2的正整數(shù)。具體地,所述像素陣列包括M行、N列像素單元,位于同一行的像素單元通過同一條掃描線接收所述行選擇電路提供的掃描信號,位于同一列的像素單元通過同一條數(shù)據(jù)線傳輸圖像信號至所述讀取電路。
[0064]需要說明的是,所述時鐘信號clk、所述校零信號、所述狀態(tài)切換信號st、所述第一控制信號ctrl以及所述第二控制信號ctr2可以由外部時鐘源提供,也可以由CMOS圖像傳感器內(nèi)部的時序電路產(chǎn)生。因此,本發(fā)明實(shí)施例的CMOS圖像傳感器還可以包括適于產(chǎn)生所述時鐘信號clk、所述校零信號、所述狀態(tài)切換信號st、所述第一控制信號ctrl以及所述第二控制信號ctr2的時序電路。
[0065]綜上所述,本發(fā)明提供的觸發(fā)電路、計(jì)數(shù)器、CMOS圖像傳感器及其讀取電路,采用簡單的電路結(jié)構(gòu)實(shí)現(xiàn)兩次計(jì)數(shù)結(jié)果相減,減小了所述CMOS圖像傳感器的面積。
[0066]雖然本發(fā)明披露如上,但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),均可作各種更動與修改,因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種觸發(fā)電路,其特征在于,包括第一開關(guān)、第二開關(guān)以及D觸發(fā)器; 所述第一開關(guān)的第一端作為所述觸發(fā)電路的狀態(tài)切換端,所述第一開關(guān)的第二端連接所述第二開關(guān)的第二端和所述D觸發(fā)器的時鐘端,所述第一開關(guān)的控制端適于輸入第一控制信號; 所述第二開關(guān)的第一端作為所述觸發(fā)電路的時鐘端,所述第二開關(guān)的控制端適于輸入第二控制信號; 所述D觸發(fā)器的第一輸出端作為所述觸發(fā)電路的第一輸出端,所述D觸發(fā)器的第二輸出端連接所述D觸發(fā)器的數(shù)據(jù)輸入端并作為所述觸發(fā)電路的第二輸出端。
2.如權(quán)利要求1所述的觸發(fā)電路,其特征在于,所述D觸發(fā)器為上升沿觸發(fā)的D觸發(fā)器。
3.如權(quán)利要求2所述的觸發(fā)電路,其特征在于,所述D觸發(fā)器包括第一非門電路、第二非門電路、第三非門電路、第四非門電路、第五非門電路、第六非門電路、第三開關(guān)、第四開關(guān)、第五開關(guān)以及第六開關(guān); 所述第一非門電路的輸入端連接所述第四開關(guān)的控制端和所述第五開關(guān)的控制端并作為所述D觸發(fā)器的時鐘端,所述第一非門電路的輸出端連接所述第三開關(guān)的控制端和所述第六開關(guān)的控制端; 所述第三開關(guān)的第一端作為所述D觸發(fā)器的數(shù)據(jù)輸入端,所述第三開關(guān)的第二端連接所述第二非門電路的輸入端和所述第四開關(guān)的第二端; 所述第二非門電路的輸出端連接所述第五開關(guān)的第一端和所述第三非門電路的輸入端,所述第三非門電路的輸出端連接所述第四開關(guān)的第一端; 所述第五開關(guān)的第二端連接所述第四非門電路的輸入端和所述第六開關(guān)的第二端,所述第四非門電路的輸出端連接所述第六非門電路的輸入端和所述第五非門電路的輸入端并作為所述D觸發(fā)器的第一輸出端; 所述第五非門電路的輸出端連接所述第六開關(guān)的第一端,所述第六非門電路的輸出端作為所述D觸發(fā)器的第二輸出端。
4.如權(quán)利要求3所述的觸發(fā)電路,其特征在于,所述第一開關(guān)、所述第二開關(guān)、所述第三開關(guān)、所述第四開關(guān)、所述第五開關(guān)以及所述第六開關(guān)均為晶體管。
5.一種計(jì)數(shù)器,其特征在于,包括Y個權(quán)利要求1至4任一項(xiàng)所述的觸發(fā)電路,Y為不小于2的正整數(shù); 第一個觸發(fā)電路的時鐘端作為所述計(jì)數(shù)器的輸入端,第y個觸發(fā)電路的時鐘端連接第(y-Ι)個觸發(fā)電路的第二輸出端,2≤y≤Y; Y個觸發(fā)電路的狀態(tài)切換端相連并適于輸入狀態(tài)切換信號。
6.一種CMOS圖像傳感器的讀取電路,包括采樣電容、電壓比較器、校零開關(guān)、時鐘信號控制單元,其特征在于,還包括權(quán)利要求5所述的計(jì)數(shù)器; 所述采樣電容的第一端連接位線,所述采樣電容的第二端連接所述電壓比較器的第一輸入端和所述校零開關(guān)的第一端; 所述校零開關(guān)的第二端連接所述電壓比較器的輸出端,所述校零開關(guān)的控制端適于接收校零信號; 所述電壓比較器適于在其第一輸入端的電壓小于其第二輸入端的電壓時產(chǎn)生第一比較信號,否則產(chǎn)生第二比較信號; 所述時鐘信號控制單元適于在接收到所述第一比較信號時允許所述計(jì)數(shù)器的輸入端接收時鐘信號,否則禁止所述計(jì)數(shù)器的輸入端接收所述時鐘信號。
7.如權(quán)利要求6所述的CMOS圖像傳感器的讀取電路,其特征在于,所述第一比較信號為高電平,所述第二比較信號為低電平,所述時鐘信號控制單元包括與門電路; 所述與門電路的第一端連接所述電壓比較器的輸出端,所述與門電路的第二端適于接收所述時鐘信號,所述與門電路的輸出端連接所述計(jì)數(shù)器的輸入端。
8.—種CMOS圖像傳感器,包括像素陣列、行選擇電路、M條掃描線以及N條數(shù)據(jù)線,其特征在于,還包括N個權(quán)利要求6或7所述的CMOS圖像傳感器的讀取電路,M、N為不小于2的正整數(shù); 所述像素陣列包括M行、N列像素單元,位于同一行的像素單元通過同一條掃描線接收所述行選擇電路提供的掃描信號,位于同一列的像素單元通過同一條數(shù)據(jù)線傳輸圖像信號至所述讀取電路。
9.如權(quán)利要求要求8所述的CMOS圖像傳感器,其特征在于,還包括適于產(chǎn)生所述時鐘信號、所述校零信號、 所述狀態(tài)切換信號、所述第一控制信號以及所述第二控制信號的時序電路。
【文檔編號】H04N5/374GK104079845SQ201410333725
【公開日】2014年10月1日 申請日期:2014年7月14日 優(yōu)先權(quán)日:2014年7月14日
【發(fā)明者】張琦, 羅文哲 申請人:昆山銳芯微電子有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
独山县| 永年县| 敦化市| 卓尼县| 汽车| 通化市| 彰化市| 无极县| 偃师市| 调兵山市| 舒城县| 车险| 深水埗区| 什邡市| 宜宾县| 岐山县| 青阳县| 怀远县| 田林县| 渝中区| 通化市| 南汇区| 夏河县| 霸州市| 巴林左旗| 托克托县| 万荣县| 奉贤区| 汨罗市| 神池县| 鄂尔多斯市| 永善县| 仁怀市| 天祝| 长沙县| 黄龙县| 会泽县| 泌阳县| 安乡县| 顺平县| 合山市|