用于rf收發(fā)器系統(tǒng)的內(nèi)置自測(cè)試及方法
【專利摘要】本申請(qǐng)案涉及用于RF收發(fā)器系統(tǒng)的內(nèi)置自測(cè)試及方法。一種集成電路收發(fā)器電路（2)包含稱合到第一放大器（3、20)與介接電路（4、8、9、44)之間的窄帶接口(6、7A、7B、21)的第一諧振電路（3A)，所述第一諧振電路（3A)包含可編程第一電抗元件（C)及第二電抗元件（L)?振幅感測(cè)電路(42)感測(cè)同相信號(hào)I或正交相位信號(hào)Q的最大振幅。芯片上第一音調(diào)產(chǎn)生電路（38、38A、38B、38C)產(chǎn)生用于注入到所述同相信號(hào)及所述正交相位信號(hào)中的音調(diào)且響應(yīng)于頻率掃描電路（30)及所述振幅感測(cè)電路而操作以通過將電抗子元件（1、2、4、8…XCv)選擇性地稱合到所述第一電抗元件(C)中來調(diào)整所述第一電抗元件（C)以將所述第一諧振電路校準(zhǔn)為所要諧振頻率。
【專利說明】用于RF收發(fā)器系統(tǒng)的內(nèi)置自測(cè)試及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明一股來說涉及包含用于提供減小的功率消耗以及增加的動(dòng)態(tài)范圍及準(zhǔn)確 性兩者的電路的RF(射頻）收發(fā)器，且更特定來說涉及用于通過自動(dòng)校正由集成電路工藝 變化引起的諧振頻率誤差及由芯片溫度變化引起的Q因數(shù)誤差而減小功率消耗的芯片上 自測(cè)試電路及方法。

【背景技術(shù)】
[0002] 圖1圖解說明包含通過阻抗匹配網(wǎng)絡(luò)4耦合到天線5的典型低功率RF前端電路 2的RF收發(fā)器1。調(diào)制解調(diào)器14借助于Λ Σ ADC (模/數(shù)轉(zhuǎn)換器）24Q耦合到RF前端電路 2的正交相位信號(hào)通道Q且借助于另一 Λ 2ADC24I耦合到RF前端電路2的同相信號(hào)通道 I。功率管理電路22提供RF前端電路2中所需的準(zhǔn)確DC電壓及DC電流。
[0003] RF前端收發(fā)器電路2包含使其輸入通過導(dǎo)體6耦合到阻抗匹配網(wǎng)絡(luò)4且使第一輸 出通過導(dǎo)體7A耦合到混頻器8及9中的每一者的第一輸入的LNA (低噪聲放大器）3。LNA3 的第二輸出通過導(dǎo)體7B連接到混頻器8及9中的每一者的第二輸入。混頻器8及9中的 每一者的第三輸入由2導(dǎo)體總線171 (因?yàn)橥ㄟ^其傳導(dǎo)的同相信號(hào)I為差分信號(hào)）連接以 接收由頻率合成器16產(chǎn)生的同相"I"信號(hào)，混頻器8及9中的每一者的第四輸入由2導(dǎo)體 總線17Q連接以接收由頻率合成器16產(chǎn)生的正交相位"Q"信號(hào)。I通道與Q通道彼此相 移90度?；祛l器8及9兩者均從LNA3接收差分信號(hào)且在本機(jī)振蕩器（L0)相位中的一者 上操作。舉例來說，混頻器8可以I相位操作，而混頻器9從Q相位操作。在收發(fā)器的直接 上變頻發(fā)射器部件中，通過信號(hào)產(chǎn)生網(wǎng)絡(luò)使含在I及Q相位的有限帶寬內(nèi)的信息倍增且將 所述信息歸總以形成單邊帶。在收發(fā)器的接收器部件中，相對(duì)于信號(hào)產(chǎn)生網(wǎng)絡(luò)將所接收信 號(hào)下變頻。
[0004] 由混頻器8產(chǎn)生的差分輸出作為輸入提供到低通濾波器101，低通濾波器101的輸 出耦合到Σ AADC(模/數(shù)轉(zhuǎn)換器）241的差分輸入，且由混頻器9產(chǎn)生的差分輸出作為輸 入提供到低通濾波器10Q，低通濾波器10Q的輸出耦合到Σ AADC24Q的差分輸入。調(diào)制解 調(diào)器14的輸出通過數(shù)字總線15連接到頻率合成器16的輸入。頻率合成器16的模擬輸出 通過導(dǎo)體18連接到可調(diào)整增益前置功率放大器（PPA)或功率放大器（PA)驅(qū)動(dòng)器20A的輸 入，可調(diào)整增益PPA或PA驅(qū)動(dòng)器20A的輸出連接到常規(guī)功率放大器（PA)的輸入。功率放 大器20B的輸出通過導(dǎo)體21連接到阻抗匹配網(wǎng)絡(luò)4。
[0005] 現(xiàn)代收發(fā)器通常提供上文所提及的"同相"RF信號(hào)I及相對(duì)于同相I信號(hào)90度異 相的RF "正交相位"信號(hào)Q。在諧振下，由諧振振蕩電路結(jié)構(gòu)的高阻抗引起的相移為零，且 由于正交相位I及Q信號(hào)的下變頻，其中的一者提供最大輸出振幅而另一者提供最小或空 值振幅。RF收發(fā)器"前端"電路通常本質(zhì)上為窄帶且在很大程度上取決于集成諧振器電路 (還稱為"振蕩電路"或"諧振器"）的性能。
[0006] RF收發(fā)器系統(tǒng)需要包含諧振LC振蕩電路或諧振器的窄帶電路。盡管振蕩電路的 電感極大地取決于其中的電感器的幾何結(jié)構(gòu)，但振蕩電路電容隨現(xiàn)代集成電路硅技術(shù)的溫 度及工藝"角"（即，溫度及工藝參數(shù)的最大及最小值）而極大地變化。（集成電路制造代 工廠通常利用具有在3Σ級(jí)內(nèi)的最壞情形變化的工藝。）
[0007] L/C振蕩電路的諧振頻率由fc = l/sqrt(LC)給出，其中"sqrt(LC) "意指"LC的 平方根"。在集成電路工藝變化的情況下，電感L的值保持大致恒定（因?yàn)槠淙Q于電感器 幾何結(jié)構(gòu)），而電容C展現(xiàn)顯著量的工藝相依變化。通常，為形成在RF頻率下信號(hào)處理的最 小失真，使用提供低電壓系數(shù)的線性電容器，且這些線性電容器展現(xiàn)大的工藝變化。因此， 中心頻率誤差更多地由電容變化引起。另一方面，電感L的電感器的質(zhì)量因數(shù)Q由其電感 阻抗與其電阻阻抗的比率界定且由Q= (2X π XfcXL)/r給出，其中fc為諧振頻率且r 為電感器的串聯(lián)電阻。串聯(lián)電阻"r"為金屬電阻器的電阻且隨溫度顯著地變化。并聯(lián)諧振 振蕩電路的阻抗給出為Ζ = 2Χ π XfcXLXQ。舉例來說，在銅金屬化的典型0. 39%每度C 溫度系數(shù)的情況下，在125度的范圍（典型工業(yè)操作范圍為-40°C到85°C )內(nèi)金屬電阻的 變化將為48. 75% (125X0.0039)。因此，當(dāng)校準(zhǔn)了頻率誤差時(shí)，溫度相依效應(yīng)可導(dǎo)致信號(hào) 振幅的多達(dá)50%的變化。
[0008] 因此，雖然振蕩電路的電感器提供改進(jìn)每單位電流消耗的動(dòng)態(tài)范圍的顯著優(yōu)點(diǎn)， 但需要一些校準(zhǔn)/補(bǔ)償來優(yōu)化其性能。在現(xiàn)有技術(shù)水平下，利用需要實(shí)質(zhì)量的設(shè)備成本及 測(cè)試時(shí)間的生產(chǎn)測(cè)試執(zhí)行大多數(shù)芯片上諧振振蕩電路頻率定中心。隨后描述的發(fā)明提供內(nèi) 置自校準(zhǔn)來解決兩個(gè)問題。
[0009] LC阻抗匹配網(wǎng)絡(luò)通常經(jīng)配置以提供串聯(lián)諧振，且經(jīng)設(shè)計(jì)以提供天線與集成電路芯 片之間的最優(yōu)阻抗轉(zhuǎn)換，且取決于LC阻抗匹配網(wǎng)絡(luò)的電感及電容以及其相應(yīng)未加載的質(zhì) 量因數(shù)Q的值。雖然低頻率操作所需的大的電感器因其大的物理大小及其相對(duì)大量電阻而 必須位于"芯片外"，但用于高頻率應(yīng)用的小的電感器通常包含于"芯片上"。
[0010] 減小集成電路收發(fā)器振蕩電路的諧振頻率的變化的現(xiàn)有嘗試通常具有振蕩電路 的減小的質(zhì)量因數(shù)Q。（質(zhì)量因數(shù)Q為表示存儲(chǔ)于振蕩電路中的能量的量與其中所耗散的 能量的量之間的比率的振蕩電路參數(shù)。振蕩電路的Q因數(shù)的減小使其電流消耗增加且因此 使在RF頻率下濾波降級(jí)。此外，這些問題在具有寬操作帶寬的收發(fā)器中變得更嚴(yán)重。）增 加振蕩電路的Q因數(shù)產(chǎn)生更有效調(diào)諧且在幾乎零DC電壓降的情況下減小RF電路的電流消 耗，此又產(chǎn)生收發(fā)器的改進(jìn)的RF信號(hào)接收及發(fā)射能力。增加 Q因數(shù)還改進(jìn)收發(fā)器的動(dòng)態(tài)范 圍，從而產(chǎn)生各種收發(fā)器組件的改進(jìn)的信噪比且通常改進(jìn)其中包含有收發(fā)器的系統(tǒng)的最大 信號(hào)表示的能力及最小信號(hào)表示的能力。
[0011] 在RF頻率下收發(fā)器中的信號(hào)濾波的降級(jí)可由芯片上振蕩電路的Q因數(shù)的減小引 起，所述減小由于芯片制造工藝的變化及芯片溫度的變化而發(fā)生。舉例來說，如果收發(fā)器 的接收器部分經(jīng)設(shè)計(jì)以在2. 4GHz下操作，但集成電路制造工藝變化導(dǎo)致振蕩電路的諧振 頻率實(shí)際上以2. 6GHz為中心，那么以某種方式使振蕩電路諧振頻率從2. 6GHz下移到所需 2. 4GHz可為必要的。應(yīng)了解，小到5dB或6dB的接收器信號(hào)減小可為非常不合意的或甚至 為災(zāi)難性的，對(duì)于其中幾百微安的電流為非常重要的低功率設(shè)計(jì)來說尤其如此。
[0012] 不幸的是，尚未有實(shí)現(xiàn)需要來校正由集成電路制造工藝變化及芯片溫度變化引起 的諧振頻率的錯(cuò)誤值的上文所提及的振蕩電路諧振頻率移位的實(shí)際方式。
[0013] 收發(fā)器通常包含可表示為模擬乘法器的混頻器?；祛l器可配置為頻率下變頻器或 頻率上變頻器。配置為下變頻器的混頻器操作以在不損失任何信息的情況下將所接收高頻 率RF信號(hào)轉(zhuǎn)換為低頻率信號(hào)。此可允許將含于所接收RF信號(hào)中的信息下變頻且在低得多 的頻率下對(duì)所述信息進(jìn)行數(shù)字處理。類似地，配置為上變頻器的混頻器操作以在不損失任 何信息的情況下將低頻率信號(hào)轉(zhuǎn)換為對(duì)應(yīng)高頻率信號(hào)（舉例來說）以將在相對(duì)低信號(hào)頻率 下產(chǎn)生的信息上變頻為高得多的頻率，因此其可作為RF信號(hào)發(fā)射。
[0014] 因此，存在對(duì)避免由于常規(guī)集成電路諧振器或振蕩電路的諧振頻率的變化引起的 功率消耗的增加及收發(fā)器的動(dòng)態(tài)范圍的減小的電路及方法的未滿足的需要。
[0015] 還存在對(duì)避免由于常規(guī)集成電路諧振器或振蕩電路的諧振頻率的變化（由諧振 器或振蕩電路的質(zhì)量因數(shù)Q的變化（由于集成電路工藝參數(shù)及/或芯片溫度的變化引起） 導(dǎo)致）引起的功率消耗的增加及收發(fā)器的動(dòng)態(tài)范圍的減小的電路及方法的未滿足的需要。
[0016] 還存在對(duì)改進(jìn)低功率收發(fā)器中的每單位電流消耗的動(dòng)態(tài)范圍的低成本校準(zhǔn)電路 及方法的未滿足的需要。
[0017] 還存在對(duì)避免由于芯片上振蕩電路的諧振頻率的漂移引起的問題的電路及方法 的未滿足的需要。
[0018] 還存在對(duì)提供需要非常小的集成電路芯片面積的芯片上振蕩電路的內(nèi)置自校準(zhǔn) 的方式的未滿足的需要。
[0019] 還存在對(duì)提供芯片上振蕩電路的原位校準(zhǔn)的方式（其中以主要振蕩電路信號(hào)上 的最小負(fù)載測(cè)試振蕩電路本身而非其復(fù)本）的未滿足的需要。


【發(fā)明內(nèi)容】

[0020] 本發(fā)明的目的為提供一種避免由于常規(guī)集成電路諧振器或振蕩電路的諧振頻率 的變化引起的功率消耗的增加及收發(fā)器的動(dòng)態(tài)范圍的減小的電路及方法。
[0021] 本發(fā)明的另一目標(biāo)為提供一種避免由于常規(guī)集成電路諧振器或振蕩電路的諧振 頻率的變化（由諧振器或振蕩電路的質(zhì)量因數(shù)Q的變化（由于集成電路工藝參數(shù)及/或芯 片溫度的變化引起）導(dǎo)致）引起的功率消耗的增加及收發(fā)器的動(dòng)態(tài)范圍的減小的電路及方 法。
[0022] 本發(fā)明的另一目標(biāo)為提供一種改進(jìn)低功率收發(fā)器中的每單位電流消耗的動(dòng)態(tài)范 圍的電路及方法。
[0023] 本發(fā)明的另一目標(biāo)為提供一種避免由于芯片上振蕩電路的諧振頻率的漂移引起 的問題的電路及方法。
[0024] 本發(fā)明的另一目標(biāo)為提供一種其中可在含有芯片上振蕩電路的廣品的壽命期間 的任一時(shí)間執(zhí)行所述芯片上振蕩電路的自校準(zhǔn)的電路及方法。
[0025] 本發(fā)明的另一目標(biāo)為提供一種其中可校準(zhǔn)前端放大器及混頻器以便減小互調(diào)制 失真的電路及方法。
[0026] 本發(fā)明的另一目標(biāo)為提供一種其中可利用最小芯片上校準(zhǔn)電路將多個(gè)芯片上諧 振電路校準(zhǔn)為所要對(duì)應(yīng)中心頻率及帶寬的電路及方法。
[0027] 本發(fā)明的另一目標(biāo)為提供一種其中芯片上校準(zhǔn)電路可校準(zhǔn)具有靈活I(lǐng)F的現(xiàn)代收 發(fā)器中的芯片上諧振電路以便避免由于在近DC頻率下的一股電路損害引起的在DC下的下 變頻的電路及方法。
[0028] 簡(jiǎn)要描述且根據(jù)一個(gè)實(shí)施例，本發(fā)明提供集成電路收發(fā)器電路（2)，其包含耦合到 第一放大器（3、20)與介接電路（4、8、9、44)之間的窄帶接口（6、7A、7B、21)的第一諧振電 路（3A)，所述第一諧振電路（3A)包含可編程第一電抗元件（C)及第二電抗元件（L)。振幅 感測(cè)電路（42)同時(shí)感測(cè)同相信號(hào)（I)的最大振幅及正交相位信號(hào)（Q)的最小振幅或反之 亦然。芯片上第一音調(diào)產(chǎn)生電路（38、38A、38B、38C)產(chǎn)生用于注入到所述同相信號(hào)及所述 正交相位信號(hào)中的音調(diào)且響應(yīng)于頻率掃描電路（30)及所述振幅感測(cè)電路而操作以通過將 電抗子元件（1、2、4、8…XCv)選擇性地耦合到所述第一電抗元件（C)中來調(diào)整所述第一電 抗元件（C)以將所述第一諧振電路校準(zhǔn)為所要諧振頻率。
[0029] 在一個(gè)實(shí)施例中，本發(fā)明提供具有減小的功率消耗及1?動(dòng)態(tài)范圍的集成電路芯片 (101)上的收發(fā)器電路（2)，其包含：第一諧振電路（3A)，其耦合到第一放大器（3、20)與介 接電路（4、8、9、44)之間的窄帶接口（6、74、78、21)，所述第一諧振電路（3八）包含共同確定 所述第一諧振電路（3A)的諧振頻率的可編程第一電抗元件（C)及第二電抗元件（L);其中 所述收發(fā)器電路（2)包含同相信號(hào)通道（I)及正交相位信號(hào)通道（Q)以及用于感測(cè)同相信 號(hào)⑴的最大振幅及正受相位 /[目號(hào)（Q)的最小振幅或反之亦然的振幅感測(cè)電路（42);及芯 片上第一音調(diào)產(chǎn)生電路（38、38八、388、380，其產(chǎn)生用于注入到所述同相信號(hào)通道（1)及所 述正交相位信號(hào)通道（Q)中的音調(diào)且響應(yīng)于頻率掃描電路（30)而操作且還響應(yīng)于所述振 幅感測(cè)電路（42)而操作以通過將電抗子元件（1、2、4、8…XCv)選擇性地耦合成與所述可 編程第一電抗元件（C)的操作關(guān)系來調(diào)整所述可編程第一電抗元件（C)以將所述第一諧振 電路（3A)的所述諧振頻率從非所要值校準(zhǔn)到所要諧振頻率（fc)。
[0030] 在一個(gè)實(shí)施例中，所述窄帶接口（6、7A、7B、21)為包含以下各項(xiàng)的群組中的一者： 阻抗匹配諧振網(wǎng)絡(luò)（4)與低噪聲放大器（3)之間的接口（6)、所述匹配諧振網(wǎng)絡(luò)（4)與功率 放大器（20)之間的接口（21)、噪聲放大器⑶與混頻器電路（8、9、44)之間的接口（7A、7B) 及功率放大器（20)與混頻器電路（8、9、44)之間的接口（7A、7B)。所述第二電抗元件包含 電感器（L p)，且所述電抗子元件為經(jīng)選擇性地耦合以形成所述可編程第一電抗元件（C)的 電容器（1、2、4、8…XCv)的陣列。在一個(gè)實(shí)施例中，所述陣列（C)的所述電容器（1、2、4、 8…XCv)是二進(jìn)制加權(quán)的。
[0031] 在一個(gè)實(shí)施例中，所述電容陣列（C)包含用于響應(yīng)于控制電路（25、27、30、33)及 所述振幅感測(cè)電路（42)而將所述陣列（C)的電容器（1、2、4、8…XCv)分別選擇性地耦合 于所述第一諧振電路（3A)的第一端子（7A)與第二端子（7B)之間的第一開關(guān)群組（M6-0、 1、2、3)。
[0032] 在一個(gè)實(shí)施例中，所述第一放大器（3)為包含輸入電路的低噪聲放大器（3)，所述 輸入電路包含可編程第一輸入晶體管陣列（M1A)，所述可編程第一輸入晶體管陣列（M1A) 包含具有分別耦合到所述控制電路（25、27、30、33)的控制電極的第一經(jīng)并聯(lián)連接經(jīng)二進(jìn) 制加權(quán)晶體管（Ml_0、l、2、3)群組以用于調(diào)整所述可編程第一晶體管陣列（M1A)的電導(dǎo)以 改進(jìn)耦合于所述可編程第一晶體管陣列（M1A)的控制電極與RF信號(hào)源（5)之間的第二諧 振電路（4)之間的匹配，且其中所述輸入電路（M1A、M1B)還包含可編程第二輸入晶體管陣 列（M1B)，所述可編程第二輸入晶體管陣列（M1B)包含具有分別耦合到所述控制電路（25、 27、30、33)的控制電極的第二經(jīng)并聯(lián)連接經(jīng)二進(jìn)制加權(quán)晶體管（Ml-0、1、2、3)群組以用 于調(diào)整所述可編程第二晶體管陣列（M1B)的電導(dǎo)以匹配所述可編程第一輸入晶體管陣列 (M1A)的所述電導(dǎo)。
[0033] 在一個(gè)實(shí)施例中，所述控制電路（25、27、30、33)與所述振幅感測(cè)電路（42)協(xié)作以 搜索導(dǎo)致選擇所述第一群組的各種開關(guān)（M6-0、l、2、3)以便將第二諧振電路（4)的諧振頻 率校準(zhǔn)為等于所述所要諧振頻率（fc)的二進(jìn)制輸入晶體管選擇代碼。
[0034] 在一個(gè)實(shí)施例中，所述收發(fā)器包含用于產(chǎn)生所述同相信號(hào)（I)及所述正交相位信 號(hào)（Q)的混頻器電路（8、9、44)，所述第一音調(diào)產(chǎn)生電路（38A)包含雙斬波電路（43)，所述 雙斬波電路（43)包含響應(yīng)于第一斬波信號(hào)而對(duì)校準(zhǔn)電流（1^)進(jìn)行斬波的第 一斬波電路（Μ3Α、Μ3Β)且還包含響應(yīng)于第二斬波信號(hào) C〇s(c〇BBt)而對(duì)所述第一斬波電路 (M3A、M3B)的輸出（12A、12B)進(jìn)行斬波的第二斬波電路（144、148、14(：、140)，其中所述第 二斬波電路（M4A、M4B、M4C、M4D)的輸出注入到低噪聲放大器（3)與所述混頻器電路（8、 9)之間的接口（7A、7B)中。在一個(gè)實(shí)施例中，所述雙斬波電路（43)包含耦合于第一參考 電壓（GND)與第一斬波器晶體管（M3A)及第二斬波器晶體管（M3B)的源極（13)之間的電 流源晶體管（Μ^)，所述雙斬波電路（43)還包含：第三斬波器晶體管（M4A)，其具有耦合到 所述第一斬波器晶體管（Μ3Α)的漏極的源極及耦合到所述第一諧振電路（3Α)的所述第一 端子（7Α)的漏極；第四斬波器晶體管（Μ4Β)，其具有耦合到所述第一斬波器晶體管（Μ3Α) 的所述漏極的源極及耦合到所述第一諧振電路（3Α)的所述第二端子（7Β)的漏極；第五斬 波器晶體管（M4C)，其具有耦合到所述第二斬波器晶體管（Μ3Β)的漏極的源極及耦合到所 述第一諧振電路（3Α)的所述第一端子（7Α)的漏極；及第六斬波器晶體管（M4D)，其具有 耦合到所述第二斬波器晶體管（Μ3Β)的所述漏極的源極及耦合到所述第一諧振電路（3Α) 的所述第二端子（7Β)的漏極，第一斬波信號(hào)耦合到所述混頻器電路（44)的輸 入及所述第二斬波器晶體管（Μ3Β)的柵極，第二斬波信號(hào)_(： 〇8(ωω〇耦合到所述混頻器 電路（44)的另一輸入及所述第二斬波器晶體管（Μ3Β)的柵極，第三斬波信號(hào) C〇s(c〇BBt) 耦合到所述第三斬波器晶體管（M4A)及所述第六斬波器晶體管（M4D)的柵極，且第四斬 波信號(hào)-c〇s(? BBt)耦合到所述第四斬波器晶體管（M4B)及所述第五斬波器晶體管（M4C) 的柵極，其中為所述第一斬波信號(hào)(3 〇8(ω^)的角頻率且ωΒΒ為所述第三斬波信號(hào) COS(C〇BBt)的角頻率。
[0035] -個(gè)實(shí)施例，所述收發(fā)器電路包含用于產(chǎn)生所述同相信號(hào)（I)及所述正交相位信 號(hào)（Q)的混頻器電路（8、9、44)，所述第一音調(diào)產(chǎn)生電路（38B)包含第一雙斬波電路（43)， 所述第一雙斬波電路（43)包含響應(yīng)于第一斬波信號(hào)(308(0^1：)而對(duì)第一校準(zhǔn)電流（Ι αι) 進(jìn)行斬波的第一斬波電路（Μ3Α、Μ3Β)且還包含響應(yīng)于第二斬波信號(hào)C〇s(c〇 BBt)而對(duì)所述第 一斬波電路（M3A、M3B)的輸出進(jìn)行斬波的第二斬波電路（14八^48^4(：^40)，其中所述第 二斬波電路（M4A、M4B、M4C、M4D)的輸出注入到低噪聲放大器（3)與所述混頻器電路（8、9、 44)之間的接口（7A、7B)中，所述第一音調(diào)產(chǎn)生電路（38B)還包含第二雙斬波電路（43A)， 所述第二雙斬波電路（43A)包含響應(yīng)于第一斬波信號(hào)而對(duì)第二校準(zhǔn)電流（1^) 進(jìn)行斬波的第一斬波電路（Μ1Α、Μ1Β)且還包含響應(yīng)于第二斬波信號(hào) C〇s(c〇BBt)而對(duì)所述 第一斬波電路（MIA、M1B)的輸出進(jìn)行斬波的第二斬波電路（M2A、M2B、M2C、M2D)，其中所 述第二斬波電路（M2A、M2B、M2C、M2D)的輸出注入到所述低噪聲放大器（3)與所述混頻器 電路（8、9、44)之間的所述接口（7A、7B)中，其中ω ΒΒ為基帶角頻率且ωω為本機(jī)振蕩器 角頻率。在一個(gè)實(shí)施例中，所述第一雙斬波電路（43)包含稱合于第一參考電壓（GND)與 第一斬波器晶體管（Μ3Α)及第二斬波器晶體管（Μ3Β)的源極（13)之間的第一電流源晶體 管（Mm)，所述第一雙斬波電路（43)還包含：第三斬波器晶體管（M4A)，其具有耦合到所述 第一斬波器晶體管（M3A)的漏極的源極及耦合到所述第一諧振電路（3A)的所述第一端子 (7A)的漏極；第四斬波器晶體管（M4B)，其具有耦合到所述第一斬波器晶體管（M3A)的所 述漏極的源極及耦合到所述第一諧振電路（3A)的所述第二端子（7B)的漏極；第五斬波器 晶體管（M4C)，其具有耦合到所述第二斬波器晶體管（M3B)的漏極的源極及耦合到所述第 一諧振電路（3A)的所述第一端子（7A)的漏極；及第六斬波器晶體管（M4D)，其具有耦合到 所述第二斬波器晶體管（M3B)的所述漏極的源極及耦合到所述第一諧振電路（3A)的所述 第二端子（7B)的漏極，所述第一斬波信號(hào)耦合到所述混頻器電路（44)的輸入 及所述第二斬波器晶體管（Μ3Β)的柵極，第三斬波信號(hào)_(3 〇8(ωω〇耦合到所述混頻器電 路（44)的另一輸入及所述第一斬波器晶體管（Μ3Α)的柵極，第四斬波信號(hào) C〇s(c〇BB2t)耦 合到所述第三斬波器晶體管（M4A)及所述第六斬波器晶體管（M4D)的柵極，且第五斬波信 號(hào)- C〇s(c〇BB2t)耦合到所述第四斬波器晶體管（M4B)及所述第五斬波器晶體管（M4C)的柵 極，且其中所述第二雙斬波電路（43A)包含耦合于所述第一參考電壓（GND)與第七斬波器 晶體管（M1A)及第八斬波器晶體管（M1B)的源極（13A)之間的第二電流源晶體管（M cau)， 所述第二音調(diào)注入器電路（43A)還包含：第九斬波器晶體管（M2A)，其具有耦合到所述第一 斬波器晶體管（M1A)的漏極的源極及耦合到所述第一諧振電路（3A)的所述第一端子（7A) 的漏極；第十?dāng)夭ㄆ骶w管（M2B)，其具有耦合到所述第一斬波器晶體管（M1A)的所述漏極 的源極及耦合到所述第一諧振電路（3A)的所述第二端子（7B)的漏極；第十一斬波器晶體 管（M2C)，其具有耦合到所述第二斬波器晶體管（M1B)的漏極的源極及耦合到所述第一諧 振電路（3A)的所述第一端子（7A)的漏極；及第十二斬波器晶體管（M2D)，其具有耦合到所 述第二斬波器晶體管（M1B)的所述漏極的源極及耦合到所述第一諧振電路（3A)的所述第 二端子（7B)的漏極，所述第一斬波信號(hào)cos 還耦合到所述第八斬波器晶體管（M1B) 的柵極，所述第二斬波信號(hào)-cos 還耦合到所述第七斬波器晶體管（Μ1Α)的柵極，第 六斬波信號(hào)c〇s(c〇BB1t)耦合到所述第九斬波器晶體管（Μ2Α)及所述第十二斬波器晶體管 (M2D)的柵極，且第七斬波信號(hào)-C〇s(c〇BB1t)耦合到所述第十?dāng)夭ㄆ骶w管（M2B)及所述第 i 斬波器晶體管（M2C)的柵極，其中ωΒΒ1?(ωΒΒ2-ω ΒΒ1)，其中ωω為所述第一斬波信號(hào) (3〇8(ωω?)的角頻率，ωΒΒ1為所述第六斬波信號(hào)cos(c〇 BB1t)的角頻率，且ωΒΒ2為第四斬波 信號(hào)C〇S(c〇BB2t)的角頻率。
[0036] 在一個(gè)實(shí)施例中，所述第一音調(diào)產(chǎn)生電路（38B)操作以校準(zhǔn)所述收發(fā)器電路中的 互調(diào)制。
[0037] 在一個(gè)實(shí)施例中，所述收發(fā)器電路包含具有耦合到所述第一諧振電路（3A)的所 述第一端子（7A)及所述第二端子（7B)的輸入的功率放大器（20)且還包含用于產(chǎn)生所 述同相信號(hào)（I)及所述正交相位信號(hào)（Q)的混頻器電路（8、9、44)，所述第一音調(diào)產(chǎn)生電 路（38C)包含第一雙斬波電路（43)，所述第一雙斬波電路（43)包含響應(yīng)于第一斬波信號(hào) sin(c〇BBt)而對(duì)校準(zhǔn)電流（1^)進(jìn)行斬波的第一斬波電路（M3A、M3B)且還包含響應(yīng)于第二 斬波信號(hào)sin而對(duì)所述第一斬波電路（M3A、M3B)的輸出進(jìn)行斬波的第二斬波電路 (M4A、M4B、M4C、M4D)，其中所述第二斬波電路（M4A、M4B、M4C、M4D)的輸出注入到功率放大 器（20)與混頻器電路（8、9、44)之間的接口（7A、7B)中，所述第一音調(diào)產(chǎn)生電路（38C)還包 含第二雙斬波電路（43A)，所述第二雙斬波電路（43A)包含響應(yīng)于第三斬波信號(hào) C〇s(c〇BBt) 而對(duì)第二校準(zhǔn)電流（Im)進(jìn)行斬波的第一斬波電路（MIA、M1B)且還包含響應(yīng)于第四斬波 信號(hào)〇〇8(ωω?)而對(duì)所述第一斬波電路（M1A、M1B)的輸出進(jìn)行斬波的第二斬波電路（M2A、 M2B、M2C、M2D)，其中所述第二斬波電路（M2A、M2B、M2C、M2D)的輸出注入到所述功率放大 器（20)與所述混頻器電路（8、9、44)之間的所述接口（7A、7B)中，其中ω ΒΒ為基帶角頻率 且ωω為本機(jī)振蕩器角頻率。在一個(gè)實(shí)施例中，所述第一雙斬波（43)包含稱合于第一參 考電壓（GND)與第一斬波器晶體管（Μ3Α)及第二斬波器晶體管（Μ3Β)的源極（13)之間的 第一電流源晶體管（U，所述第一雙斬波電路（43)還包含：第三斬波器晶體管（Μ4Α)，其 具有耦合到所述第一斬波器晶體管（Μ3Α)的漏極的源極及耦合到所述第一諧振電路（3Α) 的所述第一端子（7Α)的漏極；第四斬波器晶體管（Μ4Β)，其具有耦合到所述第一斬波器晶 體管（Μ3Α)的所述漏極的源極及耦合到所述第一諧振電路（3Α)的所述第二端子（7Β)的 漏極；第五斬波器晶體管（M4C)，其具有耦合到所述第二斬波器晶體管（Μ3Β)的漏極的源 極及耦合到所述第一諧振電路（3Α)的所述第一端子（7Α)的漏極；及第六斬波器晶體管 (M4D)，其具有耦合到所述第二斬波器晶體管（Μ3Β)的所述漏極的源極及耦合到所述第一 諧振電路（3Α)的所述第二端子（7Β)的漏極，所述第四斬波信號(hào)耦合到所述混 頻器電路（44)的輸入，所述第一斬波信號(hào)sin(c〇 BBt)施加到所述第二斬波器晶體管（Μ3Β) 的柵極，第五斬波信號(hào)_(3〇8(ωω〇耦合到所述混頻器電路（44)的另一輸入，第六斬波信 號(hào)-sin (c〇BBt)耦合到所述第一斬波器晶體管（Μ3Α)的柵極，所述第二斬波信號(hào)sin 耦合到所述第三斬波器晶體管（Μ4Α)及所述第六斬波器晶體管（M4D)的柵極，且第七斬波 信號(hào)---η(ωω〇耦合到所述第四斬波器晶體管（Μ4Β)及所述第五斬波器晶體管（M4C)的 柵極，且其中所述第二雙斬波電路（43Α)包含耦合于所述第一參考電壓（GND)與第七斬波 器晶體管（Μ1Α)及第八斬波器晶體管（Μ1Β)的源極（13Α)之間的第二電流源晶體管 所述第二音調(diào)注入器電路（43A)還包含：第九斬波器晶體管（M2A)，其具有耦合到所述第一 斬波器晶體管（M1A)的漏極的源極及耦合到所述第一諧振電路（3A)的所述第一端子（7A) 的漏極；第十?dāng)夭ㄆ骶w管（M2B)，其具有耦合到所述第一斬波器晶體管（M1A)的所述漏極 的源極及耦合到所述第一諧振電路（3A)的所述第二端子（7B)的漏極；第十一斬波器晶體 管（M2C)，其具有耦合到所述第二斬波器晶體管（M1B)的漏極的源極及耦合到所述第一諧 振電路（3A)的所述第一端子（7A)的漏極；及第十二斬波器晶體管（M2D)，其具有耦合到所 述第二斬波器晶體管（M1B)的所述漏極的源極及耦合到所述第一諧振電路（3A)的所述第 二端子（7B)的漏極，所述第三斬波信號(hào) C〇s(c〇BBt)還耦合到所述第八斬波器晶體管（M1B) 的柵極，第八斬波信號(hào)-cos(? BBt)還耦合到所述第七斬波器晶體管（M1A)的柵極，所述第 四斬波信號(hào)耦合到所述第九斬波器晶體管（M2A)及所述第十二斬波器晶體管 (M2D)的柵極，且第九斬波信號(hào)-cos 耦合到所述第十?dāng)夭ㄆ骶w管（Μ2Β)及所述第 十一斬波器晶體管（M2C)的柵極。
[0038] 在一個(gè)實(shí)施例中，本發(fā)明提供一種用于減小包含同相信號(hào)（I)及正交相位信號(hào) (Q)的集成電路收發(fā)器電路（2)的功率消耗且改進(jìn)其動(dòng)態(tài)范圍的方法，所述方法包含提供 耦合到第一放大器（3、20)與介接電路（4、8、9、44)之間的窄帶接口（6、7Α、7Β、21)的第一 諧振電路（3Α)，所述第一諧振電路（3Α)包含共同確定所述第一諧振電路（3Α)的諧振頻率 的可編程第一電抗元件（C)及第二電抗元件（L);將在一頻率范圍內(nèi)的音調(diào)注入到所述第 一諧振器電路（3Α)中且感測(cè)所述同相信號(hào)（I)及所述正交相位信號(hào)（Q)中的一者的最大 振幅及所述正交相位信號(hào)（Q)的最小振幅或反之亦然；及響應(yīng)于所述振幅感測(cè)的結(jié)果而調(diào) 整所述可編程第一電抗元件（C)的電容以便將所述第一諧振電路（3A)的所述諧振頻率從 錯(cuò)誤值移位到所要諧振頻率（fc)。
[0039] 在一個(gè)實(shí)施例中，所述方法包含提供所述窄帶接口（6、7A、7B、21)作為包含以下 各項(xiàng)的群組中的一者：阻抗匹配諧振網(wǎng)絡(luò)（4)與低噪聲放大器（3)之間的接口（6)、所述匹 配諧振網(wǎng)絡(luò)（4)與功率放大器（20)之間的接口（21)、低噪聲放大器（3)與混頻器電路（8、 9、44)之間的接口（7A、7B)及功率放大器（20)與混頻器電路（8、9、44)之間的接口（7A、 7B)。
[0040] 在一個(gè)實(shí)施例中，所述第一放大器（3)為包含輸入電路的低噪聲放大器（3)，所述 輸入電路包含可編程輸入晶體管陣列（M1A)，所述可編程輸入晶體管陣列（M1A)包含經(jīng)并 聯(lián)連接經(jīng)二進(jìn)制加權(quán)晶體管（Ml-0、1、2、3)的群組，所述方法包含控制所述可編程輸入晶 體管陣列（M1A)的晶體管以調(diào)整所述可編程晶體管陣列（M1A)的電導(dǎo)來改進(jìn)耦合于所述可 編程晶體管陣列（M1A)的控制電極（6)與RF信號(hào)源（5)之間的第二諧振電路（4)之間的 阻抗匹配。
[0041] 在一個(gè)實(shí)施例中，所述方法包含操作控制電路（25、27、30、33)及振幅感測(cè)電路
[42] 以搜索選擇代碼，以用于調(diào)整所述可編程第一電抗元件（C)的所述電容及所述可編程 第一晶體管陣列（M1A)的所述電導(dǎo)以便將所述第一諧振電路（3A)的所述諧振頻率及第二 諧振電路（4)的諧振頻率分別校準(zhǔn)為所要諧振頻率。
[0042] 在一個(gè)實(shí)施例中，所述方法包含操作混頻器電路（8、9、44)以產(chǎn)生所述同相信號(hào) (I)及所述正交相位信號(hào)（Q)及操作雙斬波電路（43)，所述雙斬波電路（43)包含響應(yīng)于第 一斬波信號(hào)〇〇8(ω ω?：)而對(duì)校準(zhǔn)電流（Ιαι)進(jìn)行斬波的第一斬波電路（M3A、M3B)且還包含 響應(yīng)于第二斬波信號(hào)c 〇s(c〇BBt)而對(duì)所述第一斬波電路（M3A、M3B)的輸出（12A、12B)進(jìn)行 斬波的第二斬波電路（M4A、M4B、M4C、M4D)，所述方法包含將所述第二斬波電路（M4A、M4B、 M4C、M4D)的輸出信號(hào)注入到所述窄帶接口（7A、7B)中。
[0043] 在一個(gè)實(shí)施例中，所述方法提供一種用于減小包含同相信號(hào)通道（I)及正交相位 信號(hào)通道（Q)的集成電路收發(fā)器電路（2)的功率消耗且改進(jìn)其動(dòng)態(tài)范圍的系統(tǒng)，所述系統(tǒng) 包含耦合到第一放大器（3、20)與介接電路（4、8、9、44)之間的窄帶接口（6、7A、7B、21)的 第一諧振電路（3A)，所述第一諧振電路（3A)包含共同確定所述第一諧振電路（3A)的諧振 頻率的可編程第一電抗元件（C)及第二電抗元件（L);用于將在一頻率范圍內(nèi)的音調(diào)注入 到所述第一諧振器電路（3A)中的構(gòu)件（38、39)及用于同時(shí)感測(cè)所述同相信號(hào)（I)及所述 正交相位信號(hào)（Q)中的一者的最大振幅及所述正交相位信號(hào)（Q)的最小振幅或反之亦然的 構(gòu)件（42);及用于響應(yīng)于所述振幅感測(cè)的結(jié)果而調(diào)整所述可編程第一電抗元件（C)的所述 電容以便將所述第一諧振電路（3A)的所述諧振頻率從錯(cuò)誤值移位到所要諧振頻率（fc)的 構(gòu)件（30)。

【專利附圖】

【附圖說明】
[0044] 圖1是常規(guī)RF收發(fā)器的框圖。
[0045] 圖2是根據(jù)本發(fā)明的低功率、高動(dòng)態(tài)范圍集成電路RF收發(fā)器的框圖。
[0046] 圖3是圖解說明圖2中的包含LC振蕩電路且使用芯片上可編程電容器陣列以及 可調(diào)諧輸入晶體管陣列及尾電流源的LNA(低噪聲放大器）3的輸入處的音調(diào)注入的示意 圖。
[0047] 圖3A是圖2中的可編程電容器陣列C的示意圖。
[0048] 圖3B是如圖3中所指示的可調(diào)諧LNA輸入晶體管的示意圖。
[0049] 圖3C是指示圖3中的晶體管M1A的天線電纜阻抗與輸入阻抗的匹配的圖形。
[0050] 圖3D是圖3中的LNA的增益對(duì)頻率的圖形。
[0051] 圖4是圖解說明圖2中的低噪聲放大器（LNA)3的輸出處的音調(diào)注入的示意圖。
[0052] 圖5圖解說明圖2中的低噪聲放大器（LNA) 3的輸入及輸出兩者處的音調(diào)注入的 框圖。
[0053] 圖6A到6C構(gòu)成圖解說明圖2中的RF收發(fā)器的自校準(zhǔn)中所涉及的各種步驟的流 程圖。
[0054] 圖7是圖解說明針對(duì)互調(diào)制校準(zhǔn)使用雙斬波的雙音調(diào)注入的示意圖。
[0055] 圖8是圖解說明用于發(fā)射器振蕩電路校準(zhǔn)的音調(diào)注入的示意圖。

【具體實(shí)施方式】
[0056] 集成電路RF收發(fā)器中的內(nèi)置自測(cè)試電路及方法組合以自動(dòng)補(bǔ)償在最壞情形（但 不必被精確知曉）值內(nèi)的集成電路制造工藝變化并且還補(bǔ)償芯片溫度變化以便維持收發(fā) 器中的振蕩電路的高Q(質(zhì)量）因數(shù)、實(shí)質(zhì)上減小功率消耗且改進(jìn)動(dòng)態(tài)范圍并調(diào)諧收發(fā)器的 準(zhǔn)確性。
[0057] 圖2圖解說明包含集成電路RF收發(fā)器芯片101及連接到部天線5的外部阻抗匹配 網(wǎng)絡(luò)4的低功率、高動(dòng)態(tài)范圍RF收發(fā)器系統(tǒng)100。圖2中的收發(fā)器芯片101包含通過阻抗 匹配網(wǎng)絡(luò)4耦合到天線5的典型低功率RF前端電路2。調(diào)制解調(diào)器14借助于Λ 2ADC(模 /數(shù)轉(zhuǎn)換器）24Q耦合到收發(fā)器前端電路2的"正交相位通道"或"Q信號(hào)"通道且還借助于 另一 Λ SADC24I耦合到收發(fā)器前端電路2的相關(guān)聯(lián)"同相通道"或"I信號(hào)"通道。功率管 理電路22提供收發(fā)器前端電路2中所需的準(zhǔn)確DC電壓及DC電流。在圖2中，阻抗匹配網(wǎng) 絡(luò)4為天線5與發(fā)射器功率放大器20B之間的接口且還為天線5與接收器LNA3之間的接 口。阻抗匹配網(wǎng)絡(luò)4為經(jīng)設(shè)計(jì)以在廉價(jià)、低成本RF收發(fā)器操作中使天線阻抗與LNA3的輸 入阻抗匹配的幾乎無損耗、無源變換裝置。在收發(fā)器芯片101的接收（RX)模式中，阻抗匹 配網(wǎng)絡(luò)4使天線阻抗同時(shí)與LNA3的接通或"加電"阻抗及功率放大器20B的關(guān)斷或"節(jié)電" 阻抗匹配。在收發(fā)器芯片101的發(fā)射（TX)模式中，阻抗匹配網(wǎng)絡(luò)4使天線阻抗同時(shí)與LNA3 的關(guān)斷或"節(jié)電"阻抗及功率放大器20B的接通或"加電"阻抗匹配。
[0058] 基于硅的本質(zhì)帶隙電壓從圖2的功率管理電路22產(chǎn)生精確電壓及電流。晶體振 蕩頻率被非常準(zhǔn)確地知曉，因?yàn)槠溆删w材料的特性確定。本文中所描述的自測(cè)試與自校 準(zhǔn)系統(tǒng)依賴于這些材料參數(shù)的準(zhǔn)確性。
[0059] 如在現(xiàn)有技術(shù)圖1中，前端RF收發(fā)器電路2包含使其輸入通過導(dǎo)體6耦合到阻 抗匹配網(wǎng)絡(luò)4且使第一輸出通過導(dǎo)體7A耦合到混頻器8及9中的每一者的第一輸入的 LNA(低噪聲放大器）3。（如隨后描述的圖3中所展示，LNA3包含可編程諧振器或振蕩電 路3A作為負(fù)載電路。）LNA3的第二輸出通過導(dǎo)體7B連接到混頻器8及9中的每一者的第 二輸入。如隨后描述的圖3中所展示，LNA3的兩個(gè)輸出7A及7B均通過芯片上電感器或芯 片外電感器耦合到電源供應(yīng)器以改進(jìn)動(dòng)態(tài)范圍?；祛l器8及9中的每一者的第三輸入由總 線或?qū)w171連接以接收由數(shù)字頻率合成器16產(chǎn)生的模擬同相信號(hào)I，且混頻器8及9中 的每一者的第四輸入由總線17Q連接以接收由頻率合成器16產(chǎn)生的模擬正交相位Q信號(hào)。 由混頻器8產(chǎn)生的差分輸出作為輸入提供到低通濾波器101，低通濾波器101的輸出耦合到 Σ Λ ADC24I的差分輸入，且由混頻器9產(chǎn)生的差分輸出作為輸入提供到低通濾波器10Q，低 通濾波器10Q的輸出耦合到Λ 2ADC24Q的差分輸入。
[0060] 調(diào)制解調(diào)器14的輸出通過數(shù)字總線15連接到頻率合成器16的輸入。頻率合成 器16的模擬輸出通過導(dǎo)體18連接到可調(diào)整增益前置功率放大器PPA20A的輸入，可調(diào)整增 益PPA20A的輸出連接到常規(guī)功率放大器（PA) 20B的輸入。功率放大器20B的輸出通過導(dǎo) 體21連接到諧振阻抗匹配網(wǎng)絡(luò)4的輸入。
[0061] 收發(fā)器芯片101包含發(fā)射器前端中的功率放大器接口及接收器前端中的LNA/混 頻器接口。在經(jīng)相位/頻率調(diào)制發(fā)射器的情形中，在頻率合成器中實(shí)現(xiàn)發(fā)射調(diào)制，而在經(jīng)振 幅調(diào)制發(fā)射器的情形中，可使用混頻器/PA接口。如圖2中所圖解說明，LNA/匹配網(wǎng)絡(luò)接 口及PA/匹配網(wǎng)絡(luò)接口表示串行L/C諧振，且LNA/混頻器接口及混頻器/PA接口（在經(jīng)振 幅調(diào)制發(fā)射器的情形中）表示并聯(lián)L/C諧振。
[0062] RF收發(fā)器芯片101還包含用于在LNA導(dǎo)體6處自動(dòng)自校準(zhǔn)LC振蕩電路3A (圖3) 及阻抗匹配網(wǎng)絡(luò)4且還用于在LNA/混頻器接口節(jié)點(diǎn)7A處自動(dòng)自校準(zhǔn)LNA3的內(nèi)部諧振負(fù) 載電路或振蕩電路3A中的LC振蕩電路的電路。
[0063] 調(diào)制解調(diào)器14通常（但不必）包含框31中所包含的電路，包含控制邏輯25、電容 器代碼寄存器27、PLL (鎖相環(huán)路）電路33、PLL頻率掃描控制與電容器代碼解碼電路30、 多音調(diào)產(chǎn)生注入電路38、單音調(diào)產(chǎn)生/注入電路39以及I及Q通道振幅感測(cè)電路42。然 而，為了清晰，在框14外部（S卩，在框31中）圖解說明調(diào)制解調(diào)器14的各種功能。信號(hào)振 幅感測(cè)功能性可稱為接收信號(hào)強(qiáng)度指示器（RSSI)。
[0064] 在圖2中，窄帶LNA/PA接口可經(jīng)由LNA輸入導(dǎo)體6接入，且LNA/混頻器接口可經(jīng) 由LNA輸出導(dǎo)體7A (及/或輸出導(dǎo)體7B)接入。PLL頻率掃描控制電路30產(chǎn)生所要RF頻 率。電容器陣列數(shù)字選擇代碼或字X〇、Xl、X2、X3由調(diào)制解調(diào)器14根據(jù)對(duì)通過接收器下變 頻獲得的對(duì)應(yīng)于LNA/混頻器接口 7Α及/或7Β處的經(jīng)注入音調(diào)的振幅信息的響應(yīng)而控制。 針對(duì)寬帶頻率覆蓋范圍，針對(duì)頻帶的高側(cè)及頻帶的低側(cè)兩者執(zhí)行此操作。類似地，晶體管陣 列選擇字或代碼由調(diào)制解調(diào)器14根據(jù)對(duì)通過接收器下變頻獲得的對(duì)應(yīng)于LNA/匹配網(wǎng)絡(luò)接 口 6處的經(jīng)注入音調(diào)的振幅的響應(yīng)而控制。
[0065] 包含LNA輸出7Α、混頻器/乘法器8、低通濾波器10I、ADC24I、調(diào)制解調(diào)器14及頻 率合成器16的信號(hào)產(chǎn)生鏈及包含LNA輸出7B、混頻器/乘法器9、低通濾波器10Q、ADC24Q、 調(diào)制解調(diào)器14及頻率合成器16的另一信號(hào)產(chǎn)生鏈提供操作混頻器8及9所需的高頻率、 頻譜純時(shí)鐘信號(hào)波形的多個(gè)相位以便將信號(hào)從低頻域上變頻到高頻域及/或?qū)⑿盘?hào)從高 頻域下變頻到低頻域。所述時(shí)鐘信號(hào)波形被鎖相為外部參考晶體振蕩器（未展示）的作為 輸入施加到PLL電路33的輸出信號(hào)L0。
[0066] 由于同相信號(hào)I與正交相位信號(hào)Q異相90度，因此，在諧振下，由接收I及Q信號(hào) 的LC振蕩電路或諧振器的阻抗引起的相移為零。由于正交相位信號(hào)I及Q的下變頻，其中 的一者具有最大輸出振幅，同時(shí)另一者具有空值或最小振幅。收發(fā)器前端電路2本質(zhì)上為 窄帶且在很大程度上取決于上文所提及的集成電路的性能。
[0067] 集成振蕩電路或諧振器的電感非常取決于其電感器幾何結(jié)構(gòu)，且諧振器電路的電 容非常取決于現(xiàn)代集成電路硅技術(shù)的工藝"角"（即，溫度及集成電路工藝參數(shù)的所規(guī)定最 大及最小值）特性，且電感器質(zhì)量因數(shù)Q非常取決于芯片溫度。如先前所提及，常規(guī)諧振器 電路的諧振頻率實(shí)質(zhì)上隨集成電路制造工藝參數(shù)變化而變化，且在諧振下的信號(hào)擺幅實(shí)質(zhì) 上隨芯片溫度的變化而變化。
[0068] 為了減小RF收發(fā)器前端電路2的電流消耗，兩個(gè)上文所提及的窄帶接口（ S卩，導(dǎo) 體6以及7A及/或7B)處的諧振器各自必須具有高Q因數(shù)。高Q因數(shù)諧振器電路對(duì)低功 率收發(fā)器系統(tǒng)至關(guān)重要，且高Q因數(shù)諧振器電路還對(duì)改進(jìn)收發(fā)器的每單位電流消耗的動(dòng)態(tài) 范圍至關(guān)重要。無線RF系統(tǒng)通常本質(zhì)上為窄帶，但在特定情形中，其可在其中個(gè)別信號(hào)通 道可在本質(zhì)上為非常窄帶的寬頻率范圍內(nèi)操作。振蕩電路的高Q因數(shù)產(chǎn)生對(duì)不需要的擾亂 (例如對(duì)無線電系統(tǒng)的干擾）的濾波，且改進(jìn)RF前端電路2的RF接收器部件的敏感性并且 還改進(jìn)RF前端電路2的發(fā)射器部件中的功率放大器的效率。窄帶電路的Q因數(shù)由反向電 抗（通常為電感及電容電抗）的分量組成。通常利用線性電容器陣列來修整LC諧振器的 電容分量以便補(bǔ)償諧振頻率的集成電路制造工藝變化。
[0069] 在本發(fā)明的所描述實(shí)施例中，功率管理模塊22可產(chǎn)生RF收發(fā)器芯片101的各種 電路塊所需的精確電壓及電流以完成自測(cè)試及校準(zhǔn)。頻率合成器16提供用于產(chǎn)生同相信 號(hào)I及正交相位信號(hào)Q的準(zhǔn)確系統(tǒng)時(shí)鐘信號(hào)?；祛l器8及9執(zhí)行模擬乘法且可經(jīng)配置以便 提供接收器的頻率下變頻及發(fā)射器的頻率上變頻兩者。
[0070] 在RF前端電路2的發(fā)射器路徑中，通常已知經(jīng)發(fā)射信息的頻率，因?yàn)槠涫窃谛酒?上產(chǎn)生的，而在接收器路徑中，存在必須從其提取所要頻率的信號(hào)的寬范圍的傳入信息及 相關(guān)聯(lián)頻率。RF前端電路2的接收器部件選擇所要帶且接著使所要信號(hào)通過并拒絕在所要 帶外部的所有其它信號(hào)。通常，所接收RF信號(hào)的電平取決于其與發(fā)射器的距離且可介于從 數(shù)微伏到若干毫伏的范圍內(nèi)，且使用多個(gè)級(jí)來處理以逐漸放大弱信號(hào)并同時(shí)拒絕不需要的 信號(hào)。所接收信號(hào)提取功能為常規(guī)的且可通過在頻率合成器16的常規(guī)實(shí)施方案中使用各 種常規(guī)狀態(tài)機(jī)、邏輯電路等提供的數(shù)字信號(hào)處理完成。
[0071] 頻率合成器16還執(zhí)行收發(fā)器芯片101的基礎(chǔ)載波頻率產(chǎn)生。在收發(fā)器芯片101 的發(fā)射器區(qū)段中，調(diào)制解調(diào)器14形成待發(fā)射的各種數(shù)據(jù)包因此其符合適合標(biāo)準(zhǔn)（例如藍(lán)牙 低能量標(biāo)準(zhǔn)或IEEE802. 15. 4標(biāo)準(zhǔn)）。調(diào)制解調(diào)器14還提供收發(fā)器芯片101的接收區(qū)段的 基礎(chǔ)功能性，從而接收原始數(shù)據(jù)并對(duì)其進(jìn)行解調(diào)制。調(diào)制解調(diào)器14的前端將原始數(shù)據(jù)轉(zhuǎn)換 為適合格式、符號(hào)等等。調(diào)制解調(diào)器14的輸出向模擬接口呈現(xiàn)數(shù)字信號(hào)以配置與振幅及/ 或頻率（其在此情形中包含頻率合成器16)相關(guān)的各種參數(shù)，但在另一情形中，調(diào)制解調(diào)器 14可能呈現(xiàn)通過數(shù)/模轉(zhuǎn)換處理的數(shù)字信號(hào)，且接著向配置為頻率上變頻器的混頻器提供 模擬重建濾波器以產(chǎn)生RF信號(hào)。
[0072] 參考圖3,電路40包含芯片上LNA3及芯片外阻抗匹配網(wǎng)絡(luò)4的示意圖。LNA3包 含芯片上LC振蕩電路3A，芯片上LC振蕩電路3A包含電感器L s及電容器CP。LNA3包含耦 合于接地與導(dǎo)體13之間的N溝道尾電流晶體管。晶體管Μα的柵極來自由功率管理電 路22控制的電流鏡。導(dǎo)體13連接到尾電流晶體管I的漏極以及"可編程" N溝道輸入晶 體管M1A及M1B的源極。輸入晶體管M1A的柵極連接到電感器Ls的一個(gè)端子。電感器1^ 的另一端子連接到天線5及電容器CP的一個(gè)端子，電容器CP的另一端子連接到接地。
[0073] 輸入晶體管M1A的漏極通過導(dǎo)體12A連接到N溝道柵-陰晶體管M2A的源極，N 溝道柵-陰晶體管M2A的柵極連接到VDD。類似地，輸入晶體管M1B的漏極通過導(dǎo)體12B連 接到N溝道柵-陰晶體管M2B的源極，N溝道柵-陰晶體管M2B的柵極連接到V DD。柵-陰 晶體管M2A的漏極通過接口導(dǎo)體7A連接到LC振蕩電路3A。振蕩電路或諧振器3A包含耦 合于導(dǎo)體7A與V DD之間的第-電感器Lp及稱合于導(dǎo)體7B與VDD之間的第二電感器Lp。在 完全差分實(shí)施方案的情形中，單個(gè)差分電感器（即，耦合于載運(yùn)差分信號(hào)的兩個(gè)導(dǎo)體之間 的電感器）可連接于兩個(gè)漏極端子7A與7B之間，其中中間點(diǎn)連接到V DD。先前所提及的可 編程電容器陣列C(電容C的可編程電容器陣列C)耦合于LNA輸出導(dǎo)體7A與7B之間。如 圖3A中所展示，可編程電容器陣列C包含耦合于LNA輸出導(dǎo)體7A與分別具有溝道寬度Wv、 2Wv、4Wv及8Wv的多個(gè)經(jīng)二進(jìn)制加權(quán)N溝道開關(guān)晶體管Μ6-0、Μ6-1、Μ6-2及M6-3的漏極之 間的電容Cv、2Cv、4Cv及8Cv的多個(gè)經(jīng)二進(jìn)制加權(quán)電容器?？删幊屉娙萜麝嚵蠧還包含分 別耦合于LNA輸出導(dǎo)體7B與經(jīng)二進(jìn)制加權(quán)N溝道開關(guān)晶體管Wv、2W V、4WV、8Wv等的源極之 間的多個(gè)經(jīng)二進(jìn)制加權(quán)電容器Cv、2Cv、4Cv、8Cv等。開關(guān)晶體管M6-0、M6-1、M6-2及M6-3 的柵極耦合到由調(diào)制解調(diào)器14根據(jù)對(duì)分別經(jīng)由選擇導(dǎo)體X0、XI、X2及X3 (參見圖2)通過 接收器下變頻獲得的對(duì)應(yīng)于LNA/混頻器接口節(jié)點(diǎn)7A處的經(jīng)注入音調(diào)的振幅的響應(yīng)產(chǎn)生的 選擇信號(hào)。
[0074] 在圖3中，存在兩個(gè)不同諧振匹配電路，一個(gè)由晶體管M1A及芯片外匹配網(wǎng)絡(luò)諧振 器4形成，且一個(gè)由晶體管M2A及芯片上諧振器3A形成。修整或調(diào)整振蕩電路3A的電容C 不涉及僅用于調(diào)整導(dǎo)體6與芯片外匹配網(wǎng)絡(luò)4上的輸入接口匹配的"可編程"晶體管M1A。 兩個(gè)諧振與接口為分離的。
[0075] 如圖3B中所展示，可編程或可修整輸入晶體管M1A及M1B中的每一者包含分別 為溝道寬度Ws、2Ws、4Ws及8Ws的4個(gè)經(jīng)并聯(lián)連接經(jīng)二進(jìn)制加權(quán)N溝道晶體管M1-0、M1-1、 M1-2及M1-3以及耦合于導(dǎo)體13與導(dǎo)體12A或?qū)w12B中的任一者之間的具有溝道寬度 Wf的另一 N溝道晶體管M8。晶體管Μ1-0、Μ1-1、Μ1-2及M1-3的柵極耦合到由調(diào)制解調(diào)器 14根據(jù)對(duì)分別經(jīng)由選擇導(dǎo)體X0、X1、X2及X3通過接收器下變頻獲得的對(duì)應(yīng)于LNA/匹配網(wǎng) 絡(luò)接口處的經(jīng)注入音調(diào)的振幅信息的響應(yīng)產(chǎn)生的選擇信號(hào)，如先前所提及?；蛘?，在圖3B 中，可稱為Cs、2CS、4CS、8Cs等的經(jīng)二進(jìn)制加權(quán)電容器可耦合于導(dǎo)體6與和固定寬度晶體管 M1A并聯(lián)的接地端子之間以完成輸入匹配網(wǎng)絡(luò)的串聯(lián)諧振L/C電路的頻率調(diào)諧。
[0076] 在圖3的實(shí)例中，LC振蕩電路3A包含連接于兩個(gè)電感器Lp之間的上文所提及的 經(jīng)二進(jìn)制加權(quán)可編程芯片上電容器陣列C。無論圖3中的振蕩電路電感器及電容器結(jié)構(gòu)是 用于串聯(lián)配置還是并聯(lián)配置中，振蕩電路3A的諧振均在由電感與電容的乘積的倒數(shù)的平 方根確定的良好界定的中心頻率fc下發(fā)生。振蕩電路3A在其諧振頻率fc下的阻抗不引 入相位延遲，且振蕩電路3A取決于其是串聯(lián)LC諧振器還是并聯(lián)LC諧振器而具有電壓增益 或電流增益。諧振器3A的諧振頻率fc實(shí)質(zhì)上由于集成電路制造工藝變化而變化，且在諧 振下阻抗實(shí)質(zhì)上相對(duì)于特定工藝角下的溫度而變化。（應(yīng)了解，集成電路芯片101可由各種 半導(dǎo)體代工廠制造，且特定工藝參數(shù)值及特定范圍的變化針對(duì)各種代工廠不同。術(shù)語"工藝 角"指跨越所有代工廠針對(duì)特定技術(shù)可存在的最高變化量。工藝角可解釋為工藝參數(shù)變化 的現(xiàn)實(shí)界限。）
[0077] 圖2及3中所展示的電路基于無線RF接收器根本上為窄帶接收器且為了接收窄 帶信號(hào)需要最大信號(hào)濾波的事實(shí)。如果可通過增加振蕩電路3A在諧振頻率fc下的阻抗而 使圖3A中的振蕩電路3A的Q因數(shù)（其隨芯片面積及其它參數(shù)而變）充分高，那么可實(shí)現(xiàn)低 功率耗散及低噪聲接收器操作。這是非常有益的，因?yàn)槠涓倪M(jìn)包含于集成電路芯片101 (圖 2)中的信號(hào)處理塊的每單位功率消耗的動(dòng)態(tài)范圍。（動(dòng)態(tài)范圍為由信號(hào)處理塊處理的最高 信號(hào)的量值與由所述塊貢獻(xiàn)的噪聲之間的差；具有高Q因數(shù)的電感器將呈現(xiàn)較低串聯(lián)電阻 且提供低得多的噪聲。）此通過包含以下各項(xiàng)的相對(duì)簡(jiǎn)單自動(dòng)自測(cè)試與自校準(zhǔn)系統(tǒng)實(shí)現(xiàn)： 框31中所展示的控制邏輯25、代碼寄存器27、PLL電路33、PLL頻率掃描控制與電容器代 碼解碼器30、多音調(diào)產(chǎn)生與插入電路38、單音調(diào)產(chǎn)生/插入電路39以及I及Q通道振幅感 測(cè)電路，其全部通常位于與RF前端電路2在相同的收發(fā)器芯片101中的調(diào)制解調(diào)器14內(nèi) 部，如圖2中所展示。
[0078] 在包含功率放大器輸出導(dǎo)體21、LNA輸入導(dǎo)體6及LNA輸出導(dǎo)體7A(還參見圖2) 的可選擇窄帶寬接口節(jié)點(diǎn)處，諧振并聯(lián)或串聯(lián)LC諧振器可使電壓升高或使電流升高。（然 而，諧振器無法提供功率增益，因?yàn)槠錇闊o源電路。）圖2中的音調(diào)注入電路38耦合到圖3 中的LC諧振器3A的接口導(dǎo)體7A以注入一頻率范圍的音調(diào)以實(shí)現(xiàn)LNA3的可編程電容器陣 列Cp到其所要中心頻率fc的自校準(zhǔn)且借此在校準(zhǔn)完成之后提供針對(duì)特定可適用工藝角在 其諧振頻率fc下具有改進(jìn)的Q因數(shù)的芯片上振蕩電路3A。在窄帶系統(tǒng)中，音調(diào)注入電路 38 (圖2)將諧振器3A準(zhǔn)確地校準(zhǔn)為其所要中心頻率以提供集成電路芯片101 (圖2)的最 大動(dòng)態(tài)范圍為合意的。
[0079] 圖3中的柵-陰晶體管M2A及M2B提供輸入導(dǎo)體6與LNA輸出端子7A及7B之間 的充分RF隔離。因此，可獨(dú)立地校準(zhǔn)與這些節(jié)點(diǎn)相關(guān)聯(lián)的窄帶諧振器（在導(dǎo)體6的情形中 的串聯(lián)諧振以及導(dǎo)體7A及7B處的并聯(lián)諧振）。在將芯片外匹配網(wǎng)絡(luò)4 (Ls及Cp)耦合到輸 入晶體管M1A的柵極的第一接口節(jié)點(diǎn)6處，給包含為了最優(yōu)接收器敏感性自動(dòng)編程的LNA3 以及混頻器8及9的芯片上電路提供從由天線電纜5A呈現(xiàn)的50歐姆的阻抗變換。包含 LNA3以及混頻器8及9 (參見圖2)的電路提供電壓轉(zhuǎn)換增益，且輸入晶體管M1A將經(jīng)放大 電壓轉(zhuǎn)換為電流。所述電流流動(dòng)通過導(dǎo)體12A進(jìn)入到柵-陰晶體管M2A (其提供單位電流 增益）的源極中且通過接口導(dǎo)體7A進(jìn)入到并聯(lián)LC諧振振蕩電路3A中。LNA輸入節(jié)點(diǎn)6處 的接口網(wǎng)絡(luò)為串聯(lián)諧振網(wǎng)絡(luò)。輸入晶體管M1A接收柵極電壓且將其轉(zhuǎn)換為流動(dòng)通過柵-陰 晶體管M2A到達(dá)諧振振蕩電路3A(借助于振蕩電路電感L p及振蕩電路電容C在其諧振頻 率下的高阻抗）的電流。LNA輸出節(jié)點(diǎn)7A處的另一接口網(wǎng)絡(luò)為并聯(lián)諧振網(wǎng)絡(luò)且完成電流到 電流轉(zhuǎn)換增益。
[0080] 在自校準(zhǔn)過程期間，PLL電路33操作以致使產(chǎn)生在搜索振蕩電路電容器陣列C以 及LNA輸入晶體管M1A及M1B的最優(yōu)校準(zhǔn)的過程中注入到接口導(dǎo)體6及7A中的一范圍的 音調(diào)頻率。振幅感測(cè)電路42操作以同時(shí)檢測(cè)同相信號(hào)I的所得最大電壓振幅及正交相位 信號(hào)Q的最小電壓振幅，其指示諧振器何時(shí)被準(zhǔn)確地校準(zhǔn)。
[0081] 圖3的電路用于提供用于執(zhí)行連接于LNA3的差分輸出節(jié)點(diǎn)7A與7B之間的振蕩 電路3A的準(zhǔn)確校準(zhǔn)以"調(diào)諧"可編程電容器陣列C以便調(diào)整振蕩電路電容C且因此調(diào)整其 諧振頻率的芯片上機(jī)構(gòu)。圖3C中的圖形表不接收器電路在覽頻率沮圍內(nèi)的輸入回波損耗 且來自由匹配網(wǎng)絡(luò)4以及可調(diào)諧芯片上晶體管Μ1-0、Μ1-1、Μ1-2及Ml-3(圖3B)及/或電 容器Cv、2Cv、4Cv及8Cv (圖3A)產(chǎn)生的在LNA輸入導(dǎo)體6處的串聯(lián)諧振電路。圖3D表示 LNA的總體電壓增益（從輸入天線端口到導(dǎo)體7A及7B上的差分信號(hào)），其中"G"表示在寬 頻率范圍內(nèi)的增益變化的量，其中增益變化由在寬頻率范圍內(nèi)的頻率相依Q因數(shù)引起。
[0082] 在圖3中，LNA3為RF收發(fā)器芯片101的主要前端放大器。圖2中的單音調(diào)注入 電路39類似于隨后所描述的圖4中所展示的內(nèi)容。圖2中的隨后所描述的單音調(diào)電路39 與多音調(diào)注入電路38的操作在兩者均使用斬波機(jī)制來獲得信號(hào)電流域中的其振幅與在隨 后所描述的圖4中由1^表示的DC電流成比例的RF信號(hào)的意義上為類似的。在單音調(diào)注 入的情形中，可消除隨后所描述的圖4中的晶體管M4A、M4B、M4C及M4D且可相對(duì)于主要RF 信號(hào)對(duì)DC信號(hào)進(jìn)行斬波。在雙注入的情形中，給圖4中的晶體管M4A、M4B、M4C及M4D提供 基帶信號(hào)且結(jié)果為頻率混頻。
[0083] 圖4展示包含音調(diào)注入電路43的低功率RF前端接收器38A。接收器（RX)區(qū)段 38A可包含多個(gè)窄帶放大器以實(shí)現(xiàn)寬帶頻率覆蓋范圍?？傮w接收器前端38A使用多個(gè)串聯(lián) 或并聯(lián)諧振來實(shí)現(xiàn)高動(dòng)態(tài)范圍。借助音調(diào)注入電路43的幫助將諧振振蕩電路3A及4 (圖 3)準(zhǔn)確地校準(zhǔn)為其最大可實(shí)現(xiàn)Q因數(shù)。音調(diào)注入電路43經(jīng)由導(dǎo)體7A及7B在由PLL電路 33 (圖2)產(chǎn)生的RF頻率下將RF信號(hào)注入到諧振振蕩電路中。經(jīng)注入RF信號(hào)的振幅與DC 電流成比例。經(jīng)注入RF信號(hào)的音調(diào)在導(dǎo)體7A、7B及6上的RF信號(hào)的最低可能負(fù)載的 情況下施加到芯片上諧振器振蕩電路3A及芯片外匹配網(wǎng)絡(luò)4。
[0084] 音調(diào)產(chǎn)生器電路43可經(jīng)配置以用于單頻率RF信號(hào)、AM調(diào)制的RF信號(hào)或分離開 窄頻率跨度的兩個(gè)RF音調(diào)的和的音調(diào)注入。前述音調(diào)可分別用于：（1)調(diào)諧窄帶諧振以實(shí) 現(xiàn)最大可實(shí)現(xiàn)質(zhì)量因數(shù)Q ;(2)通過使施加到結(jié)構(gòu)的RF及基帶頻率變化而進(jìn)行RF及基帶校 準(zhǔn)；及/或（3)對(duì)RF放大器進(jìn)行雙音調(diào)測(cè)試以獲得互調(diào)制信息。
[0085] 音調(diào)注入電路43可用于多個(gè)位置處的RF收發(fā)器芯片101的發(fā)射器及/或接收器 區(qū)段中且耗費(fèi)非常小的集成電路芯片面積開銷。音調(diào)注入電路43還可經(jīng)配置以用于測(cè)試 其中收發(fā)器電路可經(jīng)配置以用于零與低IF之間的頻率（中間頻率）的可重新配置的收發(fā) 器架構(gòu)。
[0086] 在圖4中，音調(diào)產(chǎn)生電路38A(其可用作圖2中的音調(diào)產(chǎn)生電路38)與LNA3共享 振蕩電路3A(如在圖3中）。LNA3(圖2及3)的輸出通過導(dǎo)體7A及7B連接到振蕩電路 3A、音調(diào)產(chǎn)生電路43及接收混頻器電路44。音調(diào)產(chǎn)生器電路38A還包含信號(hào)斬波音調(diào)產(chǎn)生 電路43、接收器（RX)混頻器44、可調(diào)整增益放大器481及48Q以及低通基帶濾波器501及 50Q。斬波器或音調(diào)注入電路43包含尾電流晶體管以及N溝道斬波晶體管M3A、M3B、 Μ4Α、Μ4Β、M4C及M4D。（在此特定說明中，已使用Ν溝道晶體管，但使用Ρ溝道晶體管的實(shí) 施方案也是可能的。）尾電流源晶體管的源極連接到接地且其漏極通過導(dǎo)體13連接到 RF斬波晶體管Μ3Α及Μ3Β的源極。晶體管中的電流1^為DC電流。斬波形成與1^成 比例的RF電流信號(hào)且由開關(guān)晶體管M3A及M3B及M4A、M4B、M4C及M4D執(zhí)行。晶體管M3A 的柵極接收為由晶體管M3B的柵極接收的基于本機(jī)振蕩器的高頻率信號(hào)cos (ω wt)的相位 的反向相位的基于本機(jī)振蕩器的高頻率信號(hào)-〇〇8(ω^+180° ) ;ωω表示以弧度為單位的 本機(jī)振蕩器角頻率。斬波晶體管Μ3Α的漏極通過導(dǎo)體12Α連接到斬波晶體管Μ4Α及Μ4Β的 源極。輸入晶體管Μ3Β的漏極通過導(dǎo)體12Β連接到斬波晶體管M4C及M4D的源極。
[0087] 應(yīng)理解，取決于特定內(nèi)置自校準(zhǔn)方法，可以不同方式設(shè)計(jì)音調(diào)注入電路。針對(duì)單音 調(diào)產(chǎn)生，僅以高頻率L0(本機(jī)振蕩器）差分相位進(jìn)行斬波為充分的且僅晶體管M3A及M3B為 必要的。針對(duì)其中L0(本機(jī)振蕩器）作為載波器的經(jīng)AM調(diào)制RF信號(hào)產(chǎn)生，晶體管M4A及 M4B與晶體管M3A及M3B為必要的。針對(duì)雙音調(diào)產(chǎn)生，使用L0及低頻率信號(hào)兩者的正交相 位的單邊帶組合為必要的。
[0088] 在圖4的音調(diào)注入電路38A經(jīng)配置以提供經(jīng)AM調(diào)制信號(hào)的情況下，晶體管以 及斬波晶體管M3A、M3B、M4A、M4B、M4C及M4D從由PLL電路33 (圖2)產(chǎn)生的PLL信號(hào)的-個(gè) 相位操作，以便產(chǎn)生注入到諧振器接口節(jié)點(diǎn)7A及7B中的音調(diào)的正弦電流波形。斬波晶體管 M4A及M4D的柵極接收基于低頻率本機(jī)振蕩器的基帶（BB)斬波信號(hào)C〇s(c〇BBt)，且斬波晶 體管M4B及M4C的柵極接收對(duì)應(yīng)低頻率斬波信號(hào)-cos (ω BBt)，低頻率斬波信號(hào)-cos (ω BBt) 也可通過以某一整數(shù)比對(duì)其頻率進(jìn)行下分頻而從芯片上晶體振蕩器取得。斬波晶體管M4A 及M4C的漏極通過接口導(dǎo)體7A連接到圖3A的振蕩電路3A的一個(gè)端子及RX混頻器44的 輸入。斬波晶體管M4B及M4D的漏極通過接口導(dǎo)體7B連接到振蕩電路3A的另一端子及RX 輔助混頻器44的另一輸入。（常規(guī)RF混頻器44以及基帶濾波器501及50Q通常用于大多 數(shù)現(xiàn)代基礎(chǔ)收發(fā)器系統(tǒng)中。）
[0089] 圖4中所展示的結(jié)構(gòu)可校準(zhǔn)L/C振蕩電路以及低頻率基帶信號(hào)兩者。兩種情境為 可能的。首先，在校準(zhǔn)L/C振蕩電路3A時(shí)，特定無線標(biāo)準(zhǔn)從低RF頻率4橫跨到高RF頻率 fH。使基帶頻率ωΒΒ保持固定。將PLL電路33預(yù)編程以產(chǎn)生頻率fH。將電容器陣列編程位 從低電容值掃掠到高電容值以允許觀察分別在雙導(dǎo)體總線171及17Q的一個(gè)通道上的同時(shí) 最大振幅下變頻信號(hào)與另一通道上的最小下變頻信號(hào)）。下變頻音調(diào)將在由ω ΒΒ界定的頻 率下，且由于其為低頻率音調(diào)，因此其量值可由調(diào)制解調(diào)器14使用快速傅里葉變換（FFT) 檢測(cè)。接下來，將PLL電路33重新編程以產(chǎn)生載波頻率4。隨后，將電容器陣列編程位代 碼或字從低電容值掃掠到高電容值以觀察同時(shí)最大振幅與最小振幅信號(hào)。以此方式，獲得 將L/C振蕩電路定中心于兩個(gè)極值頻率4及f H附近所需的最優(yōu)電容器陣列位。4與fH之 間的任一頻率將不需要單獨(dú)校準(zhǔn)，因?yàn)榇酥虚g頻率的必要電容器設(shè)定可通過以幾何平均方 式內(nèi)插而獲得。
[0090] 在另一情境中，在基帶濾波器的校準(zhǔn)期間，使本機(jī)振蕩器頻率保持固定，其中在上 文所描述的第一情境下獲得適當(dāng)電容器陣列設(shè)定以確保L/C振蕩電路諧振定中心于所要 RF頻率下，且掃掠 ωΒΒ以獲得基帶濾波器帶寬（或RC時(shí)間常數(shù)）。在將L/C振蕩電路諧振 頻率定中心之后，注入低頻率帶內(nèi)音調(diào)ω ΒΒ1。此音調(diào)的振幅比濾波器的3dB帶寬低得多，且 存儲(chǔ)在頻率ωΒΒ1下的對(duì)應(yīng)下變頻信號(hào)振幅。接下來，注入在等于濾波器的所要截止頻率的 頻率ω ΒΒ2下的音調(diào)，且掃掠基帶濾波器501及50Q(其兩者使用同一電容器結(jié)構(gòu)及同一數(shù) 目的修整位）中的電容器陣列位代碼或字的值直到調(diào)制解調(diào)器14處的頻率ω ΒΒ2的新下變 頻音調(diào)的振幅比在ωΒΒ1的情形中獲得的振幅低3dB為止。
[0091] RX混頻器44接收兩個(gè)高頻率信號(hào)cos 及-COS 作為輸入且產(chǎn)生導(dǎo) 體461之間的差分同相通道信號(hào)Γ及導(dǎo)體46Q之間的差分正交相位通道信號(hào)Q'。借助 于可調(diào)整增益放大器481適當(dāng)?shù)卣{(diào)整同相信號(hào)Γ的振幅且由低通基帶濾波器501對(duì)其進(jìn) 行濾波以產(chǎn)生導(dǎo)體171之間的同相"I信號(hào)"，且借助于可調(diào)整增益放大器48Q適當(dāng)?shù)卣{(diào)整 正交相位信號(hào)V的振幅且由低通基帶濾波器50Q對(duì)其進(jìn)行濾波以產(chǎn)生導(dǎo)體17Q之間的正 交相位"Q信號(hào)"。通過使用調(diào)制解調(diào)器14內(nèi)部的所接收信號(hào)強(qiáng)度指示器（RSSI) 42檢測(cè)所 接收信號(hào)的振幅并對(duì)其進(jìn)行調(diào)整以將適當(dāng)增益控制輸入數(shù)據(jù)提供到濾波器481及48Q而執(zhí) 行增益調(diào)整。從接口導(dǎo)體7A及7B窺視振蕩電路3A的阻抗函數(shù)由Ζτ (ω)表示，Ζτ (ω)的 圖形包含于圖4中。
[0092] 以下方程式（1)及（2)分別提供導(dǎo)體461之間的差分Γ信號(hào)及導(dǎo)體46Q之間的 差分信號(hào)Q'的表達(dá)式：
[0093] 方程式⑴ I' （t) = leal {cos(c〇L。t)cos(c〇BBt)}ZT(c〇L〇)mix cos(c〇L〇 t)
[0094] 方程式（2)Q' （t) = leal {cos(c〇Lq t)cos(c〇BBt)ZT(co ω〇)η?χ cos(c〇Lq t+90)
[0095] 盡管收發(fā)器系統(tǒng)100(圖2)處于其主要操作模式中，但用于執(zhí)行上文所提及的音 調(diào)注入的小的斬波開關(guān)M4A到M4D在斬波晶體管關(guān)斷時(shí)僅導(dǎo)致主要收發(fā)器電路上的最小負(fù) 載。因此，其在主要收發(fā)器操作模式期間具有可忽略的負(fù)載效應(yīng)。收發(fā)器系統(tǒng)100(圖2) 的校準(zhǔn)可在其壽命期間的任一時(shí)間自動(dòng)執(zhí)行。并且，在RF收發(fā)器芯片101的延長(zhǎng)的操作期 間，其溫度可緩慢地變化，且使用上文所描述的自校準(zhǔn)，可基本上消除由先前所提及的參數(shù) 變化中的任一者引起的電路操作效應(yīng)。
[0096] 由于由諧振器阻抗Ζτ(ω)在諧振下引起的相位延遲為零，因此注入到接口節(jié)點(diǎn)7A 中的正弦電流與節(jié)點(diǎn)7Α上的相關(guān)聯(lián)電壓同相。一旦節(jié)點(diǎn)7Α上的電壓的頻率由Rx混頻器 44相對(duì)于包含LNA3以及混頻器8及9的接收信號(hào)電路鏈中的正交相位信號(hào)I及Q的頻率 下變頻，一個(gè)相位（舉例來說，I相位）便具有最大輸出電壓振幅而其它相位（即，正交相 位或Q相位）具有零或最小輸出電壓振幅。
[0097] 在校準(zhǔn)相位中，可在所需RF帶寬內(nèi)掃掠 PLL頻率且可執(zhí)行振蕩電路電容器陣列C 的調(diào)諧或調(diào)整以便總是"將"諧振器"定中心"，且借此最大化收發(fā)器的動(dòng)態(tài)范圍。（在兩個(gè) 前述頻率極值內(nèi)，4與fH通常足以減小校準(zhǔn)時(shí)間。）舉例來說，可以非常精確方式借助于 PLL頻率掃描控制電路30及PLL電路33在所要范圍內(nèi)"掃掠"在自校準(zhǔn)過程期間接口導(dǎo)體 7A上的經(jīng)注入電流波形及相關(guān)聯(lián)電壓波形的頻率以便調(diào)整振蕩電路諧振頻率fc。因此，可 通過調(diào)整可編程振蕩電路電容器陣列C的電容而在收發(fā)器系統(tǒng)100的壽命期間的任一時(shí)間 迅速且準(zhǔn)確地自動(dòng)執(zhí)行對(duì)所要值fc的精細(xì)諧振頻率調(diào)整。可在集成電路芯片的加電期間 且在接收數(shù)據(jù)之前執(zhí)行對(duì)振蕩電路諧振的校準(zhǔn)。
[0098]自校準(zhǔn)過程包含搜索電容器陣列的確定來自PLL電路33在特定可編程分頻器值 下的輸出頻率的適合數(shù)字代碼，如隨后所描述的圖6A到6C的流程圖中所指示。為完成此 情況，在可編程振蕩電路電容器陣列C的電容范圍的中間范圍設(shè)定下對(duì)其進(jìn)行初始化，且 存儲(chǔ)I及Q通道在基帶頻率下的輸出。接著，在所掃掠的PLL頻率范圍內(nèi)以遞增方式繼續(xù) 振蕩電路電容陣列代碼搜索直到由振幅感測(cè)電路42針對(duì)I信號(hào)通道（假設(shè)從PLL輸出信 號(hào)的I相位操作斬波電路43)檢測(cè)到最大電壓振幅（表示經(jīng)注入音調(diào)的目前值）為止。將 對(duì)應(yīng)于最大經(jīng)檢測(cè)電壓振幅的電容器代碼存儲(chǔ)于寄存器27(圖2)中且接著利用其來調(diào)整 可編程電容器陣列C(圖3A)的電容。
[0099] 前述過程基于對(duì)應(yīng)于由PLL電路33產(chǎn)生的I及Q信號(hào)的正交向量為常規(guī)現(xiàn)代接 收器的固有傳送功能能力的結(jié)果的事實(shí)。舉例來說，如果將I信號(hào)或音調(diào)注入到接口節(jié)點(diǎn) 7A中，那么其最大振幅在振蕩電路被調(diào)諧為諧振時(shí)出現(xiàn)在I信號(hào)通道中且其最小振幅同時(shí) 出現(xiàn)在Q信號(hào)通道中。I信號(hào)及Q信號(hào)中的一者或兩者的振幅由調(diào)制解調(diào)器14(圖2)內(nèi)部 的框42中的接收信號(hào)強(qiáng)度指示器檢測(cè)，如果檢測(cè)到I信號(hào)的同時(shí)最大振幅及/或Q信號(hào)的 空值振幅，那么所述接收信號(hào)強(qiáng)度指示器有效地停用自校準(zhǔn)系統(tǒng)/將其斷開連接。當(dāng)所述 情況發(fā)生時(shí)，存在由振蕩電路3A引起的零相移，且那時(shí)，已實(shí)現(xiàn)振蕩電路3A的諧振且因此 已完成收發(fā)器芯片101的自校準(zhǔn)。
[0100] 檢測(cè)同相通道處的最大信號(hào)振幅及正交相位通道處的最小信號(hào)振幅的所描述方 法允許確定何時(shí)諧振，且因此已實(shí)現(xiàn)振蕩電路3A的校準(zhǔn)?？墒箶夭ňw管的大小非常小以 避免與各種校準(zhǔn)晶體管相關(guān)聯(lián)的負(fù)載。在自校準(zhǔn)完成之后，自動(dòng)停用斬波電路43,且LNA輸 入及LNA輸出上的最小負(fù)載導(dǎo)致相對(duì)于各種集成電路制造工藝變化最大化收發(fā)器系統(tǒng)100 的動(dòng)態(tài)范圍。
[0101] 應(yīng)注意，可提供相對(duì)于基帶頻率ωΒΒ的斬波以便還校準(zhǔn)基帶濾波器頻率響應(yīng)。精 確地校準(zhǔn)基帶濾波器為合意的，因?yàn)楝F(xiàn)代無線標(biāo)準(zhǔn)需要承受需要在所要信號(hào)的解調(diào)制之前 顯著濾出的強(qiáng)鄰近通道阻擋器信號(hào)。類似地，可在沿收發(fā)器架構(gòu)的各種其它諧振接口處注 入其它校準(zhǔn)音調(diào)（在此被視為有利的情況下）。此情況的實(shí)例將包含混頻器/ΡΑ接口處的 諧振振蕩電路。在基于I/Q調(diào)制器的架構(gòu)中，需要L/C基帶濾波器將寬帶寬IF信號(hào)進(jìn)行濾 波。
[0102] 圖5包含可有助于理解自校準(zhǔn)電路及圖2的RF收發(fā)器電路101的工藝的上文所提 及的音調(diào)注入電路的框圖。圖5中的音調(diào)注入電路102包含圖2的單音調(diào)產(chǎn)生電路39 (舉 例來說，以提供LNA輸入節(jié)點(diǎn)6處的單音調(diào)注入）及圖2的多音調(diào)產(chǎn)生電路38 (其提供LNA/ 混頻器接口節(jié)點(diǎn)7A處的多音調(diào)注入）兩者以校準(zhǔn)振蕩電路3A且校準(zhǔn)基帶濾波器481及48Q 的特性。天線5接收具有寬范圍的頻率的信號(hào)，包含具有頻率Π 的一個(gè)信號(hào)及具有頻率f2 的另一信號(hào)。諧振匹配網(wǎng)絡(luò)4的輸出通過導(dǎo)體6耦合到單音調(diào)注入電路39,單音調(diào)注入電 路39將音調(diào)注入到LNA輸入導(dǎo)體6中（如還在圖2中圖解說明）。LNA3的輸出通過導(dǎo)體 7A及7B耦合到芯片上LC振蕩電路3A且還耦合到無源RX混頻器44 (意味著RX混頻器44 使用晶體管作為開關(guān)，因此輸出電流為輸入電流的經(jīng)比例縮減版本且因此不提供增益），此 與如圖4中所展示相同。RX混頻器44的由元件符號(hào)8A指示的同相部件由可調(diào)整增益放大 器481及基帶濾波器501耦合以產(chǎn)生同相I信號(hào)。RX混頻器44的由元件符號(hào)9A指示的正 交相位部件由可調(diào)整增益放大器48Q及基帶濾波器50Q耦合以便產(chǎn)生正交相位Q信號(hào)，如 在圖4中。
[0103] 圖5圖解說明其中兩個(gè)斬波器放置于兩個(gè)窄帶接口處（包含在匹配網(wǎng)絡(luò)4接口處 以及在LNA/混頻器接口處）的情況。為了維持兩個(gè)相位上的類似負(fù)載，可使用一個(gè)相位 (在此情形中，同相信號(hào)I的相位）來校準(zhǔn)匹配網(wǎng)絡(luò)/LNA接口導(dǎo)體6處的諧振，同時(shí)可使用 另一相位（正交相位信號(hào)I)來校準(zhǔn)LNA/混頻器接口導(dǎo)體7A及7B處的諧振。為了促進(jìn)兩 種校準(zhǔn)，放置兩次且以不同方式配置音調(diào)產(chǎn)生電路43(圖4)中所展示的斬波電路，因?yàn)橛?于兩個(gè)諧振器振蕩電路可使用不同電感器類型且兩個(gè)諧振器應(yīng)單獨(dú)定中心以實(shí)現(xiàn)其個(gè)別 最優(yōu)性能而需要獨(dú)立校準(zhǔn)。
[0104] 針對(duì)在RF頻率下的單音調(diào)產(chǎn)生，可消除來自斬波堆疊的基帶低頻率信號(hào)，且以經(jīng) 指定相位（同相或正交相位）對(duì)DC電流（由Idcl指定）進(jìn)行斬波以提供RF信號(hào)。在通 過RX混頻器44下變頻之后，所產(chǎn)生信號(hào)具有一個(gè)通道中的最大振幅及另一通道中的最小 振幅。然而，在此特定情形中，在斬波期間不提供低頻率偏移，因此所得基帶信號(hào)降到DC。 在此情形中，應(yīng)在測(cè)試之前執(zhí)行DC偏移校準(zhǔn)。為了避免由于DC基帶信號(hào)引起的損害，可使 用在IF基帶頻率下下變頻的低頻率（ωΒΒ)偏移，且調(diào)制解調(diào)器14可執(zhí)行FFT(快速傅里葉 變換）函數(shù)以獲得信號(hào)振幅。
[0105] 由于通過將PLL電路33 (圖2)編程而使RF信號(hào)頻率變化，因此獲得振蕩電路 3A (圖4)的諧振頻率作為在其下發(fā)生下變頻信號(hào)強(qiáng)度的最大值的頻率。因此，斬波器39 (還 參見圖2)可配置為單音調(diào)斬波器或多音調(diào)斬波器，但在兩種情形中，僅改變高頻率RF信號(hào) 且低頻率信號(hào)保持固定。
[0106] 在雙斬波器54的情形中，其可響應(yīng)于通過基于本機(jī)振蕩器的信號(hào)L0Q進(jìn)行斬波而 校準(zhǔn)L/C諧振頻率且可響應(yīng)于通過基于本機(jī)振蕩器的斬波信號(hào)BBQ進(jìn)行斬波而校準(zhǔn)使用同 一結(jié)構(gòu)的基帶帶寬。當(dāng)將優(yōu)化L/C諧振時(shí)，通過PLL電路33將RF信號(hào)編程，且當(dāng)將優(yōu)化基 帶帶寬時(shí)，接著設(shè)定來自高頻率校準(zhǔn)的最優(yōu)電容器陣列結(jié)果且將低頻率（ω ΒΒ)音調(diào)設(shè)定為 某一低帶內(nèi)頻率（例如，100kHz)。由調(diào)制解調(diào)器14存儲(chǔ)下變頻信號(hào)在基帶頻率下的量值。 接著，將ω ΒΒ設(shè)定為所要3dB頻率值，且改變基帶濾波器的電容器代碼直到調(diào)制解調(diào)器14 檢測(cè)到下變頻音調(diào)在3dB較低值下的信號(hào)量值為止。
[0107] 圖5中的音調(diào)注入電路38B包含斬波電路54(類似于圖4中的斬波電路43)且對(duì) DC尾電流Idc2(其與圖4中的相同）進(jìn)行雙斬波以在本機(jī)振蕩器信號(hào)L0I的頻率下產(chǎn) 生一個(gè)音調(diào)以供注入到LNA輸出導(dǎo)體7A及7B中以校準(zhǔn)振蕩電路3A，且還在基于本機(jī)振蕩 器的基帶信號(hào)BBQ的頻率下注入基帶音調(diào)以調(diào)整基帶濾波器501及50Q的特性。圖5中的 框44的底部處的雙向箭頭表示由PLL電路33提供到下變頻混頻器8A及9A的L0信號(hào)的 兩個(gè)相位。L0〈0指示同相信號(hào)，且"0"表示"0"度的相移，且L0〈90指示正交相位信號(hào)及 90度的相移。
[0108] 因此，圖5圖解說明兩個(gè)放大器諧振節(jié)點(diǎn)接口處的音調(diào)注入。首先，在節(jié)點(diǎn)7A及 7B處執(zhí)行音調(diào)注入，節(jié)點(diǎn)7A及7B在構(gòu)成RF收發(fā)器架構(gòu)中的一個(gè)諧振接口的LNA/混頻器 接口 7A、7B處。接著，在適合范圍內(nèi)掃掠 PLL頻率直到找到致使匹配網(wǎng)絡(luò)4的振蕩電路在所 要中心頻率fc下諧振且產(chǎn)生導(dǎo)體7A上的最大振幅信號(hào)（此時(shí)，已實(shí)現(xiàn)諧振峰值）的正確 代碼為止。由I及Q通道振幅感測(cè)電路42 (圖2)檢測(cè)到最大振幅，此致使代碼搜索停止。 可添加上文所提及的額外斬波堆疊以便還注入低頻率音調(diào)以校準(zhǔn)基帶頻率響應(yīng)，且可通過 掃掠此音調(diào)的頻率而校準(zhǔn)基帶濾波器501及50Q。（如果多個(gè)注入點(diǎn)為必要的，那么可通過 在高頻率下使負(fù)載電容均衡化而執(zhí)行負(fù)載平衡。）此暗示，對(duì)音調(diào)進(jìn)行任何斬波以在RF頻 率下注入信號(hào)以校準(zhǔn)L/C振蕩電路將需要RF信號(hào)。由于存在兩個(gè)可用相位（S卩，同相信號(hào) 及正交相位信號(hào)），因此不同斬波器可使用不同相對(duì)相位。舉例來說，如果存在將校準(zhǔn)的兩 個(gè)L/C諧振，那么一者可使用"同相" RF信號(hào)且另一者可使用"正交相位"。因此，兩個(gè)所述 相位經(jīng)歷幾乎相等負(fù)載，且此對(duì)避免對(duì)從所測(cè)試的電路產(chǎn)生的主要PLL的任何串音也為有 益的。
[0109] 借助于單音調(diào)產(chǎn)生電路39 (也展示于圖2中）使用非常小的斬波器晶體管完成到 LNA3的輸入導(dǎo)體6的單音調(diào)注入以便避免RF信號(hào)上的明顯負(fù)載。噪聲并不是非常相關(guān)的， 因?yàn)樾?zhǔn)音調(diào)已為高振幅，因此可使用小的晶體管。由于可在芯片加電期間準(zhǔn)確地校準(zhǔn)由 功率管理電路22產(chǎn)生的電流，因此可在已執(zhí)行L/C諧振及帶寬校準(zhǔn)之后獲得LNA3及混頻 器-基帶濾波器組合的電壓增益的準(zhǔn)確估計(jì)。此估計(jì)可為對(duì)接收操作的非常有用信息。 [0110] 應(yīng)了解，如果不執(zhí)行所描述的校準(zhǔn)，那么存在由于不在振蕩電路諧振頻率下操作 引起的減小的電壓增益的損失。典型"安全""設(shè)計(jì)"方法將為減小Q因數(shù)，但如果設(shè)計(jì)不 具備較低Q因數(shù)（較低Q還暗示寬帶），那么電流消耗將較高。相比來說，根據(jù)本發(fā)明的校 準(zhǔn)避免此較高電流消耗。
[0111] 圖6A到6C共同構(gòu)成指示圖2的收發(fā)器芯片101的操作中所涉及的為了使用來自 先前所描述的音調(diào)產(chǎn)生電路的單個(gè)經(jīng)注入音調(diào)校準(zhǔn)/調(diào)整振蕩電路3A(圖3及4)的中心 頻率fc的步驟的流程圖。圖6A展示用于校準(zhǔn)芯片上振蕩電路（例如3A)的中心頻率fc 的操作過程。在框60中，將收發(fā)器芯片101加電。在框61中，相對(duì)于常規(guī)集成電路制造測(cè) 試系統(tǒng)的精確電流及電壓參考校準(zhǔn)由芯片上功率管理電路22(圖2)產(chǎn)生的電流及電壓參 考。如框62中所指示，此涉及測(cè)量芯片上金屬跡線（例如用于提供振蕩電路3A的兩個(gè)電 感器、的一個(gè)芯片上金屬跡線）的電阻。（知曉一些電阻器的值是什么為重要的，因?yàn)殡?感器由金屬形成且為了確定諧振器的初始Q因數(shù)，知曉金屬電阻的DC值為重要的。所述情 況使得自校準(zhǔn)程序能夠通過指示振蕩電路3A的Q因數(shù)值的工藝變化而根據(jù)半導(dǎo)體制造工 藝變化（如隨后所解釋）進(jìn)行補(bǔ)償。）
[0112] 接著，中心頻率校準(zhǔn)算法進(jìn)行到框63且基于可供在自校準(zhǔn)過程中使用的精確晶 體振蕩器輸出晶體頻率校準(zhǔn)包含于PLL電路中的晶體振蕩器。接下來，根據(jù)框64A，算法將 L/C振蕩電路3A編程到在電容器代碼寄存器27中的電容器代碼處于對(duì)應(yīng)于根據(jù)表達(dá)式fc =l/Sqrt(LpC)的中心頻率的最大值時(shí)獲得的所要最小頻率。收發(fā)器101(圖2)經(jīng)設(shè)計(jì)為 在從f MIN到fMx的頻率范圍內(nèi)操作，因此自校準(zhǔn)算法產(chǎn)生收發(fā)器需要被調(diào)諧到的最低頻率 fL〇w。
[0113] 接著，根據(jù)框65A，算法校準(zhǔn)整個(gè)RX (接收器）鏈的DC偏移電壓。DC偏移來自基 帶模擬信號(hào)處理塊（即，放大器）中的靜態(tài)不匹配以及來自L0(本機(jī)振蕩器）與混頻器中 的RF頻率之間的有限反向隔離（其為動(dòng)態(tài)分量）。需要在執(zhí)行中心頻率fc的動(dòng)態(tài)校準(zhǔn)之 前校準(zhǔn)RX鏈的DC偏移以避免隨自校準(zhǔn)算法的執(zhí)行繼續(xù)的后續(xù)計(jì)算誤差。根據(jù)框66A及 67A，由音調(diào)產(chǎn)生/注入電路38 (圖2)將校準(zhǔn)音調(diào)注入到節(jié)點(diǎn)7A及7B中。接著，算法監(jiān)視 兩個(gè)通道基帶濾波器輸出（圖4)中的信號(hào)量值，且接著，根據(jù)框68A，確定同相信號(hào)I的量 值是否處于最大值及正交相位信號(hào)Q的量值是否處于最小值。如果決策框68A的確定為否 定的，那么算法執(zhí)行同相信號(hào)I的模/數(shù)轉(zhuǎn)換（如框69A中所指示）、使電容器代碼寄存器 27中的電容器代碼遞增且重復(fù)循環(huán)直到?jīng)Q策框68A確定同相信號(hào)I的量值處于最大值且因 此正交相位信號(hào)Q的量值處于最小值為止。接著，自校準(zhǔn)算法將目前電容器代碼值存儲(chǔ)為 表示f MIN的值Cmax，如框70A中所指示。
[0114] 以基本上相同的方式，重復(fù)框64B到70B中所指示的步驟以獲得表示最大頻率值 '的電容值Cmin且接著存儲(chǔ)f Mx，如框70B中所指示。此時(shí)，知曉充分信息以根據(jù)圖6B的 流程圖計(jì)算質(zhì)量因數(shù)Q。當(dāng)收發(fā)器需要在中間頻率中的任一者下操作時(shí)，通過內(nèi)插獲得最優(yōu) 電容器代碼。
[0115] 參考圖6B，框72指示先前已執(zhí)行用于校準(zhǔn)芯片上振蕩電路（例如3A)的質(zhì)量因 數(shù)Q的圖6A的操作過程。如框73A中所指示，針對(duì)先前根據(jù)圖6A確定的所要中心頻率值 fc將電容器代碼寄存器27(圖2)中的電容器代碼編程。如框74A中所指示，已根據(jù)圖6A 的中心頻率校準(zhǔn)過程將DC偏移移除校準(zhǔn)結(jié)果（參見圖6A的框65A)編程到LNA3中。在框 75A中，算法確定目前同相信號(hào)I的電壓。（注意，所述電壓的平方與功率成比例。）此時(shí)， 已根據(jù)圖6A的決策框68A確定同相信號(hào)I處于最大值且正交相位信號(hào)Q同時(shí)處于最小值。 在圖6B的決策框76A中，算法確定同相信號(hào)I的振幅是否比其先前確定的最大值低3dB， 且如果所述確定為否定的，那么自校準(zhǔn)算法進(jìn)行到框77A且使電容器代碼遞增1并重復(fù)框 75A的過程以再次監(jiān)視同相信號(hào)I的振幅。重復(fù)此循環(huán)直到同相信號(hào)I的所觀察信號(hào)振幅 比其最大振幅低3dB為止。如圖6B中所包含的圖形中所指示，此提供阻抗對(duì)頻率曲線上的 較低側(cè)頻率f MIN。接著存儲(chǔ)較低3DB值fMIN，如框78A中所指示。
[0116] 作為步驟73B到78B重復(fù)步驟73A到78A以獲得并存儲(chǔ)較高側(cè)3dB頻率fMx。如 框79中所指示，將振蕩電路3A的質(zhì)量因數(shù)Q計(jì)算為(f Mx-fMIN)。此提供振蕩電路阻抗 的指示且允許自校準(zhǔn)以優(yōu)化電路的電流消耗。
[0117] 可在不同芯片溫度下重復(fù)圖6A及6B的過程以觀察振蕩電路3A在一溫度范圍內(nèi) 的Q因數(shù)變化。此為有用信息以幫助功率管理電路22(圖2)提供所需參考電壓/電流以 便致使收發(fā)器芯片101具有最優(yōu)動(dòng)態(tài)范圍。參考包含于圖6B上的Ζ τ (ω)圖形，其展示諧振 器阻抗Ζτ(ω)對(duì)頻率。Ζτ(ω)的最大振幅在中心頻率f c下發(fā)生。取決于振蕩電路3Α的Q 因數(shù)，所述曲線的斜坡可較陡或較不陡。
[0118] 圖6C展示指示用于使用雙音調(diào)注入校準(zhǔn)基帶濾波器帶寬的程序的流程圖。將已 作為圖6B的步驟72、73A及74A執(zhí)行圖6C中的步驟81、82及83。接著，如框84中所指示， 注入具有在fc〈〈f 3db的范圍內(nèi)（其中f3db為基帶濾波器的在其下預(yù)期同相信號(hào)I振幅比其 最大值低3dB的截止頻率）的頻率f bb的低頻率音調(diào)。接著，確定同相信號(hào)I的電壓并將其 存儲(chǔ)為值A(chǔ)bbO。接下來，如框86中所指示，將具有在fc = fbb的范圍內(nèi)（其中fbb為在其 下同相信號(hào)振幅距其最大值3dB的基帶頻率）的頻率f bb的低頻率音調(diào)編程。接著，確定同 相信號(hào)I的電壓并將其存儲(chǔ)為值A(chǔ)bbl。接著，決策框88確定是否Abbl=Abb〇-3dB。如果 所述確定為否定的，那么算法執(zhí)行同相信號(hào)I的電壓的模/數(shù)轉(zhuǎn)換并返回到框87且重復(fù)循 環(huán)直到達(dá)到肯定決策為止。接著，如框90中所指示，算法接著將對(duì)應(yīng)電容器代碼值存儲(chǔ)為 對(duì)應(yīng)于基帶值的最優(yōu)值，所述基帶值對(duì)應(yīng)于f bb的最優(yōu)值。
[0119] 圖7是針對(duì)互調(diào)制校準(zhǔn)應(yīng)用使用雙斬波執(zhí)行雙音調(diào)注入的電路的示意圖。圖7中 的音調(diào)注入電路38B類似于圖4中的音調(diào)注入電路38A且進(jìn)一步包含音調(diào)注入電路43A。 音調(diào)注入電路43B包含晶體管M CAU以及從由PLL電路33 (圖2)產(chǎn)生的PLL信號(hào)的一個(gè)相 位操作以便產(chǎn)生注入到諧振器接口節(jié)點(diǎn)7A及7B中的音調(diào)的正弦電流波形的斬波晶體管 M1A、M1B、M2A、M2B、M2C及M2D。斬波晶體管M2A及M2D的柵極接收基于低頻率本機(jī)振蕩器 的基帶（BB)斬波信號(hào) C〇s(c〇BB1t)，且斬波晶體管M2B及M2C的柵極接收對(duì)應(yīng)低頻率斬波信 號(hào)-cos(c〇 BB1t)，其中ωΒΒ1?(ωΒΒ2-ωΒΒ1)。所述信號(hào)還可通過以某一整數(shù)比對(duì)其頻率進(jìn)行 下分頻而從芯片上晶體振蕩器取得。斬波晶體管Μ2Α及M2C的漏極通過接口導(dǎo)體7Α連接到 振蕩電路3Α的一個(gè)端子及RX混頻器44的輸入。斬波晶體管Μ2Β及M2D的漏極通過接口 導(dǎo)體7Β連接到振蕩電路3Α的另一端子及RX輔助混頻器44的另一輸入。在圖7的音調(diào)產(chǎn) 生電路43中，斬波晶體管Μ4Α及M4D的柵極接收基于低頻率本機(jī)振蕩器的基帶（ΒΒ)斬波 信號(hào)cos (ω BB2t)，且斬波晶體管Μ4Β及M4C的柵極接收對(duì)應(yīng)低頻率斬波信號(hào)-cos (ω BB2t)。 所述信號(hào)還可通過以某一其它整數(shù)比對(duì)其頻率進(jìn)行下分頻而從芯片上晶體振蕩器取得。此 電路在高頻率下注入兩個(gè)音調(diào)以實(shí)現(xiàn)互調(diào)制的自校準(zhǔn)。
[0120] 圖8是執(zhí)行用于發(fā)射器振蕩電路校準(zhǔn)的音調(diào)注入的電路的示意圖。圖8中的音調(diào) 注入電路38C在結(jié)構(gòu)上類似于圖7中的音調(diào)注入電路38B，只有導(dǎo)體7A及7B連接到功率放 大器20(圖2)的輸入而非LNA3的輸出除外。音調(diào)產(chǎn)生電路43A中的斬波晶體管M1A、M1B、 M2A、M2B、M2C及M2D從由PLL電路33 (圖2)產(chǎn)生的信號(hào)的一個(gè)相位操作，以便產(chǎn)生注入到 諧振器接口節(jié)點(diǎn)7A及7B中的音調(diào)的正弦電流波形。斬波晶體管M2A及M2D的柵極接收基 于本機(jī)振蕩器的斬波信號(hào)cos (ω Mt)，且斬波晶體管M2B及M2C的柵極接收對(duì)應(yīng)低頻率斬 波信號(hào)_〇〇8(ω^)。在圖8的音調(diào)產(chǎn)生電路43中，斬波晶體管M4A及M4D的柵極接收基 于低頻率本機(jī)振蕩器的基帶（ΒΒ)斬波信號(hào)cos (ω BBt)，且斬波晶體管Μ4Β及M4C的柵極接 收對(duì)應(yīng)低頻率斬波信號(hào)-cos (〇BBt)。所述信號(hào)可通過以某一其它整數(shù)比對(duì)其頻率進(jìn)行下分 頻而從芯片上晶體振蕩器取得。此電路在高頻率下注入兩個(gè)音調(diào)以實(shí)現(xiàn)功率放大器20的 輸入與存在于ΤΧ(發(fā)射器）混頻器輸出處的諧振電路3Α之間的諧振電路的自校準(zhǔn)。此情 況與圖4中所展示的LNA/混頻器接口相同，但具有物理上單獨(dú)的諧振器。電容器陣列具有 與圖3中所展示的基礎(chǔ)結(jié)構(gòu)相同的基礎(chǔ)結(jié)構(gòu)。
[0121] 因此，圖8展示核心發(fā)射器-混頻器接口，且音調(diào)注入電路38C在所述接口處注入 音調(diào)。基帶端子處的值由虛線52表示，虛線52指示在其中在發(fā)射器-混頻器接口處注入 經(jīng)調(diào)制音調(diào)且接著在基帶處感測(cè)信號(hào)的自校準(zhǔn)過程期間的基帶信號(hào)，但替代使用一組單獨(dú) 混頻器，出于此目的而使用核心發(fā)射混頻器自身的部件。
[0122] 注意，應(yīng)一次一個(gè)地執(zhí)行在諧振接口處的所有上文所描述的音調(diào)注入及自校準(zhǔn)過 程，因?yàn)橄到y(tǒng)的性能實(shí)際上為接口節(jié)點(diǎn)中的每一者的多種信號(hào)以優(yōu)化系統(tǒng)的總體校準(zhǔn)。
[0123] 本文中所描述的各種音調(diào)注入電路可執(zhí)行各種功能，包含在各種高頻率接口處的 偏移混頻及音調(diào)注入以校準(zhǔn)L/C諧振及Q因數(shù)修整。所揭示電路中的一些電路可在不同時(shí) 間均產(chǎn)生校準(zhǔn)音調(diào)以校準(zhǔn)L/C諧振及R/C角頻率。一種所揭示音調(diào)注入電路耦合到可重新 配置發(fā)射器混頻器以便執(zhí)行偏離發(fā)射器混頻器/功率放大器接口的校準(zhǔn)。另一所揭示音調(diào) 注入電路提供音調(diào)產(chǎn)生能力以校準(zhǔn)前端放大器的互調(diào)制。
[0124] 本發(fā)明的所描述實(shí)施例允許RF收發(fā)器經(jīng)設(shè)計(jì)以具有帶較高Q因數(shù)的諧振電路以 便在不減小動(dòng)態(tài)范圍的情況下減小電流/功率消耗。需要最小額外電路來實(shí)現(xiàn)此情況，因 為自校準(zhǔn)過程中所需的電路中的許多電路已包含于現(xiàn)代RF收發(fā)器中。這些優(yōu)點(diǎn)主要由通 常用于產(chǎn)生RF收發(fā)器中所使用的各種芯片上頻率參考信號(hào)的晶體的老化限制，且相對(duì)獨(dú) 立于在收發(fā)器壽命內(nèi)的集成電路工藝參數(shù)的老化及變化，因?yàn)槠淇稍谛枰獣r(shí)容易地且自動(dòng) 地校準(zhǔn)。
[0125] 使用可與任一諧振振蕩電路靈活地并聯(lián)放置的廉價(jià)斬波器而顯著負(fù)載不促進(jìn)各 種注入音調(diào)的產(chǎn)生。在已執(zhí)行LC諧振修整之后，可修整并最大化諧振器的Q因數(shù)?？舍槍?duì) 收發(fā)器的發(fā)射器及接收器區(qū)段兩者修整諧振頻率。相對(duì)于由圖2中的功率產(chǎn)生單元22產(chǎn) 生的精確DC電流及精確晶體廣生的參考頻率精確參考經(jīng)斬波電流。特定斬波器可用于一 個(gè)以上地方中（舉例來說）以產(chǎn)生用于本機(jī)振蕩器及基帶兩者的兩種音調(diào)以基本上校準(zhǔn)多 個(gè)獨(dú)立諧振點(diǎn)處的諧振，一種音調(diào)為高頻率音調(diào)且一種音調(diào)為低頻率音調(diào)，或產(chǎn)生用于校 準(zhǔn)應(yīng)用互調(diào)制的兩種音調(diào)。在每一情形中，此情況是使用具有其單個(gè)VC0(電壓控制的振蕩 器）的僅單個(gè)PLL(鎖相環(huán)路）完成的。
[0126] 所描述自校準(zhǔn)集成電路芯片可避免對(duì)在過去已用于產(chǎn)生測(cè)試可比較未校準(zhǔn)的集 成電路芯片所需的高頻率音調(diào)（單個(gè)音調(diào)、多個(gè)音調(diào)、經(jīng)調(diào)制音調(diào)）的昂貴測(cè)試設(shè)備的需 要。所描述自校準(zhǔn)的高頻率收發(fā)器芯片具有在高頻率下操作的內(nèi)部電路節(jié)點(diǎn)，所述內(nèi)部電 路節(jié)點(diǎn)無法連接到封裝引腳，因?yàn)榇藢⑿纬赏郔及正交相位信號(hào)路徑上的顯著負(fù)載且還 可產(chǎn)生實(shí)質(zhì)不合意的信號(hào)串音并可引起設(shè)計(jì)用于先前未校準(zhǔn)的集成電路收發(fā)器芯片的集 成電路封裝中的困難。所描述自校準(zhǔn)收發(fā)器芯片的大多數(shù)特性可使用穩(wěn)定參考電流及晶體 測(cè)試，其兩者均可由非常低成本集成電路測(cè)試器提供，且此可實(shí)質(zhì)上減小在自校準(zhǔn)收發(fā)器 芯片的制造期間的產(chǎn)品測(cè)試的成本。自校準(zhǔn)收發(fā)器芯片的生產(chǎn)測(cè)試時(shí)間是使用標(biāo)準(zhǔn)RF生 產(chǎn)測(cè)試技術(shù)的收發(fā)器芯片的1/10到1/100。
[0127] 所描述收發(fā)器芯片的自校準(zhǔn)能力可在其壽命期間的任一時(shí)間利用（此對(duì)用于植 入式醫(yī)療裝置、用于軌道衛(wèi)星中的裝置及各種其它應(yīng)用中的收發(fā)器可為至關(guān)重要的）。自校 準(zhǔn)能力可幫助識(shí)別各種參數(shù)中的一些參數(shù)是否不在所需規(guī)范內(nèi)且可起始一些參數(shù)的重新 配置以使自校準(zhǔn)收發(fā)器在預(yù)定規(guī)范內(nèi)。此可幫助提供每單位電流消耗的最大動(dòng)態(tài)范圍，且 可產(chǎn)生產(chǎn)品制造合格率的顯著改進(jìn)。
[0128] 盡管已參考本發(fā)明的數(shù)個(gè)特定實(shí)施例描述了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員將能 夠在不背離本發(fā)明的真正精神及范圍的情況下對(duì)本發(fā)明的所描述實(shí)施例做出各種修改。打 算非實(shí)質(zhì)上不同于權(quán)利要求書中所陳述的元件及步驟但分別以實(shí)質(zhì)上相同方式執(zhí)行實(shí)質(zhì) 上相同功能以實(shí)現(xiàn)與所主張的內(nèi)容相同的結(jié)果的所有元件或步驟在本發(fā)明的范圍內(nèi)。所描 述技術(shù)并非高級(jí)CMOS技術(shù)特有的，且可（舉例來說）應(yīng)用于使用雙極晶體管的電路及系 統(tǒng)。
【權(quán)利要求】
1. 一種具有減小的功率消耗及1?動(dòng)態(tài)范圍的集成電路芯片上收發(fā)器電路，其包括： (a) 第一諧振電路，其耦合到第一放大器與介接電路之間的窄帶接口，所述第一諧振電 路包含共同確定所述第一諧振電路的諧振頻率的可編程第一電抗元件及第二電抗元件； (b) 其中所述收發(fā)器電路包含同相信號(hào)通道及正交相位信號(hào)通道以及用于感測(cè)同相信 號(hào)及正交相位信號(hào)中的一者的最大振幅的振幅感測(cè)電路；及 (c) 芯片上第一音調(diào)產(chǎn)生電路，其產(chǎn)生用于注入到所述同相信號(hào)通道及所述正交相位 信號(hào)通道中的音調(diào)且響應(yīng)于頻率掃描電路而操作且還響應(yīng)于所述振幅感測(cè)電路而操作以 通過將電抗子元件選擇性地耦合成與所述可編程第一電抗元件的操作關(guān)系來調(diào)整所述可 編程第一電抗元件以將所述第一諧振電路的所述諧振頻率從非所要值校準(zhǔn)到所要諧振頻 率。
2. 根據(jù)權(quán)利要求1所述的收發(fā)器電路，其中所述窄帶接口為包含以下各項(xiàng)的群組中的 一者：匹配諧振網(wǎng)絡(luò)與低噪聲放大器之間的接口、所述匹配諧振網(wǎng)絡(luò)與功率放大器之間的 接口、所述低噪聲放大器與混頻器電路之間的接口及所述功率放大器與所述混頻器電路之 間的接口。
3. 根據(jù)權(quán)利要求1所述的收發(fā)器電路，其中所述第二電抗元件包含電感器，且所述電 抗子元件為經(jīng)選擇性地耦合以形成所述可編程第一電抗元件的電容器的陣列。
4. 根據(jù)權(quán)利要求3所述的收發(fā)器電路，其中所述陣列的所述電容器被二進(jìn)制加權(quán)。
5. 根據(jù)權(quán)利要求4所述的收發(fā)器電路，其中所述電容陣列包含用于響應(yīng)于控制電路及 所述振幅感測(cè)電路而將所述陣列的電容器分別選擇性地耦合于所述第一諧振電路的第一 端子與第二端子之間的第一開關(guān)群組。
6. 根據(jù)權(quán)利要求5所述的收發(fā)器電路，其中所述第一放大器為包含輸入電路的低噪聲 放大器，所述輸入電路包含可編程第一輸入晶體管陣列，所述可編程第一輸入晶體管陣列 包含具有分別耦合到所述控制電路的控制電極的第一經(jīng)并聯(lián)連接經(jīng)二進(jìn)制加權(quán)晶體管群 組，以用于調(diào)整所述可編程第一晶體管陣列的電導(dǎo)來改進(jìn)耦合于所述可編程第一晶體管陣 列的控制電極與RF信號(hào)源之間的第二諧振電路之間的匹配，且其中所述輸入電路還包含 可編程第二輸入晶體管陣列，所述可編程第二輸入晶體管陣列包含具有分別耦合到所述控 制電路的控制電極的第二經(jīng)并聯(lián)連接經(jīng)二進(jìn)制加權(quán)晶體管群組，以用于調(diào)整所述可編程第 二晶體管陣列的電導(dǎo)來匹配所述可編程第一輸入晶體管陣列的所述電導(dǎo)。
7. 根據(jù)權(quán)利要求6所述的收發(fā)器電路，其中所述控制電路與所述振幅感測(cè)電路協(xié)作以 搜索二進(jìn)制輸入晶體管選擇代碼，所述二進(jìn)制輸入晶體管選擇代碼致使選擇所述第一群組 的各種開關(guān)以便將第二諧振電路的諧振頻率校準(zhǔn)為等于所述所要諧振頻率的。
8. 根據(jù)權(quán)利要求5所述的收發(fā)器電路，其包含用于產(chǎn)生所述同相信號(hào)及所述正交相位 信號(hào)的混頻器電路，所述第一音調(diào)產(chǎn)生電路包含雙斬波電路，所述雙斬波電路包含響應(yīng)于 第一斬波信號(hào)而對(duì)校準(zhǔn)電流進(jìn)行斬波的第一斬波電路且還包含響應(yīng)于第二斬 波信號(hào)c 〇s(c〇BBt)而對(duì)所述第一斬波電路的輸出進(jìn)行斬波的第二斬波電路，其中所述第二 斬波電路的輸出被注入到低噪聲放大器與所述混頻器電路之間的接口中。
9. 根據(jù)權(quán)利要求8所述的收發(fā)器電路，其中所述雙斬波電路包含耦合于第一參考電 壓與第一斬波器晶體管及第二斬波器晶體管的源極之間的電流源晶體管，所述雙斬波電 路還包含：第三斬波器晶體管，其具有耦合到所述第一斬波器晶體管的漏極的源極及耦合 到所述第一諧振電路的所述第一端子的漏極；第四斬波器晶體管，其具有耦合到所述第一 斬波器晶體管的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極；第 五斬波器晶體管，其具有耦合到所述第二斬波器晶體管的漏極的源極及耦合到所述第一 諧振電路的所述第一端子的漏極；及第六斬波器晶體管，其具有耦合到所述第二斬波器晶 體管的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極，第一斬波信 號(hào)cos 耦合到所述混頻器電路的輸入及所述第二斬波器晶體管的柵極，第二斬波信 號(hào)_(3〇8(ωω〇耦合到所述混頻器電路的另一輸入及所述第二斬波器晶體管的柵極，第三 斬波信號(hào)cos (c〇BBt)耦合到所述第三斬波器晶體管及所述第六斬波器晶體管的柵極，且第 四斬波信號(hào)-c〇s(? BBt)耦合到所述第四斬波器晶體管及所述第五斬波器晶體管的柵極， 其中為所述第一斬波信號(hào)的角頻率且ωΒΒ為所述第三斬波信號(hào) cos(c〇BBt) 的角頻率。
10. 根據(jù)權(quán)利要求5所述的收發(fā)器電路，其包含用于產(chǎn)生所述同相信號(hào)及所述正交相 位信號(hào)的混頻器電路，所述第一音調(diào)產(chǎn)生電路包含第一雙斬波電路，所述第一雙斬波電路 包含響應(yīng)于第一斬波信號(hào)而對(duì)第一校準(zhǔn)電流進(jìn)行斬波的第一斬波電路且還包 含響應(yīng)于第二斬波信號(hào)c〇s(? BBt)而對(duì)所述第一斬波電路的輸出進(jìn)行斬波的第二斬波電 路，其中所述第二斬波電路的輸出被注入到低噪聲放大器與所述混頻器電路之間的接口 中， 所述第一音調(diào)產(chǎn)生電路還包含第二雙斬波電路，所述第二雙斬波電路包含響應(yīng)于第一 斬波信號(hào)而對(duì)第二校準(zhǔn)電流進(jìn)行斬波的第一斬波電路且還包含響應(yīng)于第二斬 波信號(hào)c〇s(c〇BBt)而對(duì)所述第一斬波電路的輸出進(jìn)行斬波的第二斬波電路，其中所述第 二斬波電路的輸出被注入到所述低噪聲放大器與所述混頻器電路之間的所述接口中，其中 ωΒΒ為基帶角頻率且ωω為本機(jī)振蕩器角頻率。
11. 根據(jù)權(quán)利要求10所述的收發(fā)器電路，其中所述第一雙斬波電路包含耦合于第一參 考電壓與第一斬波器晶體管及第二斬波器晶體管的源極之間的第一電流源晶體管，所述第 一雙斬波電路還包含：第三斬波器晶體管，其具有耦合到所述第一斬波器晶體管的漏極的 源極及耦合到所述第一諧振電路的所述第一端子的漏極；第四斬波器晶體管，其具有耦合 到所述第一斬波器晶體管的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子 的漏極；第五斬波器晶體管，其具有耦合到所述第二斬波器晶體管的漏極的源極及耦合到 所述第一諧振電路的所述第一端子的漏極；及第六斬波器晶體管，其具有耦合到所述第二 斬波器晶體管的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極，所述 第一斬波信號(hào)耦合到所述混頻器電路的輸入及所述第二斬波器晶體管的柵極， 第三斬波信號(hào)耦合到所述混頻器電路的另一輸入及所述第一斬波器晶體管的 柵極，第四斬波信號(hào)cos ( ω BB2t)耦合到所述第三斬波器晶體管及所述第六斬波器晶體管的 柵極，且第五斬波信號(hào)-c〇s(? BB2t)耦合到所述第四斬波器晶體管及所述第五斬波器晶體 管的柵極， 且其中所述第二雙斬波電路包含耦合于所述第一參考電壓與第七斬波器晶體管及第 八斬波器晶體管的源極之間的第二電流源晶體管，第二音調(diào)注入器電路還包含：第九斬波 器晶體管，其具有耦合到所述第一斬波器晶體管的漏極的源極及耦合到所述第一諧振電路 的所述第一端子的漏極；第十?dāng)夭ㄆ骶w管，其具有耦合到所述第一斬波器晶體管的所述 漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極；第十一斬波器晶體管，其 具有耦合到所述第二斬波器晶體管的漏極的源極及耦合到所述第一諧振電路的所述第一 端子的漏極；及第十二斬波器晶體管，其具有耦合到所述第二斬波器晶體管的所述漏極的 源極及耦合到所述第一諧振電路的所述第二端子的漏極，所述第一斬波信號(hào)還 耦合到所述第八斬波器晶體管的柵極，所述第二斬波信號(hào)-cos ( ω wt)還耦合到所述第七 斬波器晶體管的柵極，第六斬波信號(hào)c〇s(c〇BB1t)耦合到所述第九斬波器晶體管及所述第 十二斬波器晶體管的柵極，且第七斬波信號(hào)-cos(? BB1t)耦合到所述第十?dāng)夭ㄆ骶w管及 所述第十一斬波器晶體管的柵極，其中ωΒΒ1?(ω ΒΒ2-ωΒΒ1)，其中為所述第一斬波信號(hào) (308(0^1：)的所述角頻率，ωΒΒ1為所述第六斬波信號(hào) cos(c〇BB1t)的角頻率，且ωΒΒ2為第四 斬波信號(hào)cos(c〇 BB2t)的角頻率。
12. 根據(jù)權(quán)利要求10所述的收發(fā)器電路，其中所述第一音調(diào)產(chǎn)生電路操作以校準(zhǔn)所述 收發(fā)器電路中的互調(diào)制。
13. 根據(jù)權(quán)利要求5所述的收發(fā)器電路，其包含具有耦合到所述第一諧振電路的所述 第一端子及所述第二端子的輸入的功率放大器且還包含用于產(chǎn)生所述同相信號(hào)及所述正 交相位信號(hào)的混頻器電路，所述第一音調(diào)產(chǎn)生電路包含第一雙斬波電路，所述第一雙斬波 電路包含響應(yīng)于第一斬波信號(hào)sin(c〇 BBt)而對(duì)校準(zhǔn)電流進(jìn)行斬波的第一斬波電路且還包 含響應(yīng)于第二斬波信號(hào)而對(duì)所述第一斬波電路的輸出進(jìn)行斬波的第二斬波電 路，其中所述第二斬波電路的輸出被注入到所述功率放大器與所述混頻器電路之間的接口 中， 所述第一音調(diào)產(chǎn)生電路還包含第二雙斬波電路，所述第二雙斬波電路包含響應(yīng)于第三 斬波信號(hào)c〇s(c〇BBt)而對(duì)第二校準(zhǔn)電流進(jìn)行斬波的第一斬波電路且還包含響應(yīng)于第四斬 波信號(hào)而對(duì)所述第一斬波電路的輸出進(jìn)行斬波的第二斬波電路，其中所述第二 斬波電路的輸出被注入到所述功率放大器與所述混頻器電路之間的所述接口中，其中ω ΒΒ 為基帶角頻率且ωω為本機(jī)振蕩器角頻率。
14. 根據(jù)權(quán)利要求13所述的收發(fā)器電路，其中所述第一雙斬波電路包含耦合于第一參 考電壓與第一斬波器晶體管及第二斬波器晶體管的源極之間的第一電流源晶體管，所述第 一雙斬波電路還包含：第三斬波器晶體管，其具有耦合到所述第一斬波器晶體管的漏極的 源極及耦合到所述第一諧振電路的所述第一端子的漏極；第四斬波器晶體管，其具有耦合 到所述第一斬波器晶體管的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子 的漏極；第五斬波器晶體管，其具有耦合到所述第二斬波器晶體管的漏極的源極及耦合到 所述第一諧振電路的所述第一端子的漏極；及第六斬波器晶體管，其具有耦合到所述第二 斬波器晶體管的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極，所述 第四斬波信號(hào)耦合到所述混頻器電路的輸入，所述第一斬波信號(hào)sin(c〇 BBt)施 加到所述第二斬波器晶體管的柵極，第五斬波信號(hào)_(3〇8(ωω〇耦合到所述混頻器電路的 另一輸入，第六斬波信號(hào)_sin(? BBt)耦合到所述第一斬波器晶體管的柵極，所述第二斬波 信號(hào)sin 耦合到所述第三斬波器晶體管及所述第六斬波器晶體管的柵極，且第七斬 波信號(hào)耦合到所述第四斬波器晶體管及所述第五斬波器晶體管的柵極， 且其中所述第二雙斬波電路包含耦合于所述第一參考電壓與第七斬波器晶體管及第 八斬波器晶體管的源極之間的第二電流源晶體管，所述第二音調(diào)注入器電路還包含：第九 斬波器晶體管，其具有耦合到所述第一斬波器晶體管的漏極的源極及耦合到所述第一諧 振電路的所述第一端子的漏極；第十?dāng)夭ㄆ骶w管，其具有耦合到所述第一斬波器晶體管 的所述漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極；第十一斬波器晶 體管，其具有耦合到所述第二斬波器晶體管的漏極的源極及耦合到所述第一諧振電路的 所述第一端子的漏極；及第十二斬波器晶體管，其具有耦合到所述第二斬波器晶體管的 所述漏極的源極及耦合到所述第一諧振電路的所述第二端子的漏極，所述第三斬波信號(hào) C〇S(?BBt)還耦合到所述第八斬波器晶體管的柵極，第八斬波信號(hào)-C〇S(C〇 BBt)還耦合到所 述第七斬波器晶體管的柵極，所述第四斬波信號(hào)cos 耦合到所述第九斬波器晶體管 及所述第十二斬波器晶體管的柵極，且第九斬波信號(hào)_(3〇8(ωω〇耦合到所述第十?dāng)夭ㄆ?晶體管及所述第十一斬波器晶體管的柵極。
15. -種用于減小包含同相信號(hào)及正交相位信號(hào)的集成電路收發(fā)器電路的功率消耗且 改進(jìn)其動(dòng)態(tài)范圍的方法，所述方法包括： (a) 提供耦合到第一放大器與介接電路之間的窄帶接口的第一諧振電路，所述第一諧 振電路包含共同確定所述第一諧振電路的諧振頻率的可編程第一電抗元件及第二電抗元 件； (b) 將在一頻率范圍內(nèi)的音調(diào)注入到所述第一諧振器電路中且感測(cè)所述同相信號(hào)及所 述正交相位信號(hào)中的一者的最大振幅；及 (c) 響應(yīng)于所述振幅感測(cè)的結(jié)果而調(diào)整所述可編程第一電抗元件的電容以便將所述第 一諧振電路的所述諧振頻率從錯(cuò)誤值移位到所要諧振頻率。
16. 根據(jù)權(quán)利要求15所述的方法，其包含提供所述窄帶接口作為包含以下各項(xiàng)的群組 中的一者：匹配諧振網(wǎng)絡(luò)與低噪聲放大器之間的接口、所述匹配諧振網(wǎng)絡(luò)與功率放大器之 間的接口、所述低噪聲放大器與混頻器電路之間的接口及所述功率放大器與所述混頻器電 路之間的接口。
17. 根據(jù)權(quán)利要求15所述的方法，其中所述第一放大器為包含輸入電路的低噪聲放大 器，所述輸入電路包含可編程輸入晶體管陣列，所述可編程輸入晶體管陣列包含經(jīng)并聯(lián)連 接經(jīng)二進(jìn)制加權(quán)晶體管群組，所述方法包含控制所述可編程輸入晶體管陣列的晶體管以調(diào) 整所述可編程晶體管陣列的電導(dǎo)來改進(jìn)耦合于所述可編程晶體管陣列的控制電極與RF信 號(hào)源之間的第二諧振電路之間的匹配。
18. 根據(jù)權(quán)利要求15所述的方法，其包含操作控制電路及振幅感測(cè)電路以搜索選擇代 碼，以用于調(diào)整所述可編程第一電抗元件的所述電容及所述可編程第一晶體管陣列的所述 電導(dǎo)，以便將所述第一諧振電路的所述諧振頻率及第二諧振電路的諧振頻率分別校準(zhǔn)為所 要諧振頻率。
19. 根據(jù)權(quán)利要求15所述的方法，其中步驟（b)包含操作混頻器電路以產(chǎn)生所述 同相信號(hào)及所述正交相位信號(hào)及操作雙斬波電路，所述雙斬波電路包含響應(yīng)于第一斬波 信號(hào)而對(duì)校準(zhǔn)電流進(jìn)行斬波的第一斬波電路且還包含響應(yīng)于第二斬波信號(hào) cos (ω BBt)而對(duì)所述第一斬波電路的輸出進(jìn)行斬波的第二斬波電路，所述方法包含將所述 第二斬波電路的輸出信號(hào)注入到所述窄帶接口中。
20. -種用于減小包含同相信號(hào)通道及正交相位信號(hào)通道的集成電路收發(fā)器電路的功 率消耗且改進(jìn)其動(dòng)態(tài)范圍的系統(tǒng)，所述系統(tǒng)包括： (a) 第一諧振電路，其耦合到第一放大器與介接電路之間的窄帶接口，所述第一諧振電 路包含共同確定所述第一諧振電路的諧振頻率的可編程第一電抗元件及第二電抗元件； (b) 用于將在一頻率范圍內(nèi)的音調(diào)注入到所述第一諧振器電路中的構(gòu)件及用于感測(cè)所 述同相信號(hào)及所述正交相位信號(hào)中的一者的最大振幅的構(gòu)件；及 (c) 用于響應(yīng)于所述振幅感測(cè)的結(jié)果而調(diào)整所述可編程第一電抗元件的電容以便將所 述第一諧振電路的所述諧振頻率從錯(cuò)誤值移位到所要諧振頻率的構(gòu)件。
【文檔編號(hào)】H04B1/40GK104218970SQ201410242891
【公開日】2014年12月17日 申請(qǐng)日期:2014年6月3日 優(yōu)先權(quán)日:2013年6月3日
【發(fā)明者】蘇迪普托·查克拉博蒂 申請(qǐng)人:德州儀器公司