一種vpr高清錄播一體的制造方法
【專利摘要】本發(fā)明公開了一種VPR高清錄播一體機(jī)，包括視頻合路模塊和核心處理器，所述視頻合路模塊包括第一HDMI接口、第一SDI接口、第二SDI接口、第三SDI接口、HDMI解碼芯片、第一SDI解碼芯片、第二SDI解碼芯片、第三SDI解碼芯片、FPGA芯片、FLASH芯片及FPGA外圍電路；所述核心處理器包括SOC芯片、NANDFLASH芯片、音頻編解碼芯片、以太網(wǎng)芯片、RS232芯片和輸出接口。本發(fā)明在傳統(tǒng)HDMI接口的基礎(chǔ)上增設(shè)了SDI接口，可通過SDI接口與FPGA芯片、SOC芯片的配合直接接收SDI標(biāo)準(zhǔn)的信號，省去了3個SDI轉(zhuǎn)HDMI的轉(zhuǎn)換器，方便了工程安裝和降低了總成本，而且延長了視頻信號的傳輸距離。本發(fā)明可廣泛應(yīng)用于視頻處理領(lǐng)域。
【專利說明】一種VPR高清錄播一體機(jī)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及視頻處理【技術(shù)領(lǐng)域】,尤其是一種VPR高清錄播一體機(jī)。
【背景技術(shù)】
[0002]名詞解釋:
VPR:視頻播放與錄制；
HDMI接口:高清晰度多媒體接口。
[0003]SDI接口:數(shù)字分量串行接口。
[0004]SoC:System on Chip的縮寫，稱為芯片級系統(tǒng)。
[0005]SATA 接口:Serial Advanced Technology Attachment,串行 ATA 接口的縮寫。
[0006]SD-CARD接口:安全數(shù)碼卡接口。
[0007]BNC接口:刺刀螺母連接器，同軸細(xì)纜接頭的一種。
[0008]LINE IN接口:音頻輸入接口。
[0009]LINE OUT接口:音頻輸出接口。
[0010]DDR2:第二代雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器。
[0011]DDR3:第三代雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器。
[0012]目前，大部分的高清錄播設(shè)備采用HDMI標(biāo)準(zhǔn)接口來接收信號，而高清攝像頭過來的信號一般是SDI接口標(biāo)準(zhǔn)的。因此錄播設(shè)備采用HDMI接口采集視頻信號時，需要接一個SDI轉(zhuǎn)HDMI的轉(zhuǎn)換器，不便于工程安裝，且視頻信號的傳輸距離較短。

【發(fā)明內(nèi)容】

[0013]為了解決上述技術(shù)問題，本發(fā)明的目的是:提供一種工程安裝方便和視頻信號傳輸距離較長的VPR高清錄播一體機(jī)。
[0014]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種VPR高清錄播一體機(jī)，包括視頻合路模塊和核心處理器，所述視頻合路模塊包括第一 HDMI接口、第一 SDI接口、第二 SDI接口、第三SDI接口、HDMI解碼芯片、第一 SDI解碼芯片、第二 SDI解碼芯片、第三SDI解碼芯片、FPGA芯片、FLASH芯片及FPGA外圍電路；所述核心處理器包括SOC芯片、NAND FLASH芯片、音頻編解碼芯片、以太網(wǎng)芯片、RS232芯片和輸出接口 ；
所述第一 SDI接口通過第一 SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接，所述第二SDI接口通過第二 SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接；第三SDI接口通過第三SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接；所述第一 HDMI接口通過HDMI解碼芯片進(jìn)而與FPGA芯片的輸入端連接，所述FLASH芯片及FPGA外圍電路均與FPGA芯片連接；
所述SOC芯片通過并行數(shù)據(jù)總線與FPGA芯片連接，所述NAND FLASH芯片與SOC芯片連接，所述音頻編解碼芯片、RS232芯片和以太網(wǎng)芯片均連接在SOC芯片和輸出接口之間。
[0015]進(jìn)一步，還包括ARM芯片，所述ARM芯片分別與FPGA芯片和SOC芯片連接。
[0016]進(jìn)一步，所述輸出接口包括第二 HDMI接口、SATA接口、SD-CARD接口、麥克風(fēng)接口、以太網(wǎng)接口、RS232 接 口、RS485 接口、BNC 接口、LINE IN 接口、LINE OUT 接口、USB 接口和復(fù)位按鍵，所述復(fù)位按鍵與ARM芯片連接，所述第二 HDMI接口、SATA接口、SD-CARD接口、RS485接口、BNC接口和USB接口均與SOC芯片連接，所述麥克風(fēng)接口、LINE IN接口和LINEOUT接口均通過音頻編解碼芯片進(jìn)而與SOC芯片連接。
[0017]進(jìn)一步，所述FPGA芯片還分別連接有第一 DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四DDR2芯片。
[0018]進(jìn)一步，所述SOC芯片還分別連接有第一 DDR3芯片、第二 DDR3芯片、第三DDR3芯片和第四DDR3芯片。
[0019]進(jìn)一步，所述FPGA芯片為EP4CE40F23C8N芯片，所述第一 SDI解碼芯片、第二 SDI解碼芯片和第三SDI解碼芯片均為GV7601-1BE3芯片，所述HDMI解碼芯片為ADV7441ABSTZ-170芯片，所述第一 DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四DDR2芯片均為 MT47H32M16HR-25EL:G 芯片。
[0020]進(jìn)一步，所述SOC芯片為TMS320DM8148BCYE1芯片，所述音頻編解碼芯片為TLV320AIC3106IRGZT芯片，所述以太網(wǎng)芯片為AR8031-AL1A芯片，所述第一 DDR3芯片、第二DDR3芯片、第三DDR3芯片和第四DDR3芯片均為K4B1G1646E-BCH9芯片，所述NAND FLAH芯片為 MT29F2G16ABAEAWP:E 芯片，所述 RS232 芯片為 MAX3232ESE 芯片。
[0021]進(jìn)一步，所述HDMI解碼芯片、第一 SDI解碼芯片和第二 SDI解碼芯片均設(shè)置在FPGA芯片的左側(cè)，所述第三SDI解碼芯片設(shè)置在FPGA芯片的右側(cè)，所述第一 DDR2芯片和第二 DDR2芯片設(shè)置在FPGA芯片的底側(cè)，所述第三DDR2芯片和第四DDR2芯片設(shè)置在FPGA芯片的頂側(cè)。
[0022]本發(fā)明的有益效果是:包括與第一 HDMI接口并行連接的第一 SDI接口、第二 SDI接口和第三SDI接口，在傳統(tǒng)HDMI接口的基礎(chǔ)上增設(shè)了 SDI接口，可通過SDI接口與FPGA芯片、SOC芯片的配合直接接收SDI標(biāo)準(zhǔn)的信號，省去了 3個SDI轉(zhuǎn)HDMI的轉(zhuǎn)換器，方便了工程安裝和降低了總成本，而且延長了視頻信號的傳輸距離。
【專利附圖】

【附圖說明】
[0023]下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。
[0024]圖1為本發(fā)明一種VPR高清錄播一體機(jī)的原理框圖；
圖2為FPGA芯片的四個方向示意圖。
【具體實(shí)施方式】
[0025]參照圖1，一種VPR高清錄播一體機(jī)，包括視頻合路模塊和核心處理器，所述視頻合路模塊包括第一 HDMI接口、第一 SDI接口、第二 SDI接口、第三SDI接口、HDMI解碼芯片、第一 SDI解碼芯片、第二 SDI解碼芯片、第三SDI解碼芯片、FPGA芯片、FLASH芯片及FPGA外圍電路；所述核心處理器包括SOC芯片、NAND FLASH芯片、音頻編解碼芯片、以太網(wǎng)芯片、RS232芯片和輸出接口 ；
所述第一 SDI接口通過第一 SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接，所述第二SDI接口通過第二 SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接；第三SDI接口通過第三SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接；所述第一 HDMI接口通過HDMI解碼芯片進(jìn)而與FPGA芯片的輸入端連接，所述FLASH芯片及FPGA外圍電路均與FPGA芯片連接；
所述SOC芯片通過并行數(shù)據(jù)總線與FPGA芯片連接，所述NAND FLASH芯片與SOC芯片連接，所述音頻編解碼芯片、RS232芯片和以太網(wǎng)芯片均連接在SOC芯片和輸出接口之間。
[0026]其中，視頻合路模塊，用于進(jìn)行視頻預(yù)處理和合并超幀。
[0027]核心處理器，用于實(shí)現(xiàn)畫面顯示、音視頻格式壓縮、存儲模式、WEB服務(wù)、通道參數(shù)配置、訪問方式、各種網(wǎng)絡(luò)協(xié)議以及遠(yuǎn)程升級等核心功能。
[0028]參照圖1，進(jìn)一步作為優(yōu)選的實(shí)施方式，還包括ARM芯片，所述ARM芯片分別與FPGA芯片和SOC芯片連接。
[0029]ARM芯片，對FPGA芯片和SOC芯片產(chǎn)生復(fù)位信號以及進(jìn)行參數(shù)配置。
[0030]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述輸出接口包括第二 HDMI接口、SATA接口、SD-CARD 接 口、麥克風(fēng)接 口、以太網(wǎng)接口、RS232 接 口、RS485 接口、BNC 接口、LINE IN 接口、LINE OUT接口、USB接口和復(fù)位按鍵，所述復(fù)位按鍵與ARM芯片連接，所述第二 HDMI接口、SATA接口、SD-CARD接口、RS485接口、BNC接口和USB接口均與SOC芯片連接，所述麥克風(fēng)接口、LINE IN接口和LINE OUT接口均通過音頻編解碼芯片進(jìn)而與SOC芯片連接。
[0031]參照圖1，進(jìn)一步作為優(yōu)選的實(shí)施方式，所述FPGA芯片還分別連接有第一 DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四DDR2芯片。
[0032]參照圖1，進(jìn)一步作為優(yōu)選的實(shí)施方式，所述SOC芯片還分別連接有第一 DDR3芯片、第二 DDR3芯片、第三DDR3芯片和第四DDR3芯片。
[0033]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述FPGA芯片為EP4CE40F23C8N芯片，所述第一 SDI解碼芯片、第二 SDI解碼芯片和第三SDI解碼芯片均為GV7601-1BE3芯片，所述HDMI解碼芯片為ADV7441ABSTZ-170芯片，所述第一 DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四 DDR2 芯片均為 MT47H32M16HR-25EL:G 芯片。
[0034]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述SOC芯片為TMS320DM8148BCYE1芯片，所述音頻編解碼芯片為TLV320AIC3106IRGZT芯片，所述以太網(wǎng)芯片為AR8031-AL1A芯片，所述第一DDR3芯片、第二 DDR3芯片、第三DDR3芯片和第四DDR3芯片均為K4B1G1646E-BCH9芯片，所述 NAND FLAH 芯片為 MT29F2G16ABAEAWP:E 芯片，所述 RS232 芯片為 MAX3232ESE 芯片。
[0035]參照圖1，進(jìn)一步作為優(yōu)選的實(shí)施方式，所述HDMI解碼芯片、第一 SDI解碼芯片和第二 SDI解碼芯片均設(shè)置在FPGA芯片的左側(cè)，所述第三SDI解碼芯片設(shè)置在FPGA芯片的右側(cè)，所述第一 DDR2芯片和第二 DDR2芯片設(shè)置在FPGA芯片的底側(cè)，所述第三DDR2芯片和第四DDR2芯片設(shè)置在FPGA芯片的頂側(cè)。
[0036]其中，F(xiàn)PGA芯片的左側(cè)、右偵彳、頂側(cè)和底側(cè)四個方向如圖2所示。
[0037]下面結(jié)合具體實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)說明。
[0038]實(shí)施例一
本實(shí)施例對本發(fā)明一種VPR高清錄播一體機(jī)的具體結(jié)構(gòu)和功能進(jìn)行介紹。
[0039]本發(fā)明一種VPR高清錄播一體機(jī)包括兩大模塊:視頻合路處理模塊和核心處理器。
[0040]( I)、視頻合路處理模塊
視頻合路處理模塊主要實(shí)現(xiàn)視頻預(yù)處理和合并超幀的功能。該模塊主要由一塊支持HDMI標(biāo)準(zhǔn)的音視頻解碼芯片ADV7441ABSTZ-170、三塊支持SDI標(biāo)準(zhǔn)的音視頻解碼芯片GV7601-1BE3、四塊 DDR2 芯片 MT47H32M16HR-25EL:G、一塊 FPGA 芯片 EP4CE40F23C8N 及其外設(shè)組成。
[0041]FPGA芯片的四個方向定義為左側(cè)、右側(cè)、頂側(cè)和底側(cè)(如圖2所示)，每一側(cè)與不同的芯片器件組合連接，構(gòu)成了視頻合路處理部分。FPGA芯片的左側(cè)和右側(cè)的一部分連接了一塊DV7441ABSTZ-170芯片和三塊GV7601-1BE3芯片，這四塊音視頻解碼芯片(HDMI解碼芯片、第一 SDI解碼芯片、第二 SDI解碼芯片、第三SDI解碼芯片)是并行連接關(guān)系，視頻信號經(jīng)過這四塊芯片并行輸入到FPGA內(nèi)部。DV7441ABSTZ-170的前面是一個HDMI接口和一個VGA接口，用于接收以HDMI接口或者VGA接口混合輸入的高清視頻信號。三塊GV7601-1BE3芯片的前面各有一個SDI接口，這三個SDI接口用于直接接收SDI標(biāo)準(zhǔn)的高清視頻信號，不但可以延長視頻信號的傳輸距離，還可以省去SDI轉(zhuǎn)HDMI的轉(zhuǎn)換器。四塊DDR2芯片(第一DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四DDR2芯片)放置在FPGA芯片的底側(cè)和頂偵牝用于實(shí)現(xiàn)與FPGA的數(shù)據(jù)交互、數(shù)據(jù)處理和數(shù)據(jù)存儲等功能。
[0042](2)、核心處理器
核心處理器主要實(shí)現(xiàn)畫面顯示、音視頻格式壓縮、存儲模式、WEB服務(wù)器、通道參數(shù)配置、訪問方式、各種網(wǎng)絡(luò)協(xié)議以及遠(yuǎn)程升級等核心功能。該模塊主要由一塊SOC芯片 TMS320DM8148BCYE1、一 塊 NAND FLASH 芯片 MT29F2G16ABAEAWP:E、四塊 DDR3 芯片K4B1G1646E-BCH9、一塊音頻編解碼芯片TLV320AIC3106IRGZT、一塊千兆以太網(wǎng)芯片AR8031-AL1A、一塊 232 芯片 MAX3232ESE 組成。
[0043]核心處理器的內(nèi)部連接方式可細(xì)分為兩部分:數(shù)據(jù)處理部分和接口部分。在數(shù)據(jù)處理部分，SOC芯片使用專用引腳分別與一塊NAND FLASH芯片和四塊DDR3芯片(第一 DDR3芯片、第二 DDR3芯片、第三DDR3芯片和第四DDR3芯片)連接，用于實(shí)現(xiàn)數(shù)據(jù)交互和數(shù)據(jù)處理等功能。在接口部分，HDMI接口、SATA接口、USB接口、SD-CARD接口、BNC接口和RS485接口都直接連接到SOC芯片；RS232接口先與RS232芯片連接然后再連接到SOC芯片；麥克風(fēng)接口、LINE IN接口和LINE OUT接口先與音頻編解碼芯片TLV320AIC3106IRGZT連接然后再連接到SOC芯片上；以太網(wǎng)接口則先與千兆以太網(wǎng)芯片AR8031-AL1A連接然后再連接到SOC芯片。所有的輸出接口都是并行關(guān)系，用于實(shí)現(xiàn)所有的對外連接功能。
[0044]視頻合路處理模塊和核心處理器之間的連接，是通過FPGA芯片與SOC芯片的連接而實(shí)現(xiàn)的。視頻合路處理模塊的FPGA芯片通過使用在其底側(cè)的并行數(shù)據(jù)總線與核心處理器的SOC芯片連接，從而實(shí)現(xiàn)不同功能模塊間的互連。
[0045]實(shí)施例二
本實(shí)施例對本發(fā)明的工作原理進(jìn)行介紹。
[0046]本發(fā)明的工作原理如下:
HDMI接口通過一塊ADV7441ABSTZ-170芯片采集高清視頻信號并將采集到的視頻信號傳輸給FPGA芯片進(jìn)行數(shù)字圖像處理。ADV7441ABSTZ-170內(nèi)部含有一個分量處理器和標(biāo)清處理器，還含有一個5線式超級自適應(yīng)2D梳狀濾波器，可用于對圖像信號進(jìn)行降噪，并可在解碼復(fù)合視頻信號時提供出色的色度和亮度分離，然后以Cyber或者RGB的格式傳輸給FPGA芯片進(jìn)行數(shù)字圖像處理。
[0047]三路SDI接口輸入分別通過三塊支持SDI標(biāo)準(zhǔn)的音視頻解碼芯片GV7601-1BE3芯片進(jìn)行視頻解碼，把接收的視頻信號轉(zhuǎn)換為27MHz的并行信號后傳輸給FPGA芯片，由FPGA芯片完成圖像濾波等各種數(shù)字圖像處理功能。
[0048]FPGA芯片分別對HDMI接口和三路SDI接口上傳的四路視頻幀進(jìn)行去除噪聲處理后，將四路視頻幀合成一路超級幀。然后FPGA芯片將該超級幀以與每一路視頻信號相同的格式通過并行數(shù)據(jù)總線傳輸給SOC芯片，并存放在SOC芯片的DDR3芯片中。
[0049]而SOC芯片所在的核心處理器則需要完成圖像信號的合成處理，包含單畫面、畫中畫、畫外畫等7種格式的圖像合成處理。在核心處理器中還內(nèi)置了 Web服務(wù)器，用戶可通過Web服務(wù)器對各路視頻信號的亮度、飽和度、對比度、透明度進(jìn)行調(diào)整。同時，核心處理器會以H.264、MPEG-4或者M(jìn)-JPEG等格式中任意一種格式對各路視頻信號進(jìn)行編碼，輸出最大1080P §60幀的視頻流，然后將輸出的視頻流封裝到各種協(xié)議中。該輸出視頻流支持硬盤存儲、U盤存儲和網(wǎng)絡(luò)存儲等方式，Web客戶端可以通過請求RTSP流的方式查看實(shí)時該視頻。
[0050]與現(xiàn)有技術(shù)相比，本發(fā)明包括與第一HDMI接口并行連接的第一 SDI接口、第二 SDI接口和第三SDI接口，在傳統(tǒng)HDMI接口的基礎(chǔ)上增設(shè)了 SDI接口，可通過SDI接口與FPGA芯片、SOC芯片的配合直接接收SDI標(biāo)準(zhǔn)的信號，省去了 3個SDI轉(zhuǎn)HDMI的轉(zhuǎn)換器，方便了工程安裝和降低了總成本，而且延長了視頻信號的傳輸距離。
[0051]以上是對本發(fā) 明的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請權(quán)利要求所限定的范圍內(nèi)。
【權(quán)利要求】
1.一種VPR高清錄播一體機(jī)，其特征在于:包括視頻合路模塊和核心處理器，所述視頻合路模塊包括第一 HDMI接口、第一 SDI接口、第二 SDI接口、第三SDI接口、HDMI解碼芯片、第一 SDI解碼芯片、第二 SDI解碼芯片、第三SDI解碼芯片、FPGA芯片、FLASH芯片及FPGA外圍電路；所述核心處理器包括SOC芯片、NAND FLASH芯片、音頻編解碼芯片、以太網(wǎng)芯片、RS232芯片和輸出接口 ； 所述第一 SDI接口通過第一 SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接，所述第二SDI接口通過第二 SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接；第三SDI接口通過第三SDI解碼芯片進(jìn)而與FPGA芯片的輸入端連接；所述第一 HDMI接口通過HDMI解碼芯片進(jìn)而與FPGA芯片的輸入端連接，所述FLASH芯片及FPGA外圍電路均與FPGA芯片連接； 所述SOC芯片通過并行數(shù)據(jù)總線與FPGA芯片連接，所述NAND FLASH芯片與SOC芯片連接，所述音頻編解碼芯片、RS232芯片和以太網(wǎng)芯片均連接在SOC芯片和輸出接口之間。
2.根據(jù)權(quán)利要求1所述的一種VPR高清錄播一體機(jī)，其特征在于:還包括ARM芯片，所述ARM芯片分別與FPGA芯片和SOC芯片連接。
3.根據(jù)權(quán)利要求2所述的一種VPR高清錄播一體機(jī)，其特征在于:所述輸出接口包括第二 HDMI接口、SATA接口、SD-CARD接口、麥克風(fēng)接口、以太網(wǎng)接口、RS232接口、RS485接口、BNC接口、LINE IN接口、LINE OUT接口、USB接口和復(fù)位按鍵，所述復(fù)位按鍵與ARM芯片連接，所述第二 HDMI接口、SATA接口、SD-CARD接口、RS485接口、BNC接口和USB接口均與SOC芯片連接，所述麥克風(fēng)接口、LINE IN接口和LINE OUT接口均通過音頻編解碼芯片進(jìn)而與SOC芯片連接。
4.根據(jù)權(quán)利要求3所述的一種VPR高清錄播一體機(jī)，其特征在于:所述FPGA芯片還分別連接有第一 DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四DDR2芯片。
5.根據(jù)權(quán)利要求4所述的一種VPR高清錄播一體機(jī)，其特征在于:所述SOC芯片還分別連接有第一 DDR3芯片、第二 DDR3芯片、第三DDR3芯片和第四DDR3芯片。
6.根據(jù)權(quán)利要求5所述的一種VPR高清錄播一體機(jī)，其特征在于:所述FPGA芯片為EP4CE40F23C8N芯片，所述第一 SDI解碼芯片、第二 SDI解碼芯片和第三SDI解碼芯片均為GV7601-1BE3芯片，所述HDMI解碼芯片為ADV7441ABSTZ-170芯片，所述第一 DDR2芯片、第二 DDR2芯片、第三DDR2芯片和第四DDR2芯片均為MT47H32M16HR_25EL:G芯片。
7.根據(jù)權(quán)利要求6所述的一種VPR高清錄播一體機(jī)，其特征在于:所述SOC芯片為TMS320DM8148BCYE1芯片，所述音頻編解碼芯片為TLV320AIC3106IRGZT芯片，所述以太網(wǎng)芯片為AR8031-AL1A芯片，所述第一 DDR3芯片、第二 DDR3芯片、第三DDR3芯片和第四DDR3芯片均為K4B1G1646E-BCH9芯片，所述NAND FLAH芯片為MT29F2G16ABAEAWP:E芯片，所述RS232 芯片為 MAX3232ESE 芯片。
8.根據(jù)權(quán)利要求7所述的一種VPR高清錄播一體機(jī)，其特征在于:所述HDMI解碼芯片、第一 SDI解碼芯片和第二 SDI解碼芯片均設(shè)置在FPGA芯片的左側(cè)，所述第三SDI解碼芯片設(shè)置在FPGA芯片的右側(cè)，所述第一 DDR2芯片和第二 DDR2芯片設(shè)置在FPGA芯片的底側(cè)，所述第三DDR2芯片和第四DDR2芯片設(shè)置在FPGA芯片的頂側(cè)。
【文檔編號】H04N5/765GK104010152SQ201410232054
【公開日】2014年8月27日 申請日期:2014年5月28日 優(yōu)先權(quán)日:2014年5月28日
【發(fā)明者】楊琳, 葛海玉 申請人:廣州海昇計算機(jī)科技有限公司