基于cmos圖像傳感器的焦平面圖像壓縮裝置制造方法
【專利摘要】本發(fā)明涉及微電子學(xué)的集成電路設(shè)計領(lǐng)域和圖像編碼領(lǐng)域，為在CIS的輸出端可以直接得到經(jīng)過熵編碼之后的壓縮編碼，無需再度處理就可以直接進(jìn)行存儲或者傳輸，本發(fā)明采取的技術(shù)方案是，基于CMOS圖像傳感器的焦平面圖像壓縮裝置，由像素陣列、讀出及相關(guān)雙采樣電路、預(yù)測編碼電路、時序電路、模數(shù)轉(zhuǎn)換器和熵編碼電路組成，像素值首先傳送到讀出及相關(guān)雙采樣電路中進(jìn)行相關(guān)雙采樣以消除固定模式噪聲，接下來預(yù)測編碼電路求出預(yù)測值，之后預(yù)測值和像素值將通過模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，接著熵編碼模塊的列級數(shù)字減法器將完成預(yù)測值和像素值的作差操作以求得殘余值，最后熵編碼模塊將會對殘余值進(jìn)行編碼。本發(fā)明主要應(yīng)用于集成電路設(shè)計。
【專利說明】基于CMOS圖像傳感器的焦平面圖像壓縮裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子學(xué)的集成電路設(shè)計領(lǐng)域和圖像編碼領(lǐng)域，尤其涉及一種基于CMOS圖像傳感器的焦平面圖像壓縮裝置。
技術(shù)背景
[0002]CMOS圖像傳感器(CMOS Image Sensor, CIS)憑借其成本低、體積小、集成度高等特點，在許多領(lǐng)域逐漸成為圖像獲取的主流器件。但是，傳統(tǒng)CIS采集了完整的圖像信息，輸出數(shù)據(jù)量巨大，嚴(yán)重制約了其在無線傳感、生物醫(yī)療等領(lǐng)域的應(yīng)用。這些領(lǐng)域需要獲取大量的圖像信息并實時傳輸和存儲，因此需及時對其進(jìn)行壓縮等數(shù)據(jù)處理。傳統(tǒng)的壓縮方法是在CIS的讀出端獲取完整的圖像信息，接下來將這些信息傳輸?shù)叫酒酝膺M(jìn)行壓縮處理，最后將壓縮后的數(shù)據(jù)進(jìn)行傳輸或者存儲。不難發(fā)現(xiàn)，在壓縮過程以后許多冗余數(shù)據(jù)都被舍棄了，但是在CIS中為了獲取這些冗余數(shù)據(jù)耗費了大量的功耗和面積，可見，若能在CIS的輸出端直接獲取圖像信息的壓縮形式則可以在源頭消除數(shù)據(jù)冗余。
[0003]經(jīng)典的幀內(nèi)圖像壓縮算法有預(yù)測編碼、變換編碼和小波變換編碼等，其中前兩種占有重要的地位，應(yīng)用廣泛，且已被多種視頻、圖像編碼國際標(biāo)準(zhǔn)所采納。目前國內(nèi)外很多科研小組都對這種基于壓縮感知的CIS進(jìn)行了研究。其中變換編碼的硬件消耗比較大，并且是一種有損圖像壓縮方法，但是能達(dá)到較高的壓縮比；預(yù)測編碼是一種無損圖像壓縮方法且硬件消耗比較小，但是獲得的壓縮比略小。為了滿足科學(xué)研究和生物醫(yī)療等領(lǐng)域需要無損圖像的要求，并考慮到在焦平面上實現(xiàn)的電路復(fù)雜度。

【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有技術(shù)的不足，提出一種可以實現(xiàn)圖像壓縮的CIS結(jié)構(gòu)。在圖像獲取的同時完成預(yù)測編碼所需的全部處理步驟，在CIS的輸出端可以直接得到經(jīng)過熵編碼之后的壓縮編碼，無需再度處理就可以直接進(jìn)行存儲或者傳輸。為此，本發(fā)明采取的技術(shù)方案是，基于CMOS圖像傳感器的焦平面圖像壓縮裝置，由像素陣列、讀出及相關(guān)雙采樣電路、預(yù)測編碼電路、時序電路、模數(shù)轉(zhuǎn)換器(analog-to-digital converter, ADC)和熵編碼電路組成，從像素陣列中讀出的像素值首先傳送到讀出及相關(guān)雙采樣(correlated doublesample, CDS)電路中進(jìn)行相關(guān)雙采樣以消除固定模式噪聲，接下來預(yù)測編碼電路將在時序電路的控制下求出預(yù)測值，之后預(yù)測值和像素值將通過模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，接著熵編碼模塊的列級數(shù)字減法器將完成預(yù)測值和像素值的作差操作以求得殘余值，最后熵編碼模塊將會對殘余值進(jìn)行編碼。
[0005]預(yù)測編碼電路以2X2的像素塊為單元來進(jìn)行，每兩像素兩列共用一個預(yù)測編碼電路，2X2的像素塊按照從上到下的順序依次傳送到預(yù)測編碼電路中，預(yù)測編碼電路由積分電路和存儲電路兩部分組合而成，其中積分電路用于求取平均值，即預(yù)測值；存儲電路用于以列為單位存儲2X2像素塊中的像素值；列級減法器用于對像素值和預(yù)測值進(jìn)行求差運算以求得殘余值。[0006]熵編碼電路由比較器、列級ADC、數(shù)字減法器、非零判別電路和移位寄存器五個部分構(gòu)成；首先，將預(yù)測值和像素值分別輸入各自的列級比較器中進(jìn)行比較操作，同時分別輸入到列級ADC中進(jìn)行量化，由于還需要對預(yù)測值進(jìn)行量化，所以每兩列需要三個ADC ；
[0007]然后，比較器產(chǎn)生的數(shù)字值將會分別輸送到數(shù)字減法器和移位寄存器中；數(shù)字減法器為列級結(jié)構(gòu)，每一列各有一個，三個輸入端分別是預(yù)測值量化后的數(shù)字碼、像素值量化后的數(shù)字碼和順序控制位，比較器輸送進(jìn)來的比較結(jié)果將會用來控制數(shù)字減法器中減法的順序，使大的值與小的值相減，始終保持減法器輸出是正值，比較結(jié)果同時將作為符號位被輸送到移位寄存器中，成為輸出編碼的首位，若比較結(jié)果為正，則符號位為0，若比較結(jié)果為負(fù)，則符號位為I ;
[0008]將數(shù)字減法器的輸出按從MSB到LSB的順序按位(b7，b6...b0)輸送到非零判別電路中，若輸入是0，則進(jìn)行忽略處理，不對其進(jìn)行任何操作；若輸入bk是1，則對bk到b0的數(shù)字碼按順序輸入到移位寄存器中，bk代表第k位。
[0009]時序電路控制預(yù)測編碼過程分為三個工作狀態(tài):復(fù)位相、積分相和讀出相；在求平均值階段預(yù)測編碼電路得到像素塊的平均值；當(dāng)信號讀取階段到來時預(yù)測電路已經(jīng)完成了求平均值的操作，像素塊中的像素值存入預(yù)測編碼電路中的存儲電路。
[0010]積分電路由分別連接到兩像素列的兩個采樣電容CS、運放、采樣電容CS同相輸入控制開關(guān)、采樣電容CS反相輸入控制開關(guān)、運放反饋電容CC、運放反饋電容CC控制開關(guān)、運放反饋開關(guān)、參考點位至運放反饋電容CC間開關(guān)構(gòu)成。
[0011]存儲電路由分別連接到兩像素列的兩個采樣電容、運放、采樣電容反相輸入控制開關(guān)、運放反饋電容控制開關(guān)、運放反饋開關(guān)構(gòu)成。
[0012]本發(fā)明的技術(shù)特點與效果:
[0013]本發(fā)明提供了一種可以實現(xiàn)圖像壓縮的CMOS圖像傳感器結(jié)構(gòu)。將圖像壓縮所需的去相關(guān)操作和熵編碼操作都集成到CIS中，完成了預(yù)測編碼無損圖像壓縮，具有其他有損圖像壓縮方法無法比擬的優(yōu)勢。其中利用模擬電路的低功耗和低面積完成了預(yù)測值的求取，利用數(shù)字電路的高精度完成了熵編碼操作。在Cis的輸出端可以直接得到熵編碼后的碼值，無需再度進(jìn)行處理就可以直接進(jìn)行傳輸或者存儲，大大提升了圖像壓縮流程的處理效率。
【專利附圖】

【附圖說明】
[0014]圖1是本發(fā)明所提出CMOS圖像傳感器的整體結(jié)構(gòu)圖；
[0015]圖2是列級預(yù)測電路的結(jié)構(gòu)框圖；
[0016]圖3是預(yù)測電路的電路原理圖；
[0017]圖4是熵編碼電路的結(jié)構(gòu)框圖；
[0018]圖5是原始樣圖和殘余圖的像素灰度值分布直方圖。
【具體實施方式】
[0019]圖像壓縮方法分為兩步，即去除像素點之間的相關(guān)性和熵編碼，目前的焦平面圖像壓縮方法大都只能完成第一步，熵編碼的操作都需要傳輸?shù)叫酒酝膺M(jìn)行實現(xiàn)，這無疑大大削弱了片上進(jìn)行圖像壓縮的優(yōu)勢。若能將圖像壓縮的所有步驟都集成到芯片上進(jìn)行實現(xiàn)，那么無需繼續(xù)處理就可以在Cis的輸出端得到熵編碼后的碼值，這就能最大化的發(fā)揮這種基于壓縮感知的Cis的優(yōu)勢。
[0020]本發(fā)明在結(jié)構(gòu)上對傳統(tǒng)CIS進(jìn)行改進(jìn)，提出了一種基于CIS的焦平面圖像壓縮方法。不同于其它的焦平面圖像壓縮方法，本發(fā)明將圖像壓縮的去相關(guān)操作和熵編碼操作都集成到了 Cis中，CIS輸出端讀出的數(shù)據(jù)無需再度處理，可以直接進(jìn)行傳輸或者存儲。如圖1所示，整體架構(gòu)由像素陣列、讀出及相關(guān)雙采樣電路、預(yù)測電路、模數(shù)轉(zhuǎn)換器(analog-to-digital converter, ADC)和熵編碼電路組成。與傳統(tǒng)的CIS類似,從像素陣列中讀出的像素值首先傳送到相關(guān)雙采樣(correlated double sample,⑶S)電路中進(jìn)行相關(guān)雙采樣以消除固定模式噪聲，接下來預(yù)測編碼電路將在時序電路的控制下求出預(yù)測值，之后預(yù)測值和像素值將通過列級ADC進(jìn)行模數(shù)轉(zhuǎn)換，接著列級數(shù)字減法器將完成預(yù)測值和像素值的作差操作以求得殘余值，最后熵編碼模塊將會對殘余值進(jìn)行編碼。
[0021]整體架構(gòu)采用列級處理形式，預(yù)測編碼以2X2的像素塊為單元來進(jìn)行，所以每兩列共用一個預(yù)測編碼電路，2X2的像素塊按照從上到下的順序依次傳送到預(yù)測編碼電路中，模塊圖參見圖2，電路原理圖見圖3，它由積分電路和存儲電路兩部分組合而成，其中積分電路用于求取平均值，即預(yù)測值，具體通過開關(guān)電容電路將2X2像素塊中的四個像素值進(jìn)行累加并利用電容比例完成除四的操作，由電容CS、CC和運放Al構(gòu)成，采用了運放共享，兩列像素共用一個運放進(jìn)行電荷轉(zhuǎn)移的操作，其中CC的容值是CS的四倍以完成除以四的求平均操作；存儲電路用于以列為單位存儲2X2像素塊中的像素值，所以每列單獨用一個，其由Cl、C2、Cf、A2、Cl’、C2’、Cf’、A3’構(gòu)成，兩列為相同的電路結(jié)構(gòu)。各個電容的容值大小為:CS=1/4CC=0.5pf、Cl=C2=Cf=Cl’ =C2’ =Cf’ =0.5pf。;列級減法器用于對像素值和預(yù)測值進(jìn)行求差運算以求得殘余值。
[0022]整個預(yù)測編碼過程分為三個工作狀態(tài):復(fù)位相、積分相和讀出相。下面以一個2X2的像素塊為例說明電路的具體工作原理，如圖3所示，相關(guān)雙采樣以后的像素值以列為單位依次讀出到存儲電路和預(yù)測值產(chǎn)生電路中，同一行的像素同時讀出。
[0023]在復(fù)位階段，Kr、K1、Kr’、KI ’ 置高，CS 兩端的電壓變?yōu)?VCS=-Vr e f-Vo ff I+Vcds [i](i=l或2，表示行數(shù))，Ce上的電荷為QCC=-4CX Voff 1，其中Vref為運算放大器的參考電壓，Voffl為Al的失調(diào)電壓，Vcdsl為經(jīng)過相關(guān)雙采樣以后的像素值。下方的存儲電路在復(fù)位操作之后Cf兩端的電壓變?yōu)閂Cf=-Voff2，VCf ’ =-Voff3,這里Voff2和Voff3是A2和A3兩個運放的失調(diào)電壓。
[0024]在求平均值階段，K2置高，Cs兩端電壓變?yōu)閂offl，使得Cs上的電荷轉(zhuǎn)移到Ce上，這時QCc=CX (Vpix[l, l]+Vpix[l,2])-4CXVoffl,括號中為第一行第一列和第一行第二列的兩個像素值。這樣的操作會再重復(fù)一個周期，使四個像素值都完成累加和除四的操作。這時 QCc=CX (Vpix[l, 1]+Vpix[l, 2]+Vpix[2, I]+Vpix[2, 2])-4CXVoffl,由于 Ce 兩端的電壓為 Vom 和 Voffl，所以(Vom-Voffl-Vref) X4C=CX (Vpix[l, 1]+Vpix[l, 2]+Vpix[2，I]+Vpix[2, 2])-4CXVoffl,可得 Vom= I/4CX (Vpix[l, 1]+Vpix[l, 2]+Vpix[2, I]+Vpix[2，2])-Vref0這樣通過預(yù)測電路就可以得到像素塊的平均值，同時也消除了運算放大器的失調(diào)電壓。在以上求平均值的同時，像素值也按列分別存儲到各自的存儲電路中，Cl、Cl’和C2、C2’分別存儲了第一行和第二行的像素值，具體的操作是利用兩相不交疊時鐘控制SI和S2的選通來讀取像素值。Cl兩端的電壓為VCl=V⑶S[l，l]-Voff2，C2兩端的電壓為 VC2=VCDS[2, I]-Voff2, Cl’ 兩端的電壓為 VC1’ =VCDS[1，2]-Voff3，C2’ 兩端的電壓為VC2，=VCDS[2，2]-Voff3。
[0025]當(dāng)信號讀取階段到來時預(yù)測電路已經(jīng)完成了求平均值的操作，因此Vom保持穩(wěn)定的輸出。存儲電路在K1’、K2’、S1’和S2’的控制下完成C1、C1’、C2和C2’上電荷的轉(zhuǎn)移。當(dāng)把第一行的兩個像素值讀出之后，QCf=CXVCDS[l，I]-CXVoff2，QCf’ =CXVCDS[1，2]_CX Voff2。因此Vol=Vpix[i, I]-Vref, Vo2=Vpix[i, 2]-Vref (i=l, 2分別表示第一行和第二行的像素讀出值，同一行的像素值同時進(jìn)行讀出，因此2X2像素塊中的四個像素值需要兩個時鐘周期進(jìn)行讀取)。
[0026]整個編碼模塊由比較器、列級ADC、數(shù)字減法器、非零判別電路和移位寄存器五個部分構(gòu)成，如圖4所示。
[0027]首先，Vom和VoUVom和Vo2將分別輸入各自的列級比較器中進(jìn)行比較操作，同時三者分別輸入到列級ADC中進(jìn)行Sbit量化，由于還需要對預(yù)測值進(jìn)行量化，所以每兩列需要三個ADC。
[0028]然后，比較器產(chǎn)生的數(shù)字值將會分別輸送到數(shù)字減法器和移位寄存器中。數(shù)字減法器為列級結(jié)構(gòu)，每一列各有一個，三個輸入端分別是預(yù)測值量化后的數(shù)字碼、像素值量化后的數(shù)字碼和順序控制位，比較器輸送進(jìn)來的比較結(jié)果將會用來控制數(shù)字減法器中減法的順序，使大的值與小的值相減，始終保持減法器輸出是正值。這是因為G0L0MB-RICE編碼只能對正整數(shù)進(jìn)行編碼。比較結(jié)果同時將作為符號位被輸送到移位寄存器中，成為輸出編碼的首位，若比較結(jié)果為正，則符號位為0，若比較結(jié)果為負(fù)，則符號位為I。
[0029]數(shù)字減法器的輸出雖然是8bit，但是由于預(yù)測值和像素值的相關(guān)性，二者大小不會相差太多，所以減法器的輸出從MSB到LSB看，高位將會有許多0，換而言之，真正有效的數(shù)字碼是從首個非O位開始算起的。比如減法器的輸出是00001011，那么真正有效的數(shù)字碼只是1011，前面的0000并沒有什么意義，如果可以以1011而不是00001011輸出，那么編碼的壓縮比(CR)將會達(dá)到2，這也就達(dá)到了預(yù)測編碼圖像壓縮的目的。
[0030]為了解決這個問題在數(shù)字減法器后面緊跟著非零判別電路，其工作原理為:將數(shù)字減法器的輸出按從MSB到LSB的順序按位037>6吣130)輸送到非零判別電路中，若輸入是0，則進(jìn)行忽略處理，不對其進(jìn)行任何操作；若輸入bk是1，則對bk到bO的數(shù)字碼按順序輸入到移位寄存器中。到這時為止，移位寄存器中已經(jīng)得到了熵編碼以后的碼字，由符號位和預(yù)測差值的數(shù)字碼組合而成，其長度在Ibit至9bit的范圍內(nèi)浮動。
[0031]這樣的編碼方式是在G0L0MN-RICE編碼的基礎(chǔ)上改進(jìn)而來的，利用的都是圖像殘余值是以O(shè)為峰值進(jìn)行分布的，如圖5所示，左圖為圖像像素值的原始直方圖，右圖為經(jīng)過G0L0MN-RICE編碼后的像素值直方圖。殘余值越靠近0，則編碼長度越短，越遠(yuǎn)離0，則編碼長度越長。由于殘余值基本上都分布在0-50的灰度值范圍內(nèi)，超過這個范圍的殘余值基本上可以忽略不計，所以在編碼的過程中只需要考慮0-50的范圍。本發(fā)明的編碼方法和G0L0MN-RICE編碼法在圖像壓縮方面的表現(xiàn)是相當(dāng)?shù)?，但是電路實現(xiàn)的復(fù)雜度要低得多，更易于集成在CIS中。
[0032]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖給出一個具體數(shù)值的例子以作進(jìn)一步地詳細(xì)描述。
[0033]由于預(yù)測電路是以2X2的像素塊為單位進(jìn)行工作的，故以一個像素塊為單位對其工作過程進(jìn)行說明。假設(shè)像素塊中四個像素值分別為V[l，l]=1.3、V[l，2]=1.4、V[2, 1]=1.6、V[2, 2]=1.7，則第一行的像素值V[l，I]和V[l，2]將首先傳送到預(yù)測電路中進(jìn)行處理。它們會被分別傳送到各自的列級積分電路和采樣電路中，一個時鐘周期之后積分電路中CC兩端的電壓值為(V[l，l]+V[l，2])/4，而兩個列級儲存電路中的Cl則會分別對V[l，l]和V[l，2]進(jìn)行存儲。第二個時鐘周期到來的時候，V[2, I]和V[2，2]會以同樣的方式傳送到預(yù)測電路中，一個時鐘周期之后，積分電路中CC的電壓值為(V[l，l]+V[l，2]+V[2，l]+V[2，2])/4，這是像素塊中電壓的平均值，即為預(yù)測值，而兩個列級儲存電路中的C2則會分別對V[2，I]和V[2，2]進(jìn)行存儲。此時，積分電路中Vom=L 5，第一列存儲電路中VCl=L 3、VC2=1.6，第二列存儲電路中VCl ‘=1.4、VC2’ =1.7。接下來積分電路中的預(yù)測值、第一列存儲電路中的電壓值和第二列存儲電路中的電壓值將分別傳送到各自的三個列級比較器和ADC中進(jìn)行符號位求取和模數(shù)轉(zhuǎn)換，這也將分兩個時鐘周期進(jìn)行。首先，Vom、VCl和VCl ‘將被量化為01110011、01100111、01101100，接下來將在符號位的控制下利用數(shù)字減法器求取殘余值，兩個殘余值分別為00001100和0000111，進(jìn)行非零判別處理之后殘余值分別為1100和111，最終的編碼還要加上符號位，由于VCl和VCl ‘比預(yù)測值Vom小，所以符號位為I。故VCl和Vcr的最終殘余值編碼為11100和1111?？梢娺@兩個像素的壓縮比分別為8/5=1.6和8/4=2。第二行兩個像素值VC2和VC2 ‘和第一行的相同，在這不再贅述。
[0034]至此在CIS的讀出端已經(jīng)得到熵編碼以后的碼值，可以直接進(jìn)行存儲或者傳輸?？梢?，本發(fā)明可將預(yù)測編碼所需的預(yù)測值求取操作和熵編碼操作都融入到CMOS圖像傳感器的傳感過程中，大大提升了圖像壓縮處理效率。
【權(quán)利要求】
1.一種基于CMOS圖像傳感器的焦平面圖像壓縮裝置，其特征是，由像素陣列、讀出及相關(guān)雙采樣電路、預(yù)測編碼電路、時序電路、模數(shù)轉(zhuǎn)換器(analog-to-digital converter,ADC)和熵編碼電路組成，從像素陣列中讀出的像素值首先傳送到讀出及相關(guān)雙采樣(correlated double sample,⑶S)電路中進(jìn)行相關(guān)雙采樣以消除固定模式噪聲,接下來預(yù)測編碼電路將在時序電路的控制下求出預(yù)測值，之后預(yù)測值和像素值將通過模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換，接著熵編碼模塊的列級數(shù)字減法器將完成預(yù)測值和像素值的作差操作以求得殘余值，最后熵編碼模塊將會對殘余值進(jìn)行編碼。
2.如權(quán)利要求1所述的基于CMOS圖像傳感器的焦平面圖像壓縮裝置，其特征是，預(yù)測編碼電路以2X2的像素塊為單元來進(jìn)行，每兩像素兩列共用一個預(yù)測編碼電路，2X2的像素塊按照從上到下的順序依次傳送到預(yù)測編碼電路中，預(yù)測編碼電路由積分電路和存儲電路兩部分組合而成，其中積分電路用于求取平均值，即預(yù)測值；存儲電路用于以列為單位存儲2X2像素塊中的像素值；列級減法器用于對像素值和預(yù)測值進(jìn)行求差運算以求得殘余值。
3.如權(quán)利要求1所述的基于CMOS圖像傳感器的焦平面圖像壓縮裝置，其特征是，熵編碼電路由比較器、列級ADC、數(shù)字減法器、非零判別電路和移位寄存器五個部分構(gòu)成；首先，將預(yù)測值和像素值分別輸入各自的列級比較器中進(jìn)行比較操作，同時分別輸入到列級ADC中進(jìn)行量化，由于還需要對預(yù)測值進(jìn)行量化，所以每兩列需要三個ADC ； 然后，比較器產(chǎn)生的數(shù)字值將會分別輸送到數(shù)字減法器和移位寄存器中；數(shù)字減法器為列級結(jié)構(gòu)，每一列各有一個，三個輸入端分別是預(yù)測值量化后的數(shù)字碼、像素值量化后的數(shù)字碼和順序控制位，比較器輸送進(jìn)來的比較結(jié)果將會用來控制數(shù)字減法器中減法的順序，使大的值與小的值相減，始終保持減法器輸出是正值，比較結(jié)果同時將作為符號位被輸送到移位寄存器中，成為輸出編碼的首位，若比較結(jié)果為正，則符號位為0，若比較結(jié)果為負(fù)，則符號位為I ; 將數(shù)字減法器的輸出按從MSB到LSB的順序按位037>6吣130)輸送到非零判別電路中，若輸入是0，則進(jìn)行忽略處理，不對其進(jìn)行任何操作；若輸入bk是I，則對bk到b0的數(shù)字碼按順序輸入到移位寄存器中，bk代表第k位。
4.如權(quán)利要求1所述的基于CMOS圖像傳感器的焦平面圖像壓縮裝置，其特征是，時序電路控制預(yù)測編碼過程分為三個工作狀態(tài):復(fù)位相、積分相和讀出相；在求平均值階段預(yù)測編碼電路得到像素塊的平均值；當(dāng)信號讀取階段到來時預(yù)測電路已經(jīng)完成了求平均值的操作，像素塊中的像素值存入預(yù)測編碼電路中的存儲電路。
5.如權(quán)利要求2所述的基于CMOS圖像傳感器的焦平面圖像壓縮裝置，其特征是，積分電路由分別連接到兩像素列的兩個采樣電容CS、運放、采樣電容CS同相輸入控制開關(guān)、采樣電容CS反相輸入控制開關(guān)、運放反饋電容CC、運放反饋電容CC控制開關(guān)、運放反饋開關(guān)、參考點位至運放反饋電容CC間開關(guān)構(gòu)成。
6.如權(quán)利要求2所述的基于CMOS圖像傳感器的焦平面圖像壓縮裝置，其特征是，存儲電路由分別連接到兩像素列的兩個采樣電容、運放、采樣電容反相輸入控制開關(guān)、運放反饋電容控制開關(guān)、運放反饋開關(guān)構(gòu)成。
【文檔編號】H04N19/42GK103957411SQ201410138558
【公開日】2014年7月30日 申請日期:2014年4月8日 優(yōu)先權(quán)日:2014年4月8日
【發(fā)明者】姚素英, 于瀟, 徐江濤, 史再峰, 高靜, 高志遠(yuǎn), 聶凱明 申請人:天津大學(xué)