本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別是涉及像素單元讀出裝置及方法、像素陣列讀出裝置及方法。

背景技術(shù)：
圖像傳感器能夠捕捉圖像信號(hào)，并將其轉(zhuǎn)換為電信號(hào)，在終端設(shè)備上進(jìn)行顯示。目前圖像傳感器芯片已經(jīng)在消費(fèi)類電子、軍工、醫(yī)療成像和航空航天等領(lǐng)域得到了廣泛的應(yīng)用。傳統(tǒng)的圖像傳感器分為電荷耦合器件（Charge-CoupledDevice，CCD）和互補(bǔ)金屬氧化物半導(dǎo)體（ComplementaryMetal-Oxide-Semiconductor，CMOS）兩大類型。其中CMOS圖像傳感器能與現(xiàn)有的超大規(guī)模集成電路工藝相兼容，且功耗低，集成度高，易于功能擴(kuò)展，因此成為一種比較主流的技術(shù)。公開號(hào)為CN101707202A的中國(guó)專利披露了一種半浮柵晶體管（Semi-Floating-GateTransistor，SFGT），它是一種新型的半導(dǎo)體器件，能夠用作感光元件，基本結(jié)構(gòu)如圖1所示。所述半浮柵晶體管包括：形成在兩淺溝槽隔離STI501之間的半導(dǎo)體襯底500中的漏區(qū)514、源區(qū)511、位于漏區(qū)514和源區(qū)511中間的溝道512、源區(qū)514一側(cè)的淺溝槽隔離STI501與溝道512之間的的阱區(qū)503，以及位于阱區(qū)503中的反摻雜區(qū)502。所述阱區(qū)503的摻雜類型與漏區(qū)514相同，所述反摻雜區(qū)502的摻雜類型與阱區(qū)503相反。所述溝道512和所述阱區(qū)503、反摻雜區(qū)502靠近所述溝道512一側(cè)的上方形成有第一層絕緣膜506，所述第一層絕緣膜506上形成有浮柵區(qū)505。其中浮柵區(qū)505的摻雜類型與漏區(qū)514相反，且通過第一層絕緣膜506中的窗口504與所述反摻雜區(qū)502相接觸。所述浮柵區(qū)505上還覆蓋有第二層絕緣膜509，所述第二層絕緣膜509上形成有控制柵極507。其中，所述阱區(qū)503和反摻雜區(qū)502構(gòu)成感光二極管，能夠在反偏時(shí)接受光照，產(chǎn)生光生電流，對(duì)浮柵區(qū)505進(jìn)行充電，改變浮柵區(qū)505的電勢(shì)，導(dǎo)致晶體管的閾值電壓變化。半浮柵晶體管用作感光元件時(shí)，首先對(duì)反摻雜區(qū)502和半浮柵區(qū)505組成的光電二極管施加正偏電壓，進(jìn)行復(fù)位操作，清空半浮柵區(qū)505上的電荷；隨后對(duì)光電二極管施加反偏電壓，使其進(jìn)入曝光狀態(tài)，光生電荷被收集到半浮柵區(qū)505，其電壓升高，因此整個(gè)半浮柵晶體管器件的閾值電壓Vth下降，光照強(qiáng)度越大，半浮柵區(qū)電壓上升越多，閾值電壓Vth下降的程度也越大；在讀出階段，對(duì)控制柵電極507和漏端電極513分別施加一定的正電壓，則會(huì)有電流經(jīng)漏極514流向源極511。通過讀取源電極510的電流值的大小，反映出光照的強(qiáng)弱，從而達(dá)到感光的功能。如圖2所示為圖1所示的半浮柵晶體管作為感光器件的等效電路。如圖2中所示，半浮柵晶體管作為感光器件，由一個(gè)包含了浮柵區(qū)403的MOSFET402和一個(gè)感光二極管404所組成。如圖3所示為傳統(tǒng)的基于CMOS器件的像素結(jié)構(gòu)。與傳統(tǒng)的基于CMOS器件的像素結(jié)構(gòu)（3個(gè)晶體管加一個(gè)感光二極管）相比，基于半浮柵晶體管的像素僅需要一個(gè)晶體管就可以完成復(fù)位、曝光和讀出的操作，因此大大提高了像素的填充因子（感光區(qū)域面積與像素總面積之比），增加了圖像傳感器的靈敏度和分辨率。另外，基于半浮柵晶體管元件的像素陣列PIXELARRAY如圖4所示，包括若干行若干列，圖中僅示出第j列，第j+列，第i行和第i+1行，其它列或者行按圖示規(guī)律排列。其中，每一列像素或者每一行像素至少包括一個(gè)像素單元PIXEL，每個(gè)像素單元PIXEL由一個(gè)半浮柵晶體管元件組成，同一行的所有像素單元PIXEL中的半浮柵晶體管的控制柵電壓輸入端VG相連，同一行的所有漏極電壓VD全都相連，所述控制柵電壓輸入端VG和漏極電壓VD作為像素陣列PIXELARRAY的輸入電壓信號(hào)；同一列的所有像素單元PIXEL的源極全都互相連接，作為像素陣列PIXELARRAY的輸出電流信號(hào)。而目前，如圖4所示的基于半浮柵晶體管元件做感光元件的像素陣列PIXELARRAY的成像精度和成像效果不夠好，需要發(fā)展相關(guān)技術(shù)提高用半浮柵晶體管元件做感光元件的像素陣列PIXELARRAY的成像質(zhì)量。

技術(shù)實(shí)現(xiàn)要素：
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一像素單元讀出裝置及方法和像素陣列讀出裝置及方法，用于解決現(xiàn)有技術(shù)中基于半浮柵晶體管做感光元件的像素陣列的成像質(zhì)量需要提高的問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一像素單元讀出方法，其中，每個(gè)像素單元包括一半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間包括一光電二極管，且所述半浮柵晶體管的源極接地；所述像素單元讀出方法包括：復(fù)位步驟：將所述光電二極管正偏，以清空所述半浮柵中的電荷；第一讀取步驟：將進(jìn)行復(fù)位步驟后的所述半浮柵晶體管的漏極和控制柵相連，并讀取第一閾值電壓；曝光步驟：將所述光電二極管反偏，以進(jìn)入曝光狀態(tài)；第二讀取步驟：將進(jìn)行曝光操作后的所述半浮柵晶體管的漏極和控制柵相連，并讀取第二閾值電壓；輸出步驟：將所述第一閾值電壓和所述第二閾值電壓的差值輸出，得到閾值電壓信號(hào)。另外，本發(fā)明的技術(shù)方案還提供了一像素陣列讀出方法，所述像素陣列包括若干像素單元，每個(gè)像素單元包括一半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間包括一光電二極管；所述像素陣列讀出方法包括：選通步驟：選通所述像素陣列其中一行像素單元；像素單元讀出步驟：對(duì)選通的所述像素單元進(jìn)行如上所述的像素單元讀出方法。相應(yīng)的，本發(fā)明的技術(shù)方案還提供了一像素單元讀出裝置，每個(gè)像素單元包括一半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間包括一光電二極管，所述半浮柵晶體管的源極接地；所述像素單元讀出裝置至少包括：像素單元的信號(hào)輸入輸出模塊、時(shí)序生成模塊和相關(guān)雙采樣電路模塊；所述時(shí)序生成模塊通過所述信號(hào)輸入輸出模塊與所述半浮柵晶體管的漏極和控制柵相連，所述半浮柵晶體管的控制柵通過所述信號(hào)輸入輸出模塊與所述相關(guān)雙采樣電路模塊的輸入端相連；所述時(shí)序生成模塊適于通過所述信號(hào)輸入輸出模塊分別提供漏極信號(hào)和控制柵信號(hào)給所述半浮柵晶體管的漏極、控制柵，使得所述光電二極管正偏、反偏，或在所述光電二極管正偏后，通過所述信號(hào)輸入輸出模塊提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)使得所述相關(guān)雙采樣電路模塊讀取第一閾值電壓，或在所述光電二極管反偏后，提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)所述相關(guān)雙采樣電路模塊讀取第二閾值電壓；所述相關(guān)雙采樣電路模塊還適于將所述第一閾值電壓和所述第二閾值電壓的差值輸出，以得到閾值電壓信號(hào)。優(yōu)選的，所述信號(hào)輸入輸出模塊包括第一晶體管和第二晶體管，所述第一晶體管的第一電極與所述半浮柵晶體管的漏極相連，作為所述像素單元的漏極電壓輸入端；所述第一晶體管的第二電極與所述第二晶體管的第一電極相連，并連接至半浮柵晶體管的控制柵，作為所述像素單元的控制柵電壓輸入端；所述第一晶體管的柵極與第二晶體管的柵極相連，作為所述像素單元的讀取電壓輸入端；所述第二晶體管的第二電極作為所述像素單元的閾值電壓輸出端。優(yōu)選的，所述像素單元的閾值電壓輸出端與所述相關(guān)雙采樣電路模塊的輸入端相連。優(yōu)選的，所述第一晶體管和第二晶體管均為NMOS晶體管或均為PMOS晶體管。優(yōu)選的，所述時(shí)序生成模塊與所述信號(hào)輸入輸出模塊之間還連接有第一開關(guān)單元、第二開關(guān)單元和反相單元，所述第一開關(guān)單元適于導(dǎo)通所述時(shí)序生成模塊與所述半浮柵晶體管的漏極，所述第二開關(guān)單元適于導(dǎo)通所述時(shí)序生成模塊與所述半浮柵晶體管的控制柵，所述反相單元適于在所述時(shí)序生成模塊提供讀取信號(hào)時(shí)，使所述第一開關(guān)單元和第二開關(guān)單元截止。優(yōu)選的，所述第一開關(guān)單元和第二開關(guān)單元均為NMOS晶體管或均為PMOS晶體管。優(yōu)選的，所述像素單元讀出裝置還包括模數(shù)轉(zhuǎn)換模塊，所述相關(guān)雙采樣電路模塊的輸出端與所述模數(shù)轉(zhuǎn)換模塊的輸入端相連。優(yōu)選的，所述像素單元讀出裝置還包括放大器模塊，所述放大器模塊連接在所述相關(guān)雙采樣電路模塊的輸出端與所述模數(shù)轉(zhuǎn)換模塊的輸入端之間。相應(yīng)的，本發(fā)明的技術(shù)方案還提供了一種像素陣列讀出裝置，所述像素陣列至少包括兩行兩列像素單元，每個(gè)像素單元包括一半浮柵晶體管，所述半浮柵晶體管的漏極和控制柵之間包括一光電二極管，且所述半浮柵晶體管的源極接地；所述像素陣列讀出裝置至少包括：時(shí)序生成模塊、相關(guān)雙采樣電路模塊、若干像素單元的信號(hào)輸入輸出模塊；所述像素單元與所述信號(hào)輸入輸出模塊一一對(duì)應(yīng)相連，每行的像素單元中的漏極互相連接，每行的像素單元的控制柵互相連接；所述時(shí)序生成模塊通過所述信號(hào)輸入輸出模塊與每行所述像素單元中所述半浮柵晶體管的漏極和控制柵相連，每列所述像素單元中的所述半浮柵晶體管的控制柵通過對(duì)應(yīng)的所述信號(hào)輸入輸出模塊連接至總線，并與所述相關(guān)雙采樣電路模塊的輸入端相連；所述時(shí)序生成模塊適于通過所述信號(hào)輸入輸出模塊分別提供漏極信號(hào)和控制柵信號(hào)給所述半浮柵晶體管的漏極、控制柵，使得所述光電二極管正偏、反偏，或在所述光電二極管正偏后，通過所述信號(hào)輸入輸出模塊提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)使得所述相關(guān)雙采樣電路模塊讀取第一閾值電壓，或在所述光電二極管反偏后，提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)所述相關(guān)雙采樣電路模塊讀取第二閾值電壓；所述相關(guān)雙采樣電路模塊還適于將所述第一閾值電壓和所述第二閾值電壓的差值輸出，以得到閾值電壓信號(hào)。優(yōu)選的，所述時(shí)序生成模塊與每一行所述像素單元的信號(hào)輸入輸出模塊之間，均連接有第一開關(guān)單元、第二開關(guān)單元和反相單元，所述第一開關(guān)單元適于導(dǎo)通所述時(shí)序生成模塊與該行所述像素單元中半浮柵晶體管的漏極，所述第二開關(guān)單元適于導(dǎo)通所述時(shí)序生成模塊與該行所述像素單元中半浮柵晶體管的控制柵，所述反相單元適于在所述時(shí)序生成模塊提供讀取信號(hào)時(shí)，使對(duì)應(yīng)的所述第一開關(guān)單元和第二開關(guān)單元截止。如上所述，本發(fā)明的像素單元讀出裝置及方法、像素陣列讀出裝置及方法，具有以下有益效果：所述像素單元讀出裝置和像素陣列讀出裝置中在像素單元內(nèi)應(yīng)用的第一晶體管和第二晶體管均為開關(guān)晶體管，其尺寸可以選用最小尺寸的晶體管，因此也最大程度保留了像素的高填充因子的優(yōu)點(diǎn)；而其中的應(yīng)用到的所有模塊（時(shí)序生成模塊、相關(guān)雙采樣電路、模數(shù)轉(zhuǎn)換器等）皆為本行業(yè)中所普遍使用，因此有較高的可靠度。所述像素單元讀出方法和像素陣列讀出方法輸出量為兩次閾值電壓采樣的差值，最終得到的閾值電壓與半浮柵晶體管本身的閾值電壓無(wú)關(guān)，因此不受制造工藝偏差的影響，消除了成像過程中的固定模式噪聲（FPN）的問題，從而提高了成像的質(zhì)量。附圖說明圖1顯示為現(xiàn)有技術(shù)中半浮柵晶體管的結(jié)構(gòu)示意圖。圖2顯示為現(xiàn)有技術(shù)中半浮柵晶體管作為感光器件的等效電路示意圖。圖3顯示為現(xiàn)有技術(shù)中基于CMOS器件的像素結(jié)構(gòu)示意圖。圖4顯示為本發(fā)明實(shí)施例一中提供的基于半浮柵晶體管的像素陣列的結(jié)構(gòu)示意圖。圖5顯示為本發(fā)明實(shí)施例一中提供的像素單元讀出裝置的結(jié)構(gòu)示意圖。圖6顯示為本發(fā)明實(shí)施例一中提供的像素單元讀出方法的示意圖。圖7顯示為本發(fā)明實(shí)施例一中提供的像素單元讀出方法的工作時(shí)序的示意圖。圖8至圖11顯示為本發(fā)明實(shí)施例一中提供的像素單元讀出方法中所述像素單元讀出裝置等效圖。圖12顯示為本發(fā)明實(shí)施例二中提供的像素陣列讀出裝置的結(jié)構(gòu)示意圖。圖13顯示為本發(fā)明實(shí)施例二中提供的像素陣列讀出方法的示意圖。圖14所示為本發(fā)明實(shí)施例二中提供的像素陣列讀出方法的時(shí)序圖。元件標(biāo)號(hào)說明100像素單元200信號(hào)輸入輸出模塊300時(shí)序生成模塊400相關(guān)雙采樣模塊500模數(shù)轉(zhuǎn)換模塊M1第一晶體管M2第二晶體管VD漏極電壓輸入端VG控制柵電壓輸入端read讀取電壓輸入端VT閾值電壓輸出端M3第一開關(guān)單元M4第二開關(guān)單元vd漏極信號(hào)vg控制柵信號(hào)S0～S5步驟具體實(shí)施方式發(fā)明人發(fā)現(xiàn)，如圖4所示的像素陣列的輸出信號(hào)為電流，這樣會(huì)對(duì)成像質(zhì)量有影響，主要表現(xiàn)在兩個(gè)方面：首先，電流信號(hào)作為像素的輸出信號(hào)，相比電壓信號(hào)來(lái)說更難處理。電流信號(hào)讀出可能需要預(yù)先轉(zhuǎn)換為電壓信號(hào)，再進(jìn)行量化，轉(zhuǎn)換的過程增加了電路的面積和功耗，且額外引入了噪聲；而若直接通過電流模式的模數(shù)轉(zhuǎn)換器（ADC）進(jìn)行量化，則對(duì)ADC的精度要求很高，且電流模式的ADC功耗非常大，而且電流輸出節(jié)點(diǎn)的電壓變化也會(huì)反過來(lái)影響到電流本身的大小，從而惡化了精度。其次，電流信號(hào)輸出中包含了很大的固定模式噪聲（FPN）的成分。具體的，如圖3中像素陣列的讀取電流表達(dá)式（取第i行，第j列的像素）為：I(j)=K[VG(i)-VS(j)-Vth(i,j)]2（1）其中K為常數(shù)，VG（i）為該行的控制柵電壓，VS（j）為該列輸出節(jié)點(diǎn)電壓，Vth（i，j）為該像素的閾值電壓。由于集成電路工藝的難以做到完全均勻，各晶體管之間普遍存在閾值電壓非均一性現(xiàn)象，即每個(gè)像素中半浮柵晶體管的Vth都有所不同。據(jù)試驗(yàn)測(cè)試，不同像素中半浮柵晶體管的Vth的偏差可達(dá)20%至30%，且Vth（i，j）這一項(xiàng)出現(xiàn)在(1)式的平方項(xiàng)中，因此閾值電壓非均一性對(duì)于讀出電流也會(huì)產(chǎn)生十分顯著的影響，這種現(xiàn)象稱為固定模式噪聲（FPN），即即使各個(gè)像素處于相同光照強(qiáng)度下，各個(gè)像素讀出電流也會(huì)呈現(xiàn)出極大的差異，從而影響了成像的質(zhì)量。針對(duì)這樣的問題及其原因，本發(fā)明的技術(shù)方案提供了一種像素單元讀出裝置及方法和像素陣列讀出裝置及方法。以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。請(qǐng)參閱圖5至圖11。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。本實(shí)施例提供了一種像素單元讀出方法，每個(gè)像素單元包括一半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間包括一光電二極管，所述半浮柵晶體管還包括控制柵，所述控制柵適于被施加電壓，所述半浮柵適于與所述光電二極管導(dǎo)通；具體的，所述像素單元讀出方法包括：復(fù)位步驟：將所述光電二極管正偏，以清空所述半浮柵中的電荷；第一讀取步驟：將進(jìn)行復(fù)位步驟后的所述半浮柵晶體管的漏極和控制柵相連，并讀取第一閾值電壓；曝光步驟：將所述光電二極管反偏，以進(jìn)入曝光狀態(tài)；第二讀取步驟：將進(jìn)行曝光操作后的所述半浮柵晶體管的漏極和控制柵相連，并讀取第二閾值電壓；輸出步驟：將所述第一閾值電壓和所述第二閾值電壓的差值輸出，得到閾值電壓信號(hào)。另外，優(yōu)選的，還包括：將所述半浮柵晶體管的源極接地。上述讀出方法中輸出閾值電壓信號(hào)為半浮柵晶體管在曝光前后閾值電壓的變化量，與半浮柵晶體管本身的閾值電壓無(wú)關(guān)，不受制造工藝偏差的影響，消除了成像過程中的固定模式噪聲（FPN）的問題，從而提高了成像的質(zhì)量。相應(yīng)的，本實(shí)施例提供了一種像素單元讀出裝置，包括：所述半浮柵晶體管的源極接地；所述像素單元讀出裝置至少包括：像素單元的信號(hào)輸入輸出模塊、時(shí)序生成模塊和相關(guān)雙采樣電路模塊；所述時(shí)序生成模塊通過所述信號(hào)輸入輸出模塊與所述半浮柵晶體管的漏極和柵極相連，所述半浮柵晶體管的控制柵通過所述信號(hào)輸入輸出模塊與所述相關(guān)雙采樣電路模塊的輸入端相連；所述時(shí)序生成模塊適于通過所述信號(hào)輸入輸出模塊分別提供漏極信號(hào)和控制柵信號(hào)給所述半浮柵晶體管的漏極、控制柵，使得所述光電二極管正偏、反偏，或在所述光電二極管正偏后，通過所述信號(hào)輸入輸出模塊提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)使得所述相關(guān)雙采樣電路模塊讀取第一閾值電壓，或在所述光電二極管反偏后，提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)所述相關(guān)雙采樣電路模塊讀取第二閾值電壓；所述相關(guān)雙采樣電路模塊還適于將所述第一閾值電壓和所述第二閾值電壓的差值輸出，以得到圖像信號(hào)。上述讀出裝置中，所述像素單元的信號(hào)輸入輸出模塊中即便采用最小尺寸開關(guān)晶體管也不影響性能，因而能最大程度的保留像素單元的高填充因子的優(yōu)點(diǎn)；而時(shí)序生成模塊和相關(guān)雙采樣電路模塊等，皆可采用本行業(yè)中所普遍使用的技術(shù)成熟的集成電路模塊，可靠度較高。實(shí)施例一本實(shí)施例提供一種像素單元讀出裝置及其讀出方法。具體的，如圖5所示為本實(shí)施例提供的像素單元讀出裝置的結(jié)構(gòu)示意圖，其中每個(gè)像素單元讀出裝置連接一像素單元100，每個(gè)像素單元100包括一半浮柵晶體管，所述半浮柵晶體管的漏極和半浮柵之間有光電二極管，所述半浮柵晶體管還包括控制柵，所述控制柵適于被施加電壓，所述半浮柵適于與所述光電二極管導(dǎo)通；所述半浮柵晶體管的源極接地。所述像素單元讀出裝置包括：像素單元的信號(hào)輸入輸出模塊200、時(shí)序生成模塊300、CDS（相關(guān)雙采樣電路）模塊400和ADC（數(shù)模轉(zhuǎn)換器）模塊500。所述時(shí)序生成模塊300通過所述信號(hào)輸入輸出模塊200與所述半浮柵晶體管的漏極和控制柵相連，所述半浮柵晶體管的控制柵通過所述信號(hào)輸入輸出模塊200與所述相關(guān)雙采樣電路模塊400的輸入端相連。所述相關(guān)雙采樣電路模塊400的輸出端與所述模數(shù)轉(zhuǎn)換模塊500的輸入端相連。在本實(shí)施例中，所述信號(hào)輸入輸出模塊500還包括第一晶體管M1和第二晶體管M2，所述第一晶體管M1的第一電極與所述半浮柵晶體管的漏極相連，作為所述像素單元的漏極電壓輸入端VD；所述第一晶體管M1的第二電極與所述第二晶體管M2的第一電極相連，并連接至所述半浮柵晶體管的控制柵，作為所述像素單元的控制柵電壓輸入端VG；所述第一晶體管M1的柵極與第二晶體管M2的柵極相連，作為所述像素單元的讀取電壓輸入端read；所述第二晶體管M2的第二電極作為所述像素單元100的閾值電壓輸出端VT。所述像素單元100的閾值電壓輸出端VT與所述相關(guān)雙采樣電路模塊400的輸入端相連。在本實(shí)施例中，所述第一晶體管M1和第二晶體管M2均為NMOS晶體管，第一電極為漏極，第二電極為源極；在其它實(shí)施方式中，所述第一晶體管M1和第二晶體管M2也可以均為PMOS晶體管，第一電極為源極，第二電極為漏極。在本實(shí)施例中，所述時(shí)序生成模塊300與所述信號(hào)輸入輸出模塊200之間還連接有第一開關(guān)單元M3、第二開關(guān)單元M4和反相單元。所述時(shí)序生成模塊300包括漏極信號(hào)端、控制柵信號(hào)端和讀取信號(hào)端。所述時(shí)序生成模塊300的漏極信號(hào)端通過第一開關(guān)單元M3與所述信號(hào)輸入輸出模塊500的漏極電壓輸入端VD相連，控制柵信號(hào)端通過第二開關(guān)單元M4與所述信號(hào)輸入輸出模塊500的柵極電壓輸入端VG，讀取信號(hào)端通過反相器與所述信號(hào)輸入輸出模塊500中像素單元的讀取電壓輸入端read相連，并且所述讀取信號(hào)端還與所述第一開關(guān)單元M3和所述第二開關(guān)單元M4的柵極相連。所述第一開關(guān)單元M3適于導(dǎo)通所述時(shí)序生成模塊與所述半浮柵晶體管的漏極，所述第二開關(guān)單元M4適于導(dǎo)通所述時(shí)序生成模塊300與所述半浮柵晶體管的控制柵，所述反相單元適于在所述時(shí)序生成模塊300提供讀取信號(hào)時(shí)，使所述第一開關(guān)單元M3和第二開關(guān)單元M4截止。在本實(shí)施例中，所述第一開關(guān)單元M3和第二開關(guān)單元M4均為NMOS晶體管，在其它實(shí)施方式中，所述第一開關(guān)單元M3和第二開關(guān)單元M4也可以均為PMOS晶體管或者其它開關(guān)晶體管。所述時(shí)序生成模塊300適于在通過所述信號(hào)輸入輸出模塊200分別提供漏極信號(hào)vd和控制柵信號(hào)vg給所述半浮柵晶體管的漏極、控制柵，使得所述光電二極管正偏、反偏，或在所述光電二極管正偏后，通過所述信號(hào)輸入輸出模塊提供讀取信號(hào)將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)使得所述相關(guān)雙采樣電路模塊400讀取第一閾值電壓，或在所述光電二極管反偏后，提供讀取信號(hào)wr將所述半浮柵晶體管的漏極和控制柵相連，同時(shí)所述相關(guān)雙采樣電路模塊400讀取第二閾值電壓。所述相關(guān)雙采樣電路模塊400還適于將所述第一閾值電壓和所述第二閾值電壓的差值輸出，以得到圖像信號(hào)△Vout。所述模數(shù)轉(zhuǎn)換模塊500將相關(guān)雙采樣電路模塊400輸出的圖像信號(hào)△Vout轉(zhuǎn)化為數(shù)字信號(hào)輸出Dout。在本實(shí)施例中，所述像素單元讀出電路還包括放大器模塊（未圖示），所述放大器模塊連接在所述相關(guān)雙采樣電路模塊400的輸出端與所述模數(shù)轉(zhuǎn)換模塊500的輸入端之間。如圖6所示，為本實(shí)施例提供的像素單元讀出方法的示意圖，利用上述像素單元讀出裝置進(jìn)行。如圖7所示，為本實(shí)施例提供的像素單元讀出方法中，所述像素單元讀出裝置的工作時(shí)序。以下結(jié)合圖5至圖7，參考圖8至圖11，詳細(xì)介紹本實(shí)施例提供的像素單元讀出方法：其中，所述時(shí)序生成模塊通過第一開關(guān)單元M3提供漏極信號(hào)vd至所述像素單元的漏極電壓輸入端VD（半浮柵晶體管的漏極），通過第二開關(guān)單元M4提供控制柵信號(hào)vg至所述像素單元的柵極電壓輸入端VG（半浮柵晶體管的控制柵），所述讀取信號(hào)wr還通過反相器連接至所述像素單元的讀取電壓輸入端read（半浮柵晶體管的源極），所述讀取信號(hào)wr還連接至所述第一開關(guān)單元M3和第二開關(guān)單元M4的柵極，所述第二晶體管M2的源極作為所述像素單元100的閾值電壓輸出端VT。首先，執(zhí)行復(fù)位步驟S1：將所述光電二極管正偏，以清空所述半浮柵晶體管的半浮柵中的電荷；如圖7中從T0時(shí)刻開始，對(duì)所述像素單元進(jìn)行復(fù)位操作，時(shí)序產(chǎn)生模塊產(chǎn)生控制電壓：使得漏極信號(hào)vd為低電平，控制柵信號(hào)vg為高電平，讀取信號(hào)wr為高電平，使得第一開關(guān)單元M3和第二開關(guān)單元M4導(dǎo)通。讀取信號(hào)wr經(jīng)過反相器后使得讀取電壓輸入端read為低電平。參考圖5中的電路，讀取電壓輸入端read為低電平會(huì)關(guān)斷第一晶體管M1和第二晶體管M2，將半浮柵晶體管的控制柵和漏極隔離，并將半浮柵晶體管的控制柵與相關(guān)雙采樣電路模塊400隔離，防止此時(shí)控制柵電壓輸入端VG被錯(cuò)誤地連接到相關(guān)雙采樣電路模塊400上。此時(shí)的像素電路可以等效為如圖8所示，其中，半浮柵晶體管中控制柵電壓為控制柵信號(hào)vg，即為高電平Vhigh，漏極電壓為漏極信號(hào)vd，即為低電平Vlow，源極接地，即半浮柵晶體管的半浮柵和漏極之間的光電二極管處于正偏狀態(tài)，半浮柵晶體管的半浮柵上的電荷被清空，半浮柵晶體管被復(fù)位，此時(shí)整個(gè)半浮柵晶體管擁有最大的閾值電壓Vth0。接下來(lái)，執(zhí)行第一讀取步驟S2：將進(jìn)行復(fù)位步驟后的所述半浮柵晶體管的漏極和控制柵相連，并讀取第一閾值電壓；如圖7中從T1時(shí)刻開始，對(duì)復(fù)位后的像素單元進(jìn)行像素閾值電壓讀出。此時(shí)時(shí)序產(chǎn)生模塊產(chǎn)生以下控制電壓：讀取信號(hào)wr為低電平，使得第一開關(guān)晶體管M3和第二開關(guān)晶體管M4關(guān)斷，漏極信號(hào)vd和控制柵信號(hào)vg與半浮柵晶體管隔離。即漏極信號(hào)vd和控制柵信號(hào)vg為任何值都不對(duì)像素陣列產(chǎn)生影響。讀取信號(hào)wr經(jīng)過反相器后使得讀取電壓輸入端read為高電平。參考圖5中的電路，讀取電壓輸入端read為高電平會(huì)使第一晶體管M1和第二晶體管M2導(dǎo)通，將半浮柵晶體管的控制柵和漏極相連，并將半浮柵晶體管的控制柵與相關(guān)雙采樣電路模塊400的輸入端相連。此時(shí)該行的像素電路可以等效為如圖9所示，其中，半浮柵晶體管的控制柵和漏極相連接，源極接地。即半浮柵晶體管控制柵電壓最終會(huì)下降至半浮柵晶體管此時(shí)的閾值電壓Vth,rst=Vth0，并不再下降，該電壓傳輸?shù)较嚓P(guān)雙采樣電路模塊400，并被相關(guān)雙采樣電路模塊400采樣得到第一閾值電壓Vth,rst。接下來(lái)，執(zhí)行曝光步驟S3：將所述光電二極管反偏，以進(jìn)入曝光狀態(tài)；如圖7中從T2時(shí)刻開始，對(duì)像素單元進(jìn)行曝光操作，時(shí)序產(chǎn)生模塊產(chǎn)生以下控制電壓：漏極信號(hào)vd為高電平，控制柵信號(hào)vg為低電平，讀取信號(hào)wr為高電平，使得第一開關(guān)單元M3和第二開關(guān)單元M4導(dǎo)通。讀取信號(hào)wr經(jīng)過反相器A1后使得讀取電壓輸入端read為低電平。參考圖5中的電路，讀取電壓輸入端read為低電平會(huì)關(guān)斷第一晶體管M1和第二晶體管M2，將半浮柵晶體管的控制柵和漏極隔離，并將半浮柵晶體管的控制柵與相關(guān)雙采樣電路模塊400隔離，防止此時(shí)控制柵電壓輸入端VG被錯(cuò)誤地連接到相關(guān)雙采樣電路模塊400上。此時(shí)的像素電路可以等效為如圖10所示，其中，半浮柵晶體管中控制柵電壓為控制柵信號(hào)vg，即為低電平Vlow，漏極電壓為漏極信號(hào)vd，即為高電平Vhigh，源極接地，即半浮柵晶體管的半浮柵和漏極之間的光電二極管處于反偏狀態(tài)，半浮柵晶體管的半浮柵上不斷積累電荷，其電壓上升，半浮柵晶體管的閾值電壓不斷降低，且光越強(qiáng)，半浮柵上電荷積累越多，整個(gè)半浮柵晶體管的閾值電壓下降越多。整個(gè)曝光過程中，半浮柵晶體管的閾值電壓下降了Vth，此時(shí)半浮柵晶體管的閾值電壓Vth,exp為Vth0-Vth。接下來(lái)，執(zhí)行第二讀取步驟S4：將進(jìn)行曝光操作后的所述半浮柵晶體管的漏極和控制柵相連，并讀取第二閾值電壓；如圖7中從T3時(shí)刻開始，對(duì)曝光后的像素單元進(jìn)行像素閾值電壓Vth,exp進(jìn)行讀出。此時(shí)時(shí)序產(chǎn)生模塊產(chǎn)生以下控制電壓：讀取信號(hào)wr為低電平，使得第一開關(guān)晶體管M3和第二開關(guān)晶體管M4關(guān)斷，漏極信號(hào)vd和控制柵信號(hào)vg與半浮柵晶體管隔離。即漏極信號(hào)vd和控制柵信號(hào)vg為任何值都不對(duì)像素陣列產(chǎn)生影響。讀取信號(hào)wr經(jīng)過反相器A1后使得讀取電壓輸入端read為高電平。參考圖5中的電路，讀取電壓輸入端read為高電平會(huì)使第一晶體管M1和第二晶體管M2導(dǎo)通，將半浮柵晶體管的柵極和漏極相連，并將半浮柵晶體管的柵極與相關(guān)雙采樣電路模塊400的輸入端相連。此時(shí)該行的像素電路可以等效為如圖11所示，其中，半浮柵晶體管的控制柵和漏極相連接，源極接地。即半浮柵晶體管柵極電壓最終會(huì)下降至半浮柵晶體管此時(shí)的閾值電壓Vth,exp=Vth0-Vth，并不再下降，該電壓傳輸?shù)较嚓P(guān)雙采樣電路模塊400，并被相關(guān)雙采樣電路模塊400采樣得到第一閾值電壓Vth,exp。接下來(lái)，執(zhí)行輸出步驟S5：將所述第一閾值電壓和所述第二閾值電壓的差值輸出，得到閾值電壓信號(hào)。如圖7中從T4時(shí)刻開始，相關(guān)雙采樣電路模塊400輸出在上述第一讀取步驟S2和第二讀取步驟S4中先后采樣的第一閾值電壓Vth,rst=Vth0及第二閾值電壓Vth,exp=Vth0-Vth的差值，即圖像信號(hào)Vout=Vth,rst-Vth,exp=Vth。最后，模數(shù)轉(zhuǎn)換模塊500將相關(guān)雙采樣電路模塊400輸出的圖像信號(hào)△Vout轉(zhuǎn)化為數(shù)字信號(hào)輸出Dout。在上述實(shí)施例中，最終的輸出信號(hào)為Dout=Vout=Vth,rst-Vth,exp=Vth，即輸出信號(hào)為半浮柵晶體管在曝光前后閾值電壓的變化量，從而反應(yīng)了該像素的光強(qiáng)大小。與前述（1）式相比較，本實(shí)施例的輸出量與半浮柵晶體管本身的閾值電壓無(wú)關(guān)，因此不受制造工藝偏差的影響，消除了成像過程中的固定模式噪聲（FPN）的問題，從而提高了成像的質(zhì)量；同時(shí)，像素內(nèi)的第一晶體管M1和第二晶體管M2均為開關(guān)晶體管，其尺寸可以選用最小尺寸的晶體管，不影響性能，因此也最大程度保留了像素的高填充因子的優(yōu)點(diǎn)；而其中的應(yīng)用到的所有模塊（時(shí)序生成模塊、相關(guān)雙采樣電路、模數(shù)轉(zhuǎn)換器等）皆為本行業(yè)中所普遍使用，因此有較高的可靠度。實(shí)施例二本實(shí)施例提供一種像素陣列讀出裝置及其讀出方法。具體的，如圖12所示為本實(shí)施例提供的像素陣列讀出裝置的結(jié)構(gòu)示意圖。其中，所述像素陣列PIXELARRAY至少包括兩行兩列像素單元（本實(shí)施例以第i行、第i+1行、第j列、第j+1列為例）。其中，每個(gè)像素單元與實(shí)施例一類似，包括一半浮柵晶體管，所述半浮柵晶體管的漏極和控制柵之間還包括光電二極管，所述半浮柵晶體管還包括控制柵，所述控制柵適于被施加電壓，所述半浮柵適于與所述光電二極管導(dǎo)通；所述半浮柵晶體管的源極接地；且每個(gè)所述像素單元與所述信號(hào)輸入輸出模塊一一對(duì)應(yīng)相連，每行的像素單元中的漏極互相連接，每行的像素單元的控制柵互相連接。每列所述像素單元中的所述半浮柵晶體管的控制柵極通過所述信號(hào)輸入輸出模塊與每一列的列總線Columnbus連接，所述列總線Columnbus連接與每一列的所述相關(guān)雙采樣電路模塊ColumnADC的輸入端相連。所述每一列的相關(guān)雙采樣電路模塊ColumnCDS的輸出端與每一列的模數(shù)轉(zhuǎn)換模塊ColumnADC的輸入端相連。所述時(shí)序生成模塊為每一行的像素單元相應(yīng)的信號(hào)輸入輸出模塊的控制柵電壓輸入端VG、漏極電壓輸入端VD和閾值電壓輸出端VT提供信號(hào)輸入。本實(shí)施例中，每一行的像素單元與所述時(shí)序生成模塊之間連接有第一開關(guān)單元M3，第二開關(guān)單元M4和反相單元，所述第一開關(guān)單元適于導(dǎo)通所述時(shí)序生成模塊與該行所述像素單元中半浮柵晶體管的漏極，所述第二開關(guān)單元適于導(dǎo)通所述時(shí)序生成模塊與該行所述像素單元中半浮柵晶體管的控制柵，所述反相單元適于在所述時(shí)序生成模塊提供讀取信號(hào)時(shí)，使對(duì)應(yīng)的所述第一開關(guān)單元和第二開關(guān)單元截止。所述時(shí)序生成模塊適于通過所述信號(hào)輸入輸出模塊分別提供漏極信號(hào)和控制柵信號(hào)給所述半浮柵晶體管的漏極、柵極，使得所述光電二極管正偏、反偏，或在所述光電二極管正偏后，通過所述信號(hào)輸入輸出模塊提供讀取信號(hào)將所述半浮柵晶體管的漏極和柵極相連，同時(shí)使得所述相關(guān)雙采樣電路模塊ColumnCDS讀取第一閾值電壓，或在所述光電二極管反偏后，提供讀取信號(hào)將所述半浮柵晶體管的漏極和柵極相連，同時(shí)所述相關(guān)雙采樣電路模塊ColumnCDS讀取第二閾值電壓。所述相關(guān)雙采樣電路模塊ColumnCDS還適于將所述第一閾值電壓和所述第二閾值電壓的差值輸出，以得到圖像信號(hào)△Vout。所述模數(shù)轉(zhuǎn)換模塊ColumnADC將相關(guān)雙采樣電路模塊ColumnCDS輸出的圖像信號(hào)△Vout(j)、△Vout(j+1)轉(zhuǎn)化為對(duì)應(yīng)的數(shù)字信號(hào)輸出Dout(j)、Dout(j+1)。圖13所示為本實(shí)施提供的像素陣列讀出方法的示意圖。所述像素陣列包括若干像素單元，每個(gè)像素單元包括一半浮柵晶體管。所述像素陣列讀出方法像素陣列采用逐行操作，而選中每一行時(shí)，該行中的所有列采取并行讀出的操作方式，本實(shí)施例中只說明第i行、第i+1行中第j列的工作時(shí)序。如圖14所示，為本實(shí)施例提供的像素陣列讀出方法中，所述像素陣列讀出裝置的工作時(shí)序，具體包括：選通步驟S0：選通所述像素陣列中的第j列中第i行像素單元；其中，第j列像素單元包括第i行、第i+1行像素單元。像素單元讀出步驟：對(duì)選通的所述像素單元進(jìn)行如實(shí)施例一中所述的像素單元讀出方法中的步驟S1～S5，得到第i行、第i+1行像素單元的輸出信號(hào)Dout（i，j）。本步驟的操作類似實(shí)施例一，在此不再累述。在完成了第i行像素的讀出操作后，第i行回到第一步所述的復(fù)位狀態(tài)，等待下一次被讀出（下一幀）。第i+1行在第i行完成讀出之后也開始讀出，從T5時(shí)刻開始，其讀出操作和第i行完全相同，也是通過上述像素單元讀出步驟中的步驟S1～S5，最終得到輸出信號(hào)Dout（i+1，j）。在上述實(shí)施例中，最終的輸出信號(hào)為Dout=Vout=Vth,rst-Vth,exp=Vth，即輸出信號(hào)為半浮柵晶體管在曝光前后閾值電壓的變化量，從而反應(yīng)了該像素的光強(qiáng)大小。與前述（1）式相比較，本實(shí)施例的輸出量與半浮柵晶體管本身的閾值電壓無(wú)關(guān)，因此不受制造工藝偏差的影響，消除了成像過程中的固定模式噪聲（FPN）的問題，從而提高了成像的質(zhì)量；同時(shí)，像素內(nèi)的第一晶體管M1和第二晶體管M2均為開關(guān)晶體管，其尺寸可以選用最小尺寸的晶體管，不影響性能，因此也最大程度保留了像素的高填充因子的有點(diǎn)；而其中的應(yīng)用到的所有模塊（時(shí)序生成模塊、相關(guān)雙采樣電路、模數(shù)轉(zhuǎn)換器等）皆為本行業(yè)中所普遍使用，因此有較高的可靠度。綜上所述，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。