基于usb3.0接口的攝像頭產(chǎn)品測(cè)試裝置及其測(cè)試方法
【專利摘要】本發(fā)明公開(kāi)了一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，包括主板，主板上設(shè)有具有編程配置芯片的FPGA、存儲(chǔ)器、電平轉(zhuǎn)換電路和具有配置芯片的USB3.0主控芯片，編程配置芯片用以存儲(chǔ)FPGA的內(nèi)部邏輯電路數(shù)據(jù)；存儲(chǔ)器在FPGA的控制下，用以緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)；電平轉(zhuǎn)換電路用以將數(shù)據(jù)電平在待測(cè)攝像頭工作電平和FPGA工作電平之間轉(zhuǎn)換；配置芯片用以存儲(chǔ)USB3.0主控芯片的內(nèi)部邏輯電路數(shù)據(jù)，USB3.0主控芯片通過(guò)USB3.0接口與裝設(shè)有測(cè)試軟件的電腦主機(jī)相連接；USB3.0主控芯片與FPGA之間通過(guò)輸入輸出接口相連接。本發(fā)明能夠?qū)崿F(xiàn)基于USB3.0接口的攝像頭圖像數(shù)據(jù)的傳輸測(cè)試，可以大大提高具有高像素的攝像頭的測(cè)試速率，提高生產(chǎn)效率。
【專利說(shuō)明】基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置及其測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于連接上位機(jī)測(cè)試軟件和待測(cè)攝像頭以對(duì)待測(cè)攝像頭進(jìn)行測(cè)試的裝置及其測(cè)試方法，具體是涉及一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置及其測(cè)試方法。
【背景技術(shù)】
[0002]隨著科技的進(jìn)步，數(shù)字?jǐn)z像頭的像素越來(lái)越高，已提升至千萬(wàn)像素級(jí)，也就是說(shuō)攝像頭產(chǎn)品測(cè)試時(shí)，用到的測(cè)試裝置傳輸圖像數(shù)據(jù)的速率就要求更高。目前，攝像頭產(chǎn)品測(cè)試裝置用于連接待測(cè)攝像頭和上位機(jī)測(cè)試軟件，上位機(jī)測(cè)試軟件通過(guò)攝像頭產(chǎn)品測(cè)試裝置啟動(dòng)、控制攝像頭工作；攝像頭產(chǎn)品測(cè)試裝置從上位機(jī)測(cè)試軟件獲得攝像頭的配置信息，并將攝像頭的圖像數(shù)據(jù)信息傳輸給上位機(jī)測(cè)試軟件，以進(jìn)行實(shí)時(shí)處理，上位機(jī)測(cè)試軟件可以據(jù)此實(shí)現(xiàn)對(duì)攝像頭的調(diào)焦，有無(wú)臟點(diǎn)、贓污、彩點(diǎn)、線條等判定功能。但是，目前，攝像頭產(chǎn)品測(cè)試裝置與上位機(jī)軟件的連接基于USB2.0的接口，而基于USB2.0接口的傳輸速率已經(jīng)不能滿足圖像數(shù)據(jù)傳輸?shù)囊蠹皽y(cè)試要求。

【發(fā)明內(nèi)容】

[0003]為了解決上述技術(shù)問(wèn)題，本發(fā)明提出一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置及其測(cè)試方法，能夠基于USB3.0接口的實(shí)現(xiàn)攝像頭圖像數(shù)據(jù)的傳輸測(cè)試，與傳統(tǒng)的基于USB2.0的攝像頭產(chǎn)品測(cè)試裝置相比，本發(fā)明的圖像傳輸速率較USB2.0圖像傳輸速率快近10倍,實(shí)際傳輸圖像速率最快可達(dá)2.8Gbps,可以大大提聞具有聞像素的攝像頭的測(cè)試速率，提高生產(chǎn)效率。
[0004]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0005]一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，包括主板，所述主板上設(shè)有具有編程配置芯片的FPGA、存儲(chǔ)器、電平轉(zhuǎn)換電路和具有配置芯片的USB3.0主控芯片，所述編程配置芯片用以存儲(chǔ)所述FPGA的內(nèi)部邏輯電路數(shù)據(jù)；所述存儲(chǔ)器在所述FPGA的控制下，用以緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)；所述電平轉(zhuǎn)換電路用以將數(shù)據(jù)電平在待測(cè)攝像頭工作電平和所述FPGA工作電平之間轉(zhuǎn)換；所述配置芯片用以存儲(chǔ)所述USB3.0主控芯片的內(nèi)部邏輯電路數(shù)據(jù)，所述USB3.0主控芯片通過(guò)USB3.0接口與裝設(shè)有測(cè)試軟件的電腦主機(jī)相連接；所述USB3.0主控芯片與所述FPGA之間通過(guò)輸入輸出接口相連接。
[0006]作為本發(fā)明的進(jìn)一步改進(jìn)，所述主板為待測(cè)攝像頭提供三路可軟件調(diào)節(jié)的供電電源，分別為AVDD、DVDD和D0VDD，所述主板上還設(shè)有攝像頭電源控制電路，所述攝像頭電源控制電路在所述FPGA的控制下完成對(duì)三路供電電源電壓的調(diào)節(jié)。
[0007]作為本發(fā)明的進(jìn)一步改進(jìn)，所述AVDD為待測(cè)攝像頭提供2.5V、2.8V、1.8V、1.5V和
3.3V供電電壓中的至少一種；所述DVDD為待測(cè)攝像頭提供1.8V、1.5V、1.2V、2.8V和3.3V供電電壓中的至少一種；所述DOVDD為待測(cè)攝像頭提供1.8V、1.5V、2.5V、2.8V和3.3V供電電壓中的至少一種。[0008]作為本發(fā)明的進(jìn)一步改進(jìn)，在所述主板上電或待測(cè)攝像頭執(zhí)行關(guān)閉圖像輸出命令后，所述攝像頭電源控制電路控制待測(cè)攝像頭的供電電壓為零。
[0009]作為本發(fā)明的進(jìn)一步改進(jìn)，所述FPGA對(duì)待測(cè)攝像頭的圖像數(shù)據(jù)進(jìn)行異步非對(duì)稱FIFO處理，并對(duì)每幀圖像數(shù)據(jù)加入幀前與幀后同步，以32bitl00M的速率發(fā)送給所述USB3.0主控芯片，所述USB3.0主控芯片打包后發(fā)送給所述電腦主機(jī)的測(cè)試軟件。
[0010]作為本發(fā)明的進(jìn)一步改進(jìn)，所述FPGA對(duì)待測(cè)攝像頭通過(guò)I2C讀寫操作，并支持8位寄存器地址8位值、16位寄存器地址8位值、8位寄存器地址16位值、16位寄存器地址16位值和16位寄存器地址32位值5種通信格式中的至少一種。
[0011]作為本發(fā)明的進(jìn)一步改進(jìn)，所述FPGA與所述USB3.0主控芯片之間的通信采用固定100M的頻率傳輸，電腦主機(jī)的測(cè)試軟件給待測(cè)攝像頭的命令通過(guò)批量端點(diǎn)的模式傳輸，待測(cè)攝像頭上傳給電腦主機(jī)的測(cè)試軟件的數(shù)據(jù)傳輸采用批量傳輸方式，且當(dāng)待測(cè)攝像頭的數(shù)據(jù)低于交互速率時(shí)，所述FPGA自動(dòng)嵌入補(bǔ)0機(jī)制。
[0012]一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置的測(cè)試方法，其特征在于:包括如下步驟:
[0013]a、電腦主機(jī)的測(cè)試軟件發(fā)送待測(cè)攝像頭的配置信息，由電腦主機(jī)設(shè)有的驅(qū)動(dòng)層打包為USB3.0數(shù)據(jù)包，經(jīng)USB3.0接口發(fā)送給USB3.0主控芯片；
[0014]b、USB3.0主控芯片通過(guò)輸入輸出接口按照協(xié)議將配置信息傳輸給FPGA ；
[0015]c、FPGA收到配置信息數(shù)據(jù)后，根據(jù)USB3.0主控芯片發(fā)來(lái)的待測(cè)攝像頭的配置信息，對(duì)待測(cè)攝像頭的供電電源進(jìn)行控制以I2C通信的方式發(fā)送出去，經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換成與待測(cè)攝像頭兼容的電平后，再經(jīng)攝像頭并行接口送給待測(cè)攝像頭，啟動(dòng)并控制待測(cè)攝像頭工作；
[0016]d、待測(cè)攝像頭啟動(dòng)工作后，待測(cè)攝像頭將圖像數(shù)據(jù)和同步信號(hào)經(jīng)待測(cè)攝像頭并行接口后，再經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換成與FPGA兼容的電平后送給FPGA ；
[0017]e、FPGA將待測(cè)攝像頭的圖像數(shù)據(jù)處理轉(zhuǎn)換后傳輸給USB3.0主控芯片；USB3.0主控芯片打包圖像數(shù)據(jù)后通過(guò)USB3.0接口傳輸給電腦主機(jī)的測(cè)試軟件進(jìn)行實(shí)時(shí)處理顯示；
[0018]f、電腦主機(jī)的測(cè)試軟件根據(jù)圖像數(shù)據(jù)實(shí)現(xiàn)對(duì)待測(cè)攝像頭的各項(xiàng)功能測(cè)試。
[0019]本發(fā)明的有益效果是:本發(fā)明提供一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置及其測(cè)試方法，包括主板，主板上設(shè)有具有編程配置芯片的FPGA、存儲(chǔ)器、電平轉(zhuǎn)換電路和具有配置芯片的USB3.0主控芯片，編程配置芯片用以存儲(chǔ)FPGA的內(nèi)部邏輯電路數(shù)據(jù)；存儲(chǔ)器在FPGA的控制下，用以緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)；電平轉(zhuǎn)換電路用以將數(shù)據(jù)電平在待測(cè)攝像頭工作電平和FPGA工作電平之間轉(zhuǎn)換；配置芯片用以存儲(chǔ)USB3.0主控芯片的內(nèi)部邏輯電路數(shù)據(jù)，USB3.0主控芯片通過(guò)USB3.0接口與裝設(shè)有測(cè)試軟件的電腦主機(jī)相連接；USB3.0主控芯片與FPGA之間通過(guò)輸入輸出接口相連接。上述結(jié)構(gòu)中，上電后，F(xiàn)PGA從其編程配置芯片中讀取內(nèi)部邏輯電路數(shù)據(jù)，進(jìn)入工作狀態(tài)。USB3.0主控芯片從其配置芯片中讀取內(nèi)部邏輯電路數(shù)據(jù)，進(jìn)入工作狀態(tài)；掉電后，F(xiàn)PGA和USB3.0主控芯片恢復(fù)為白片，內(nèi)部邏輯消失。存儲(chǔ)器在FPGA的控制下，緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)。電平轉(zhuǎn)換電路實(shí)現(xiàn)數(shù)據(jù)電平在攝像頭工作電平和FPGA工作電平之間的轉(zhuǎn)換，使兩種不同電平的電路能夠相互兼容。整個(gè)主板通過(guò)USB3.0接口供電后，電腦主機(jī)的測(cè)試軟件經(jīng)USB3.0接口發(fā)送待測(cè)攝像頭的配置信息給USB3.0主控芯片，USB3.0主控芯片通過(guò)輸入輸出接口(I/O)按照協(xié)議將配置信息傳輸給FPGA，F(xiàn)PGA啟動(dòng)并控制待測(cè)攝像頭的工作；將待測(cè)攝像頭的圖像數(shù)據(jù)處理轉(zhuǎn)換后傳輸給USB3.0主控芯片，USB3.0主控芯片打包圖像數(shù)據(jù)后通過(guò)USB3.0接口傳輸給電腦主機(jī)的測(cè)試軟件實(shí)時(shí)處理顯示，電腦主機(jī)的測(cè)試軟件可以據(jù)此實(shí)現(xiàn)待測(cè)攝像頭的調(diào)焦，有無(wú)臟點(diǎn)、贓污、彩點(diǎn)、線條等判定等等功能。綜上，本發(fā)明基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置的實(shí)際傳輸速率可達(dá)2.SGbps,與傳統(tǒng)的基于USB2.0的攝像頭產(chǎn)品測(cè)試裝置相比，本發(fā)明可以大大提高高像素?cái)z像頭的測(cè)試速率，提高生產(chǎn)效率。較佳的，通過(guò)攝像頭電源控制電路對(duì)攝像頭電源AVDD、DVDD和DOVDD的處理，結(jié)合軟件控制，能為各路電源提供不同的供電電壓，以適應(yīng)不同攝像頭的需要。較佳的，AVDD為待測(cè)攝像頭提供2.5V、
2.8V、L 8V、L 5V和3.3V共5種電壓模式；DVDD為待測(cè)攝像頭提供1.8V、L 5V、L 2V、2.8V和3.3V共5種電壓模式；D0VDD為待測(cè)攝像頭提供1.8V、1.5V、2.5V、2.8V和3.3V共5種電壓模式。較佳的，在第一主板上電或待測(cè)攝像頭執(zhí)行關(guān)閉圖像輸出命令后，攝像頭電源控制電路控制待測(cè)攝像頭的供電電壓為零。這樣，能夠避免在待測(cè)攝像頭取放測(cè)試過(guò)程中導(dǎo)致連接器部分的異常接觸而燒壞。較佳的，F(xiàn)PGA對(duì)待測(cè)攝像頭的圖像數(shù)據(jù)進(jìn)行異步非對(duì)稱FIFO處理，并對(duì)每幀圖像數(shù)據(jù)加入幀前與幀后同步，以32bitl00M的速率發(fā)送給USB3.0主控芯片，USB3.0主控芯片打包后發(fā)送給電腦主機(jī)的測(cè)試軟件。較佳的，F(xiàn)PGA對(duì)待測(cè)攝像頭通過(guò)I2C讀寫操作，并支持8位寄存器地址8位值、16位寄存器地址8位值、8位寄存器地址16位值、16位寄存器地址16位值和16位寄存器地址32位值5種通信格式中的至少一種。
【專利附圖】

【附圖說(shuō)明】
[0020]圖1為本發(fā)明工作原理框架圖。
【具體實(shí)施方式】
[0021]如圖1所示，一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，包括主板，所述主板上設(shè)有具有編程配置芯片的FPGA、存儲(chǔ)器、電平轉(zhuǎn)換電路和具有配置芯片的USB3.0主控芯片，所述編程配置芯片用以存儲(chǔ)所述FPGA的內(nèi)部邏輯電路數(shù)據(jù)；所述存儲(chǔ)器在所述FPGA的控制下，用以緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)；所述電平轉(zhuǎn)換電路用以將數(shù)據(jù)電平在待測(cè)攝像頭工作電平和所述FPGA工作電平之間轉(zhuǎn)換；所述配置芯片用以存儲(chǔ)所述USB3.0主控芯片的內(nèi)部邏輯電路數(shù)據(jù)，所述USB3.0主控芯片通過(guò)USB3.0接口與裝設(shè)有測(cè)試軟件的電腦主機(jī)相連接；所述USB3.0主控芯片與所述FPGA之間通過(guò)輸入輸出接口相連接。上述結(jié)構(gòu)中，上電后，F(xiàn)PGA從其編程配置芯片中讀取內(nèi)部邏輯電路數(shù)據(jù)，進(jìn)入工作狀態(tài)。USB3.0主控芯片從其配置芯片中讀取內(nèi)部邏輯電路數(shù)據(jù)，進(jìn)入工作狀態(tài)；掉電后，F(xiàn)PGA和USB3.0主控芯片恢復(fù)為白片，內(nèi)部邏輯消失。存儲(chǔ)器在FPGA的控制下，緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)。電平轉(zhuǎn)換電路實(shí)現(xiàn)數(shù)據(jù)電平在攝像頭工作電平和FPGA工作電平之間的轉(zhuǎn)換，使兩種不同電平的電路能夠相互兼容。整個(gè)主板通過(guò)USB3.0接口供電后，電腦主機(jī)的測(cè)試軟件經(jīng)USB3.0接口發(fā)送待測(cè)攝像頭的配置信息給USB3.0主控芯片，USB3.0主控芯片通過(guò)輸入輸出接口(I/O)按照協(xié)議將配置信息傳輸給FPGA，F(xiàn)PGA啟動(dòng)并控制待測(cè)攝像頭的工作；將待測(cè)攝像頭的圖像數(shù)據(jù)處理轉(zhuǎn)換后傳輸給USB3.0主控芯片，USB3.0主控芯片打包圖像數(shù)據(jù)后通過(guò)USB3.0接口傳輸給電腦主機(jī)的測(cè)試軟件實(shí)時(shí)處理顯示，電腦主機(jī)的測(cè)試軟件可以據(jù)此實(shí)現(xiàn)待測(cè)攝像頭的調(diào)焦，有無(wú)臟點(diǎn)、贓污、彩點(diǎn)、線條等判定等等功能。綜上，本發(fā)明基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置的實(shí)際傳輸速率可達(dá)2.8Gbps，與傳統(tǒng)的基于USB2.0的攝像頭產(chǎn)品測(cè)試裝置相比，本發(fā)明可以大大提高高像素?cái)z像頭的測(cè)試速率，提高生產(chǎn)效率。
[0022]優(yōu)選的，所述主板為待測(cè)攝像頭提供三路可軟件調(diào)節(jié)的供電電源，分別為AVDD、DVDD和D0VDD，所述主板上還設(shè)有攝像頭電源控制電路，所述攝像頭電源控制電路在所述FPGA的控制下完成對(duì)三路供電電源電壓的調(diào)節(jié)。這樣，通過(guò)攝像頭電源控制電路對(duì)攝像頭電源AVDD、DVDD和DOVDD的處理，結(jié)合軟件控制，能為各路電源提供不同的供電電壓，以適應(yīng)不同攝像頭的需要。
[0023]優(yōu)選的，所述AVDD為待測(cè)攝像頭提供2.5V、2.8V、1.8V、1.5V和3.3V供電電壓中的至少一種；所述DVDD為待測(cè)攝像頭提供1.8V、1.5V、1.2V、2.8V和3.3V供電電壓中的至少一種；所述DOVDD為待測(cè)攝像頭提供1.8V、1.5V、2.5V、2.8V和3.3V供電電壓中的至少一種。
[0024]優(yōu)選的，在所述主板上電或待測(cè)攝像頭執(zhí)行關(guān)閉圖像輸出命令后，所述攝像頭電源控制電路控制待測(cè)攝像頭的供電電壓為零。這樣，能夠避免在待測(cè)攝像頭取放測(cè)試過(guò)程中導(dǎo)致連接器部分的異常接觸而燒壞，待測(cè)攝像頭的供電電壓控制以及待測(cè)攝像頭供電自動(dòng)切斷功能皆由電腦主機(jī)傳輸命令經(jīng)USB3.0主控芯片傳輸給FPGA，由FPGA通過(guò)攝像頭電源控制電路自動(dòng)控制各路電壓輸出。
[0025]優(yōu)選的，所述FPGA對(duì)待測(cè)攝像頭的圖像數(shù)據(jù)進(jìn)行異步非對(duì)稱FIFO處理，并對(duì)每幀圖像數(shù)據(jù)加入幀前與幀后同步，以32bitl00M的速率發(fā)送給所述USB3.0主控芯片，所述USB3.0主控芯片打包后發(fā)送給所述電腦主機(jī)的測(cè)試軟件。具體實(shí)施時(shí)，F(xiàn)PGA內(nèi)部將8Byte/10Byte/12Byte轉(zhuǎn)換成32Byte數(shù)據(jù)使用先進(jìn)先出傳輸給USB3.0主控芯片，此時(shí)USB3.0主控芯片便打包將數(shù)據(jù)通過(guò)USB3.0傳送至電腦主機(jī)，電腦主機(jī)接收到相關(guān)數(shù)據(jù)后便可以顯示出圖像。
[0026]優(yōu)選的，所述FPGA對(duì)待測(cè)攝像頭通過(guò)I2C讀寫操作，并支持8位寄存器地址8位值、16位寄存器地址8位值、8位寄存器地址16位值、16位寄存器地址16位值和16位寄存器地址32位值5種通信格式中的至少一種。
[0027]優(yōu)選的，所述FPGA與所述USB3.0主控芯片之間的通信采用固定100M的頻率傳輸，電腦主機(jī)的測(cè)試軟件給待測(cè)攝像頭的命令通過(guò)批量端點(diǎn)的模式傳輸，待測(cè)攝像頭上傳給電腦主機(jī)的測(cè)試軟件的數(shù)據(jù)傳輸采用批量傳輸方式，且當(dāng)待測(cè)攝像頭的數(shù)據(jù)低于交互速率時(shí)，所述FPGA自動(dòng)嵌入補(bǔ)O機(jī)制。
[0028]一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置的測(cè)試方法，其特征在于:包括如下步驟:
[0029]a、電腦主機(jī)的測(cè)試軟件發(fā)送待測(cè)攝像頭的配置信息，由電腦主機(jī)設(shè)有的驅(qū)動(dòng)層打包為USB3.0數(shù)據(jù)包，經(jīng)USB3.0接口發(fā)送給USB3.0主控芯片；
[0030]b、USB3.0主控芯片通過(guò)輸入輸出接口按照協(xié)議將配置信息傳輸給FPGA ；
[0031]c、FPGA收到配置信息數(shù)據(jù)后，根據(jù)USB3.0主控芯片發(fā)來(lái)的待測(cè)攝像頭的配置信息，對(duì)待測(cè)攝像頭的供電電源進(jìn)行控制以I2C通信的方式發(fā)送出去，經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換成與待測(cè)攝像頭兼容的電平后，再經(jīng)攝像頭并行接口送給待測(cè)攝像頭，啟動(dòng)并控制待測(cè)攝像頭工作；
[0032]d、待測(cè)攝像頭啟動(dòng)工作后，待測(cè)攝像頭將圖像數(shù)據(jù)和同步信號(hào)經(jīng)待測(cè)攝像頭并行接口后，再經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換成與FPGA兼容的電平后送給FPGA ；
[0033]e、FPGA將待測(cè)攝像頭的圖像數(shù)據(jù)處理轉(zhuǎn)換后傳輸給USB3.0主控芯片；USB3.0主控芯片打包圖像數(shù)據(jù)后通過(guò)USB3.0接口傳輸給電腦主機(jī)的測(cè)試軟件進(jìn)行實(shí)時(shí)處理顯示；
[0034]f、電腦主機(jī)的測(cè)試軟件根據(jù)圖像數(shù)據(jù)實(shí)現(xiàn)對(duì)待測(cè)攝像頭的各項(xiàng)功能測(cè)試。
[0035]以上實(shí)施例是參照附圖，對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說(shuō)明。本領(lǐng)域的技術(shù)人員通過(guò)對(duì)上述實(shí)施例進(jìn)行各種形式上的修改或變更，但不背離本發(fā)明的實(shí)質(zhì)的情況下，都落在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:包括主板，所述主板上設(shè)有具有編程配置芯片的FPGA、存儲(chǔ)器、電平轉(zhuǎn)換電路和具有配置芯片的USB3.0主控芯片，所述編程配置芯片用以存儲(chǔ)所述FPGA的內(nèi)部邏輯電路數(shù)據(jù)；所述存儲(chǔ)器在所述FPGA的控制下，用以緩存待測(cè)攝像頭傳輸?shù)膱D像數(shù)據(jù)；所述電平轉(zhuǎn)換電路用以將數(shù)據(jù)電平在待測(cè)攝像頭工作電平和所述FPGA工作電平之間轉(zhuǎn)換；所述配置芯片用以存儲(chǔ)所述USB3.0主控芯片的內(nèi)部邏輯電路數(shù)據(jù)，所述USB3.0主控芯片通過(guò)USB3.0接口與裝設(shè)有測(cè)試軟件的電腦主機(jī)相連接；所述USB3.0主控芯片與所述FPGA之間通過(guò)輸入輸出接口相連接。
2.根據(jù)權(quán)利要求1所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:所述主板為待測(cè)攝像頭提供三路可軟件調(diào)節(jié)的供電電源，分別為AVDD、DVDD和DOVDD，所述主板上還設(shè)有攝像頭電源控制電路，所述攝像頭電源控制電路在所述FPGA的控制下完成對(duì)三路供電電源電壓的調(diào)節(jié)。
3.根據(jù)權(quán)利要求2所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:所述AVDD為待測(cè)攝像頭提供2.5V、2.8V、1.8V、1.5V和3.3V供電電壓中的至少一種；所述DVDD為待測(cè)攝像頭提供1.8V、1.5V、1.2V、2.8V和3.3V供電電壓中的至少一種；所述DOVDD為待測(cè)攝像頭提供1.8V、1.5V、2.5V、2.8V和3.3V供電電壓中的至少一種。
4.根據(jù)權(quán)利要求3所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:在所述主板上電或待測(cè)攝像頭執(zhí)行關(guān)閉圖像輸出命令后，所述攝像頭電源控制電路控制待測(cè)攝像頭的供電電壓為零。
5.根據(jù)權(quán)利要求4所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:所述FPGA對(duì)待測(cè)攝像頭的圖像數(shù)據(jù)進(jìn)行異步非對(duì)稱FIFO處理，并對(duì)每幀圖像數(shù)據(jù)加入幀前與幀后同步，以32bitl00M的速率發(fā)送給所述USB3.0主控芯片，所述USB3.0主控芯片打包后發(fā)送給所述電腦主機(jī)的測(cè)試軟件。
6 .根據(jù)權(quán)利要求5所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:所述FPGA對(duì)待測(cè)攝像頭通過(guò)I2C讀寫操作，并支持8位寄存器地址8位值、16位寄存器地址8位值、8位寄存器地址16位值、16位寄存器地址16位值和16位寄存器地址32位值5種通信格式中的至少一種。
7.根據(jù)權(quán)利要求1所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置，其特征在于:所述FPGA與所述USB3.0主控芯片之間的通信采用固定100M的頻率傳輸，電腦主機(jī)的測(cè)試軟件給待測(cè)攝像頭的命令通過(guò)批量端點(diǎn)的模式傳輸，待測(cè)攝像頭上傳給電腦主機(jī)的測(cè)試軟件的數(shù)據(jù)傳輸采用批量傳輸方式，且當(dāng)待測(cè)攝像頭的數(shù)據(jù)低于交互速率時(shí)，所述FPGA自動(dòng)嵌入補(bǔ)0機(jī)制。
8.一種如權(quán)利要求1至7任一項(xiàng)所述的基于USB3.0接口的攝像頭產(chǎn)品測(cè)試裝置的測(cè)試方法，其特征在于:包括如下步驟:a、電腦主機(jī)的測(cè)試軟件發(fā)送待測(cè)攝像頭的配置信息，由電腦主機(jī)設(shè)有的驅(qū)動(dòng)層打包為USB3.0數(shù)據(jù)包，經(jīng)USB3.0接口發(fā)送給USB3.0主控芯片；b、USB3.0主控芯片通過(guò)輸入輸出接口按照協(xié)議將配置信息傳輸給FPGA ；c、FPGA收到配置信息數(shù)據(jù)后，根據(jù)USB3.0主控芯片發(fā)來(lái)的待測(cè)攝像頭的配置信息，對(duì)待測(cè)攝像頭的供電電源進(jìn)行控制以I2C通信的方式發(fā)送出去，經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換成與待測(cè)攝像頭兼容的電平后，再經(jīng)攝像頭并行接口送給待測(cè)攝像頭，啟動(dòng)并控制待測(cè)攝像頭工作； d、待測(cè)攝像頭啟動(dòng)工作后，待測(cè)攝像頭將圖像數(shù)據(jù)和同步信號(hào)經(jīng)待測(cè)攝像頭并行接口后，再經(jīng)電平轉(zhuǎn)換電路轉(zhuǎn)換成與FPGA兼容的電平后送給FPGA ； e、FPGA將待測(cè)攝像頭的圖像數(shù)據(jù)處理轉(zhuǎn)換后傳輸給USB3.0主控芯片；USB3.0主控芯片打包圖像數(shù)據(jù)后通過(guò)USB3.0接口傳輸給電腦主機(jī)的測(cè)試軟件進(jìn)行實(shí)時(shí)處理顯示； f、電腦主機(jī)的測(cè)試軟件根據(jù)圖像數(shù)據(jù)實(shí)現(xiàn)對(duì)待測(cè)攝像頭的各項(xiàng)功能測(cè)試。
【文檔編號(hào)】H04N17/00GK103731667SQ201410016371
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2014年1月14日 優(yōu)先權(quán)日:2014年1月14日
【發(fā)明者】鐘岳良, 林浩 申請(qǐng)人:昆山丘鈦微電子科技有限公司