一種fec編解碼的數(shù)據(jù)處理方法和相關(guān)裝置制造方法
【專利摘要】一種FEC編解碼的數(shù)據(jù)處理方法和相關(guān)裝置，該方法包括：在FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成n個FEC校驗碼塊；將m×t2個數(shù)據(jù)碼塊和n×t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，m×t2小于或等于m_max，m_max是M的t1倍，n小于或等于n_max，n_max是N的t1倍，m、n、t1、t2為正整數(shù)；按照比特變速復(fù)用將分發(fā)到第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，M是H的整數(shù)倍，N是K的整數(shù)倍。
【專利說明】一種FEC編解碼的數(shù)據(jù)處理方法和相關(guān)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明實施例涉及通信領(lǐng)域，尤其涉及一種FEC編解碼的數(shù)據(jù)處理方法和相關(guān)裝置。
【背景技術(shù)】
[0002]前向糾錯(FEC, Forward Error Correction)編解碼技術(shù)是通信系統(tǒng)中用于提高傳輸系統(tǒng)性能的一種技術(shù)。使用FEC需要在傳輸系統(tǒng)的源端和宿端引入FEC編解碼算法和處理裝置，還需要在傳輸系統(tǒng)中額外傳輸源端通過FEC編碼產(chǎn)生的校驗開銷數(shù)據(jù)。在典型的單信道通信傳輸系統(tǒng)中，主要通過提高線路傳輸速率來實現(xiàn)對原始信息數(shù)據(jù)和FEC校驗開銷數(shù)據(jù)的傳輸。例如典型的RS (255，239)，原始的239字節(jié)信息經(jīng)過FEC編碼后增加到255字節(jié)，傳輸系統(tǒng)傳輸編碼后的數(shù)據(jù)，相比無編碼情況需要提高傳輸速率。
[0003]隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，光通信系統(tǒng)的信息傳輸接口帶寬速率正從10Gbps、40Gbps向100GbpS、400GbpS甚至lTbps、l.6TGbps發(fā)展。單位時間內(nèi)傳輸如此巨大的信息量，需要在以下幾個可行的維度上提高系統(tǒng)的傳輸能力:首先是提升單通道傳輸系統(tǒng)中的符號傳輸速率，其次是在一個符號傳輸中承載更大的信息量，最后是采用多通道傳輸系統(tǒng)。
[0004]當(dāng)前美國電氣和電子工程師協(xié)會(IEEE, Institute of Electrical andElectronics Engineers)正在考慮和逐步米用脈沖幅度調(diào)制(PAM, Pulse AmplitudeModulation) 4, PAM8, PAM16,無載波幅度相位調(diào)制(CAP, Carrierless Amplitude PhaseModulation) 16等可以進(jìn)行直接檢測接收的高階編碼調(diào)制技術(shù)來提高符號上的信息承載量，例如設(shè)計緊湊的100吉比特以太網(wǎng)(GE，Gigabit Ethernet)及400GE等接口傳輸模塊。對未來的400GE以及更高信息速率接口，單獨(dú)提升單通道符號傳輸能力的方式已經(jīng)逐漸面臨瓶頸，多通道和高階級編碼調(diào)制技術(shù)成為后續(xù)發(fā)展的另外兩個主要維度，并需要就三個維度進(jìn)行合理的折中考慮。其中高階編碼調(diào)制在一個傳輸符號中引入了更大的信息量，造成了系統(tǒng)信噪比的劣化，使得系統(tǒng)傳輸誤碼性能極大的降低，系統(tǒng)更容易受到傳輸誤碼的影響。這種背景下，引入FEC編碼成為了必然考慮，如何將FEC編解碼技術(shù)與當(dāng)前的傳輸系統(tǒng)進(jìn)行合理結(jié)合，對FEC校驗開銷數(shù)據(jù)進(jìn)行傳輸成為了重要的研究課題。
[0005]現(xiàn)有技術(shù)中存在的一種FEC校驗開銷數(shù)據(jù)的傳輸方法為兩個進(jìn)行通信的實體之間采用一個通道傳輸原始信息數(shù)據(jù)和FEC校驗開銷數(shù)據(jù)，只沿用了傳統(tǒng)的非歸零編碼(NRZ，Non Return to Zero code)線路傳輸碼型，其增加FEC后的NRZ線路傳輸速率為
10.3125波特(Baud)，與沒有使用FEC采用相同NRZ線路的傳輸速率相比，由于沒有采用高階編碼調(diào)制，實際能傳輸?shù)臄?shù)據(jù)流量降低了，通過占用傳輸原始信息數(shù)據(jù)的帶寬來傳輸FEC校驗開銷數(shù)據(jù)會導(dǎo)致實際能夠傳輸原始信息數(shù)據(jù)的可用帶寬減少。
[0006]現(xiàn)有技術(shù)中存在的另一種FEC校驗開銷數(shù)據(jù)的傳輸方法為基于64/66b編碼對編碼塊的同步頭冗余開銷進(jìn)行壓縮，64/66b編碼塊壓縮后成為64/65b編碼塊，去掉了 I比特冗余信息。然后采用Fire Code FEC (2112，2080)，共產(chǎn)生2080比特的原始信息數(shù)據(jù)和32比特的FEC校驗開銷數(shù)據(jù)，由于增加的FEC校驗開銷數(shù)據(jù)與64/66b編碼塊到64/65b的編碼轉(zhuǎn)換過程中的同步頭冗余開銷壓縮相抵消，實際上并沒有提高NRZ線路傳輸速率。該方式提供的FEC開銷承載能力有限，選用的FEC糾錯能力有限，并不適合更高實際線路誤碼率的情形，特別是引入高階調(diào)制碼型后的系統(tǒng)。另外該種實現(xiàn)方法需要在每一個通道上單獨(dú)進(jìn)行壓縮，若分發(fā)到4個通道則會引入4倍的編解碼延遲，對多通道系統(tǒng)引入比較高的FEC編碼解碼延遲，不適合低延遲需求的場合。

【發(fā)明內(nèi)容】

[0007]本發(fā)明實施例提供了一種FEC編解碼的數(shù)據(jù)處理方法和相關(guān)裝置，在不減少系統(tǒng)實際可用數(shù)據(jù)傳輸帶寬的情況下傳輸FEC校驗開銷數(shù)據(jù)，也允許全局?jǐn)?shù)據(jù)流FEC編解碼，適用于低延遲需求的場合。
[0008]第一方面，本發(fā)明實施例提供的一種FEC編碼的數(shù)據(jù)處理方法，包括:
[0009]在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，其中，所述m和所述η都是正整數(shù)；
[0010]將所述mX t2個數(shù)據(jù)碼塊和所述ηX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，其中，所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍，所述tl、t2為正整數(shù)；
[0011]按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，其中，所述M是所述H的整數(shù)倍，所述N是所述K的整數(shù)倍。
[0012]結(jié)合第一方面，在第一方面的第一種可能的實現(xiàn)方式中，所述將所述m個數(shù)據(jù)碼塊和所述η個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，之后還包括:
[0013]在所述第一虛擬通道組和所述第二虛擬通道組的(Μ + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，所述對齊標(biāo)記碼塊用于接收端在獲取到所述碼塊流后對碼塊流進(jìn)行對齊重組恢復(fù)。
[0014]結(jié)合第一方面或第一方面的第一種可能的實現(xiàn)方式，在第一方面的第二種可能的實現(xiàn)方式中，所述第一物理通道組的至多H個接口具體形式為Hl個電接口和Η2個光接口，所述第二物理通道組的至多K個接口具體形式為Kl個電接口和Κ2個光接口，所述H是Hl、Η2的最小公倍數(shù)，所述K是Κ1、Κ2的最小公倍數(shù)；
[0015]所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，包括:
[0016]按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到所述第一物理通道組的Hl個電接口上和所述第二物理通道組的Kl個電接口上，其中，所述M是所述Hl的整數(shù)倍，所述N是所述Kl的整數(shù)倍；
[0017]將復(fù)用到所述Hl個電接口上的全部數(shù)據(jù)和復(fù)用到所述Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到所述Η2個光接口上和所述Κ2個光接口上，其中，所述M是所述H2的整數(shù)倍，所述N是所述K2的整數(shù)倍。
[0018]結(jié)合第一方面或第一方面的第一種可能或第二種可能的實現(xiàn)方式,在第一方面的第三種可能的實現(xiàn)方式中，所述在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的m個數(shù)據(jù)碼塊進(jìn)行FEC編碼生成η個FEC校驗碼塊，之后還包括:
[0019]生成i個空閑碼塊，所述空閑碼塊包括空閑信息比特，所述i等于所述n_max減去所述η ；
[0020]將所述i個空閑碼塊分發(fā)到所述第一虛擬通道組的N個虛擬通道上，所述分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)包括所述η個FEC校驗碼塊和所述i個空閑碼塊。
[0021]結(jié)合第一方面或第一方面的第一種可能或第二種可能或第三種可能的實現(xiàn)方式，在第一方面的第四種可能的實現(xiàn)方式中，所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，之后還包括:
[0022]將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)丟棄，將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0023]結(jié)合第一方面或第一方面的第一種可能或第二種可能或第三種可能或第四種可能的實現(xiàn)方式，在第一方面的第五種可能的實現(xiàn)方式中，所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，之后還包括:
[0024]將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0025]結(jié)合第一方面的第三種可能的實現(xiàn)方式，在第一方面的第六種可能的實現(xiàn)方式中，所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，之后還包括:
[0026]將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄，將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的η個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。
[0027]結(jié)合第一方面或第一方面的第一種可能或第二種可能或第三種可能或第四種可能或第五種可能或第六種可能的實現(xiàn)方式，在第一方面的第七種可能的實現(xiàn)方式中，所述m個數(shù)據(jù)碼塊和所述η個FEC校驗碼塊分別采用不同的同步頭來區(qū)別。
[0028]第二方面，本發(fā)明實施例提供的一種FEC解碼的數(shù)據(jù)處理方法，包括:
[0029]接收發(fā)送端經(jīng)過第一物理通道組的至多H個接口發(fā)送到接收端的數(shù)據(jù)，所述H為正整數(shù)；
[0030]判斷所述發(fā)送端是否經(jīng)過第二物理通道組的至多K個接口向接收端發(fā)送有數(shù)據(jù)，所述K為正整數(shù)；
[0031]若所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)，接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)，或，將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄。
[0032]結(jié)合第二方面，在第二方面的第一種可能的實現(xiàn)方式中，所述將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄之后還包括:[0033]按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道；
[0034]搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流中插入的對齊標(biāo)記碼塊；
[0035]根據(jù)所述對齊標(biāo)記碼塊對齊重組在M個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mX t2個數(shù)據(jù)碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述tl、t2為正整數(shù)；
[0036]使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄；
[0037]將所述mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0038]結(jié)合第二方面，在第二方面的第二種可能的實現(xiàn)方式中，所述接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)之后還包括:
[0039]按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；
[0040]搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊；
[0041]根據(jù)所述對齊標(biāo)記碼塊對齊重組在(M + N)個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mXt2個數(shù)據(jù)碼塊和nXt2個FEC校驗碼塊,所述mXt2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)；
[0042]使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄。
[0043]結(jié)合第二方面，在第二方面的第三種可能的實現(xiàn)方式中，所述接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)之后還包括:
[0044]按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；
[0045]搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的碼塊流中插入的對齊標(biāo)記碼塊；
[0046]根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mXt2個數(shù)據(jù)碼塊、ηX t2個FEC校驗碼塊和i個空閑碼塊，其中，所述mXt2小于或等于m_max，所述m_max是所述M的tl倍,所述nX t2小于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù),所述i等于所述n_max減去所述η ；
[0047]使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊和所述i個空閑碼塊丟棄。
[0048]結(jié)合第二方面的第二種可能或第三種可能的實現(xiàn)方式，在第二方面的第四種可能的實現(xiàn)方式中，所述使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄，之后還包括:
[0049]在FEC編碼處理子層上使用所述ηX t2個FEC校驗碼塊糾正所述mX t2個數(shù)據(jù)碼塊中的誤碼；
[0050]完成糾正誤碼之后將所述η X t2個FEC校驗碼塊丟棄掉，將糾正誤碼后的mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0051]結(jié)合第二方面的第二種可能或第三種可能的實現(xiàn)方式，在第二方面的第五種可能的實現(xiàn)方式中，所述使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄，之后還包括:
[0052]通過對齊重組的方式獲取到所述η X t2個FEC校驗碼塊后將所述η X t2個FEC校驗碼塊丟棄，將mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0053]第三方面，本發(fā)明實施例提供的一種FEC編碼的數(shù)據(jù)處理裝置，其特征在于，包括:
[0054]FEC編碼單元，用于在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以每m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，其中，所述m和所述η都是正整數(shù)；
[0055]分發(fā)單元，用于將所述mX t2個數(shù)據(jù)碼塊和所述nX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，其中，所述mXt2小于或等于m_max，所述m_max是所述M的tl倍，所述nXt2小于或等于n_max，所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)；
[0056]復(fù)用單元，用于按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，其中，所述M是所述H的整數(shù)倍，所述N是所述K的整數(shù)倍。
[0057]結(jié)合第三方面，在第三方面的第一種可能的實現(xiàn)方式中，所述裝置還包括:
[0058]對齊單元，用于在所述第一虛擬通道組和所述第二虛擬通道組的(M + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，所述對齊標(biāo)記碼塊用于接收端在獲取到所述碼塊流后進(jìn)行對齊重組恢復(fù)。
[0059]結(jié)合第三方面或第三方面的第一種可能的實現(xiàn)方式，在第三方面的第二種可能的實現(xiàn)方式中，所述第一物理通道組的至多H個接口具體形式為Hl個電接口和H2個光接口，所述第二物理通道組的至多K個接口具體形式為Kl個電接口和K2個光接口，所述H是Hl、H2的最小公倍數(shù)，所述K是K1、K2的最小公倍數(shù)；
[0060]所述復(fù)用單元，包括:
[0061]復(fù)用子單元，用于按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到所述第一物理通道組的Hl個電接口上和所述第二物理通道組的Kl個電接口上，其中，所述Hl是所述M的整數(shù)倍，所述Kl是所述N的整數(shù)倍；
[0062]映射子單元，用于將復(fù)用到所述Hl個電接口上的全部數(shù)據(jù)和復(fù)用到所述Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到所述H2個光接口上和所述K2個光接口上，其中，所述M是所述H2的整數(shù)倍，所述N是所述K2的整數(shù)倍。
[0063]結(jié)合第三方面或第三方面的第一種可能或第二種可能的實現(xiàn)方式，在第三方面的第三種可能的實現(xiàn)方式中，所述裝置還包括:生成單元，用于生成i個空閑碼塊，所述空閑碼塊包括空閑信息比特，所述i等于所述n_max減去所述η ；
[0064]所述分發(fā)單元，還用于將所述i個空閑碼塊分發(fā)到所述第一虛擬通道組的N個虛擬通道上，所述分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)包括所述η個FEC校驗碼塊和所述i個空閑碼塊。
[0065]結(jié)合第三方面或第三方面的第一種可能或第二種可能或第三種可能的實現(xiàn)方式，在第三方面的第四種可能的實現(xiàn)方式中，所述裝置還包括:
[0066]第一丟棄單元，用于將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)丟棄；
[0067]第一傳輸單元，將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0068]結(jié)合第三方面或第三方面的第一種可能或第二種可能或第三種可能或第四種可能的實現(xiàn)方式，在第三方面的第五種可能的實現(xiàn)方式中，所述裝置還包括:
[0069]第二傳輸單元，用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0070]結(jié)合第三方面的第三種可能的實現(xiàn)方式，在第三方面的第六種可能的實現(xiàn)方式中，所述裝置還包括:
[0071 ] 第二丟棄單元，用于將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄；
[0072]第三傳輸單元，用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的η個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。
[0073]第四方面，本發(fā)明實施例提供一種FEC解碼的數(shù)據(jù)處理裝置，包括:第一接收單元、判斷單元以及第二接收單元和第一丟棄單元中的其中一個單元，其中，
[0074]第一接收單元，用于接收發(fā)送端經(jīng)過第一物理通道組的至多H個接口發(fā)送到接收端的數(shù)據(jù)，所述H為正整數(shù)；
[0075]判斷單元，用于判斷所述發(fā)送端是否經(jīng)過第二物理通道組的至多K個接口向接收端發(fā)送有數(shù)據(jù)；
[0076]第二接收單元，用于當(dāng)所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)時，接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)，所述K為正整數(shù)；
[0077]或，第一丟棄單元，用于當(dāng)所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)時，將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄。
[0078]結(jié)合第四方面，在第四方面的第一種可能的實現(xiàn)方式中，若所述裝置包括第一丟棄單元，所述裝置還包括:第一解復(fù)用單元、第一查找單元、第一對齊單元和第一傳輸單元，其中，
[0079]所述第一解復(fù)用單元，用于按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道；
[0080]所述第一查找單元，用于搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流中插入的對齊標(biāo)記碼塊；
[0081 ] 所述第一對齊單元，用于根據(jù)所述對齊標(biāo)記碼塊對齊重組在M個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mX t2個數(shù)據(jù)碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍，所述tl、t2為正整數(shù)；
[0082]所述第一丟棄單元，還用于使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄；
[0083]所述第一傳輸單元，用于將所述mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0084]結(jié)合第四方面，在第四方面的第二種可能的實現(xiàn)方式中，若所述裝置包括第二接收單元，所述裝置還包括:第二解復(fù)用單元、第二查找單元、第二對齊單元、第二丟棄單元，其中，
[0085]所述第二解復(fù)用單元，用于按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；
[0086]所述第二查找單元，用于搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊；
[0087]第二對齊單元，用于根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mXt2個數(shù)據(jù)碼塊和ηX t2個FEC校驗碼塊,所述mXt2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)；
[0088]所述第二丟棄單元，用于使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄。
[0089]結(jié)合第四方面，在第四方面的第三種可能的實現(xiàn)方式中，若所述裝置包括第二接收單元，所述裝置還包括:第二解復(fù)用單元、第二查找單元、第三對齊單元、第三丟棄單元，其中，
[0090]所述第二解復(fù)用單元，用于按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；
[0091]所述第二查找單元，用于搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊；
[0092]所述第三對齊單元，用于根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mX t2個數(shù)據(jù)碼塊、ηX t2個FEC校驗碼塊和i個空閑碼塊，其中，所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述nX t2小于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù),所述i等于所述n_max減去所述η ；
[0093]所述第三丟棄單元，用于使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊和所述i個空閑碼塊丟棄。
[0094]結(jié)合第四方面的第二種可能或第三種可能的實現(xiàn)方式，在第四方面的第四種可能的實現(xiàn)方式中，所述裝置還包括:
[0095]校正單元，用于在FEC編碼處理子層上使用所述η X t2個FEC校驗碼塊糾正所述mXt2個數(shù)據(jù)碼塊中的誤碼；
[0096]第四丟棄單元，用于完成糾正誤碼之后將所述nXt2個FEC校驗碼塊丟棄；
[0097]第二傳輸單元，用于將糾正誤碼后的m X t2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0098]結(jié)合第四方面的第二種可能或第三種可能的實現(xiàn)方式，在第四方面的第五種可能的實現(xiàn)方式中，所述裝置還包括:
[0099]第五丟棄單元，用于通過對齊重組的方式獲取到所述nX t2個FEC校驗碼塊后將所述η X t2個FEC校驗碼塊丟棄；
[0100]第三傳輸單元，用于將mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0101]第五方面，本發(fā)明實施例提供一種FEC編碼的數(shù)據(jù)處理裝置，包括:輸入裝置、輸出裝置、存儲器和處理器；
[0102]其中，所述處理器執(zhí)行以下步驟:
[0103]在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，其中，所述m和所述η都是正整數(shù)；
[0104]將所述mX t2個數(shù)據(jù)碼塊和所述ηX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，其中，所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍，所述tl、t2為正整數(shù)；
[0105]按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，其中，所述M是所述H的整數(shù)倍，所述N是所述K的整數(shù)倍。
[0106]結(jié)合第五方面，在第五方面的第一種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:
[0107]在所述第一虛擬通道組和所述第二虛擬通道組的(M + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，所述對齊標(biāo)記碼塊用于接收端在獲取到所述碼塊流后進(jìn)行對齊重組恢復(fù)。
[0108]結(jié)合第五方面或第五方面的第一種可能的實現(xiàn)方式，在第五方面的第二種可能的實現(xiàn)方式中，所述第一物理通道組的至多H個接口具體形式為Hl個電接口和H2個光接口，所述第二物理通道組的至多K個接口具體形式為Kl個電接口和K2個光接口，所述H是Hl、H2的最小公倍數(shù)，所述K是K1、K2的最小公倍數(shù)；
[0109]所述處理器具體執(zhí)行如下步驟:
[0110]按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到所述第一物理通道組的Hl個電接口上和所述第二物理通道組的Kl個電接口上，其中，所述Hl是所述M的整數(shù)倍，所述Kl是所述N的整數(shù)倍；
[0111]將復(fù)用到所述Hl個電接口上的全部數(shù)據(jù)和復(fù)用到所述Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到所述H2個光接口上和所述K2個光接口上，其中，所述M是所述H2的整數(shù)倍，所述N是所述K2的整數(shù)倍。
[0112]結(jié)合第五方面或第五方面的第一種可能或第二種可能的實現(xiàn)方式，在第五方面的第三種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:[0113]生成i個空閑碼塊，所述空閑碼塊包括空閑信息比特，所述i等于所述n_max減去所述η ；
[0114]將所述i個空閑碼塊分發(fā)到所述第一虛擬通道組的N個虛擬通道上，所述分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)包括所述η個FEC校驗碼塊和所述i個空閑碼塊。
[0115]結(jié)合第五方面或第五方面的第一種可能或第二種可能或第三種可能的實現(xiàn)方式，在第五方面的第四種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)丟棄；
[0116]所述輸出裝置用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0117]結(jié)合第五方面或第五方面的第一種可能或第二種可能或第三種可能或第四種可能的實現(xiàn)方式，在第五方面的第五種可能的實現(xiàn)方式中，所述輸出裝置用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0118]結(jié)合第五方面的第三種可能的實現(xiàn)方式，在第五方面的第六種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄；
[0119]所述輸出裝置用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的η個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。
[0120]第六方面，本發(fā)明實施例提供一種FEC解碼的數(shù)據(jù)處理裝置，包括:輸入裝置、輸出裝置、存儲器和處理器；
[0121]其中，所述處理器執(zhí)行以下步驟:
[0122]從輸入裝置中獲取發(fā)送端經(jīng)過第一物理通道組的至多H個接口發(fā)送到接收端的數(shù)據(jù)，所述H為正整數(shù)；
[0123]判斷所述發(fā)送端是否經(jīng)過第二物理通道組的至多K個接口向接收端發(fā)送有數(shù)據(jù)，所述K為正整數(shù)；
[0124]若所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)，接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)，或，將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄。
[0125]結(jié)合第六方面，在第六方面的第一種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:
[0126]按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道；
[0127]搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流中插入的對齊標(biāo)記碼塊；
[0128]根據(jù)所述對齊標(biāo)記碼塊對齊重組在M個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mX t2個數(shù)據(jù)碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述tl、t2為正整數(shù)；
[0129]使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄；
[0130]將所述mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0131]結(jié)合第六方面，在第六方面的第二種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:[0132]按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；
[0133]搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊；
[0134]根據(jù)所述對齊標(biāo)記碼塊對齊重組在(M + N)個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mXt2個數(shù)據(jù)碼塊和nXt2個FEC校驗碼塊,所述mXt2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)；
[0135]使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄。
[0136]結(jié)合第六方面，在第六方面的第三種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:
[0137]按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；
[0138]搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的碼塊流中插入的對齊標(biāo)記碼塊；
[0139]根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mXt2個數(shù)據(jù)碼塊、ηX t2個FEC校驗碼塊和i個空閑碼塊，其中，所述mXt2小于或等于m_max，所述m_max是所述M的tl倍,所述nX t2小于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù),所述i等于所述n_max減去所述η ；
[0140]使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊和所述i個空閑碼塊丟棄。
[0141]結(jié)合第六方面的第二種可能或第三種可能的實現(xiàn)方式，在第六方面的第四種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:
[0142]在FEC編碼處理子層上使用所述η X t2個FEC校驗碼塊糾正所述mX t2個數(shù)據(jù)碼塊中的誤碼；
[0143]完成糾正誤碼之后將所述η X t2個FEC校驗碼塊丟棄掉，將糾正誤碼后的mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0144]結(jié)合第六方面的第二種可能或第三種可能的實現(xiàn)方式，在第六方面的第五種可能的實現(xiàn)方式中，所述處理器還執(zhí)行如下步驟:
[0145]通過對齊重組的方式獲取到所述η X t2個FEC校驗碼塊后將所述η X t2個FEC校驗碼塊丟棄，將mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
[0146]從以上技術(shù)方案可以看出，本發(fā)明實施例具有以下優(yōu)點:
[0147]本發(fā)明實施例中，在FEC編碼處理子層上對數(shù)據(jù)碼塊序列以每m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，然后將數(shù)據(jù)碼塊和FEC校驗碼塊分別分發(fā)到第一虛擬通道組和第二虛擬通道組上，接下來按照比特變速復(fù)用將分發(fā)到第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用第一物理通道組的接口上和第二虛擬通道組的接口上。由于η個FEC校驗碼塊先被分發(fā)到第二虛擬通道組的N個虛擬通道上，然后通過N個虛擬通道經(jīng)過比特變速復(fù)用輸出到額外的第二物理通道組的K個接口上，不會減少系統(tǒng)的數(shù)據(jù)傳輸帶寬。由于數(shù)據(jù)碼塊和FEC校驗碼塊被分開傳輸?shù)降谝晃锢硗ǖ澜M和第二物理通道組，因此很好的滿足了靈活性和兼容性需求，系統(tǒng)能夠兼容不同類型和性能的物理傳輸接口并保證彼此之間的互聯(lián)互通能力，系統(tǒng)根據(jù)傳輸接口的性能，可選擇傳輸FEC校驗碼塊或者不傳輸FEC校驗碼塊。
【專利附圖】

【附圖說明】
[0148]圖1為本發(fā)明實施例提供的一種FEC編碼的數(shù)據(jù)處理方法的流程方框示意圖；
[0149]圖2為本發(fā)明實施例提供的另一種FEC解碼的數(shù)據(jù)處理方法的流程方框示意圖；
[0150]圖3為本發(fā)明實施例提供的一種FEC編碼的數(shù)據(jù)處理裝置的組成結(jié)構(gòu)示意圖；
[0151]圖4為本發(fā)明實施例提供的另一種FEC解碼的數(shù)據(jù)處理裝置的組成結(jié)構(gòu)示意圖；
[0152]圖5為本發(fā)明實施例提供的另一種FEC編碼的數(shù)據(jù)處理裝置的組成結(jié)構(gòu)示意圖；
[0153]圖6為本發(fā)明實施例提供的另一種FEC解碼的數(shù)據(jù)處理裝置的組成結(jié)構(gòu)示意圖。
【具體實施方式】
[0154]本發(fā)明實施例提供了一種FEC編解碼的數(shù)據(jù)處理方法和相關(guān)裝置，在不減少系統(tǒng)實際可用數(shù)據(jù)傳輸帶寬的情況下通過額外通道選擇性地傳輸和接收FEC校驗開銷數(shù)據(jù)，滿足靈活性和兼容性的需求。
[0155]為使得本發(fā)明的發(fā)明目的、特征、優(yōu)點能夠更加的明顯和易懂，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，下面所描述的實施例僅僅是本發(fā)明一部分實施例，而非全部實施例?；诒景l(fā)明中的實施例，本領(lǐng)域的技術(shù)人員所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
[0156]請參閱圖1，本發(fā)明提供的FEC編碼的數(shù)據(jù)處理方法的一個實施例具體可以包括如下步驟:
[0157]101、在前向糾錯(FEC, Forward Error Correction)編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊。
[0158]在本發(fā)明實施例中，在物理編碼子層(PCS, Physical Coding Sub — layer)經(jīng)過塊編碼之后,輸出數(shù)據(jù)碼塊序列，該數(shù)據(jù)碼塊序列中包括有多個數(shù)據(jù)碼塊,其中，數(shù)據(jù)碼塊指的是輸入到FEC編碼處理子層上的承載著原始信息數(shù)據(jù)并具有一定格式的編碼塊，其中承載的原始信息是進(jìn)行FEC編碼的凈荷數(shù)據(jù)。在PCS上進(jìn)行的塊編碼具體可以是64/66b編碼，或者開銷更低的256/(257+p)b或512/(513+p)b等編碼方式，其中P為自然數(shù)，本發(fā)明不做限定。編碼塊具有塊類型指示和(或)同步頭信息，例如64/66b編碼具有2比特的同步頭信息，該同步頭為01或者10，還用于區(qū)分兩種不同的塊類型，全數(shù)據(jù)塊或者非全數(shù)據(jù)塊。進(jìn)行塊編碼輸出的數(shù)據(jù)碼塊具體可以為滿足(8Xc)/[(8Xc)+d]b格式的數(shù)據(jù)流，其中，c和d均為大于或者等于I的正整數(shù)，當(dāng)物理通道的接口為高速以太網(wǎng)接口，例如400GE或者更高時，c和d的取值會根據(jù)系統(tǒng)需要做設(shè)計調(diào)整，例如取更大的c以降低開銷，提高編碼效率。[0159]在本發(fā)明實施例中，在PCS物理編碼處理子層上輸出的數(shù)據(jù)碼塊有嚴(yán)格且確定的先后順序，稱為數(shù)據(jù)碼塊序列。在數(shù)據(jù)碼塊序列中選取連續(xù)的m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，通過對這些m個數(shù)據(jù)碼塊中承載的數(shù)據(jù)進(jìn)行FEC計算，就可以產(chǎn)生FEC校驗開銷數(shù)據(jù)，這些FEC校驗開銷數(shù)據(jù)被冠以特定的類型指示和(或)同步頭信息，封裝成η個FEC校驗碼塊，其中，m和n都是正整數(shù)，其取值與FEC編碼處理子層選取的FEC編碼方式有關(guān)，此處對其取值不做限定，另外FEC編碼的過程詳見現(xiàn)有技術(shù)的描述，此處不再贅述。
[0160] 需要說明的是，在本發(fā)明實施例中FEC編碼子層FEC編碼幀覆蓋的數(shù)據(jù)碼塊具體可以為多個，其取值不做限定，本發(fā)明實施例中以m來表示，多個的數(shù)據(jù)碼塊都被送到FEC編碼處理子層進(jìn)行FEC編碼，生成了多個的FEC校驗碼塊，本發(fā)明實施例中以η來表示。
[0161]需要說明的是，在本發(fā)明實施例中，F(xiàn)EC編碼處理子層負(fù)責(zé)對m個編碼塊的進(jìn)行FEC計算生成η個FEC校驗碼塊，數(shù)據(jù)碼塊和FEC校驗碼塊在FEC編碼處理子層上存在已知的明確區(qū)分，F(xiàn)EC編碼處理子層根據(jù)其對兩種編碼塊的已知區(qū)分，具體可以空間分離的并行或者時間分離的串行傳輸方式與其他模塊進(jìn)行數(shù)據(jù)互傳，本發(fā)明實施例中不做限定。FEC編碼處理子層和其他模塊進(jìn)行數(shù)據(jù)互傳的時候需要將塊類型的不同指示告知目標(biāo)模塊。FEC編解碼子層與物理媒質(zhì)連接子層(PMA，Physical Medium Attachment)相對獨(dú)立,需要在接口處明確指示區(qū)分?jǐn)?shù)據(jù)碼塊和FEC校驗碼塊。PMA根據(jù)區(qū)分指示，如后所述，將數(shù)據(jù)塊和校驗塊分別分發(fā)到不同的虛擬通道。在空間分離方式時候，實際上是通過不同的分離的接口來區(qū)分的，在時間分離的串行方式中，是通過不同的時間片來區(qū)分的。無論是空間分離并行或者時間分離串行方式，還可以增加額外的指示信號加以區(qū)分指示，例如給FEC校驗塊以不一樣的編碼塊頭信息。
[0162]另外，數(shù)據(jù)碼塊和FEC校驗碼塊可以分別采用不同的同步頭來區(qū)別，例如，數(shù)據(jù)碼塊使用的同步頭為“Obio”和“ObOl”，具體的，同步頭為“OblO”表示數(shù)據(jù)碼塊包括控制字符，同步頭為“ObOl”表示數(shù)據(jù)碼塊不包括控制字符，此時數(shù)據(jù)碼塊中全部為數(shù)據(jù)字符，F(xiàn)EC校驗碼塊交替使用的同步頭“0b00”和“Obll”，具體的，同步頭為“0b00”表示奇數(shù)的FEC校驗碼塊，塊內(nèi)為FEC校驗開銷數(shù)據(jù)，同步頭為“Obll”表示偶數(shù)的FEC校驗碼塊，塊內(nèi)為FEC校驗開銷數(shù)據(jù)。這種工作方式下，在FEC編碼處理子層上排列的數(shù)據(jù)碼塊和FEC校驗碼塊的同步頭具有FEC幀周期規(guī)律性，可以用于標(biāo)記數(shù)據(jù)碼塊和FEC校驗碼塊，同步頭可以向下指導(dǎo)塊分發(fā)，向上指導(dǎo)識別數(shù)據(jù)碼塊和FEC校驗碼塊。
[0163]102、將mX t2個數(shù)據(jù)碼塊和ηX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上。
[0164]其中，mXt2小于或等于m_max,所述m_max是所述M的tl倍,所述nXt2小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)。
[0165]在本發(fā)明實施例中，將多個虛擬通道分組分為第一虛擬通道組和第二虛擬通道組，針對數(shù)據(jù)碼塊和FEC校驗碼塊分別分發(fā)到不同的虛擬通道組上。第一虛擬通道組包含M個虛擬通道，第二虛擬通道組包含N個虛擬通道，其中，M滿足如下關(guān)系式:MXtl = m_max,m_max ^ mXt2, tl、t2為正整數(shù)，即M的正整數(shù)倍大于等于m,物理含義為:第一虛擬通道組的虛擬通道個數(shù)所提供的傳輸承載能力大于或等于數(shù)據(jù)碼塊的傳輸承載需求，同樣的，N也滿足如下關(guān)系式:NXtl = n_max,n_max≥nXt2,tl、t2為正整數(shù)，即N的正整數(shù)倍大于等于n，物理含義為:第二虛擬通道組的虛擬通道個數(shù)所提供的傳輸承載能力正整數(shù)倍大于或等于FEC校驗碼塊的傳輸承載需求。n_max>nXt2, m_max>mXt2時,通過填充空閑碼塊來保證上述數(shù)據(jù)分發(fā)的整數(shù)關(guān)系。填充的空閑碼塊的個數(shù)i_m=_m_max-mXt2, i_n=_n_max_nXt2。在實際應(yīng)用中，可以令 i_m=_m_max-mX t2=0,通過 i_n=_n_max_nX t2 來匹配FEC碼型的(m，n)選擇。物理意義上講，就是盡量只在FEC開銷傳輸通道上插入空閑碼塊。本發(fā)明不做限定，但下文描述中以使用i_m=_m_max-mXt2=mXt2-mXt2=0為例進(jìn)行描述。
[0166]本發(fā)明實施例中，步驟102同樣可以理解為如下兩個步驟:
[0167]Al、將m個數(shù)據(jù)碼塊分發(fā)到第一虛擬通道組的M個虛擬通道上；
[0168]A2、將η個FEC校驗碼塊分發(fā)到第二虛擬通道組的N個虛擬通道上。
[0169]其中，在執(zhí)行步驟Al和步驟Α2時并沒有時序上的先后順序之分，可以先執(zhí)行步驟Al然后執(zhí)行步驟Α2，也可以先執(zhí)行步驟Α2然后再執(zhí)行步驟Al，還可以同時執(zhí)行步驟Al和Α2，本發(fā)明實施例中不做限定。
[0170]需要說明的是，在本發(fā)明實施例中步驟102完成之后，還可以包括如下步驟:在第一虛擬通道組和第二虛擬通道組的(Μ + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，對齊標(biāo)記碼塊用于接收端在獲取到的(Μ + N)個虛擬通道的碼塊流后對(Μ + N)個碼塊流進(jìn)行對齊重組恢復(fù)。第一虛擬通道組的M個虛擬通道和第二虛擬通道組的N個虛擬通道組合為(Μ + N)個虛擬通道，則(Μ + N)個虛擬通道上承載的碼塊流包括各個FEC幀中的m個數(shù)據(jù)碼塊和η個FEC校驗碼塊,在碼塊流中周期的插入對齊標(biāo)記碼塊(Alignment Marker ),接收端獲取到該碼塊流之后，根據(jù)對齊標(biāo)記碼塊能夠進(jìn)行對齊重組恢復(fù)。另外，對齊標(biāo)記碼塊還可以用于標(biāo)記對齊標(biāo)記碼塊所在的M個虛擬通道的編號信息和對齊標(biāo)記碼塊所在的N個虛擬通道的編號信息。
[0171]本發(fā)明實施例中將數(shù)據(jù)碼塊分發(fā)到第一虛擬通道組、將FEC校驗碼塊分發(fā)到第二虛擬通道組具體可以在PMA子層上進(jìn)行，對分發(fā)到第一虛擬通道組的數(shù)據(jù)和分發(fā)到第二虛擬通道組的數(shù)據(jù)按照如下步驟103進(jìn)行處理，詳見如下描述。
[0172]103、按照比特變速復(fù)用將分發(fā)到第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口和第二物理通道組的至多K個接口上。
[0173]其中，M是H的整數(shù)倍，N是K的整數(shù)倍。
[0174]在此處描述的步驟103中分發(fā)到第一虛擬通道組上的數(shù)據(jù)指的是m個數(shù)據(jù)碼塊，在本發(fā)明的一些實施例還可以包括必要的空閑碼塊，分發(fā)到第二虛擬通道組上的數(shù)據(jù)指的是η個FEC校驗碼塊，在本發(fā)明的一些實施例中還可以包括必要的空閑碼塊。
[0175]本發(fā)明實施例中，步驟103同樣可以理解為如下兩個步驟:
[0176]B1、按照比特變速復(fù)用將分發(fā)到第一虛擬通道組上的M個數(shù)據(jù)比特流復(fù)用到第一物理通道組的至多H個接口上；
[0177]Β2、按照比特變速復(fù)用將分發(fā)到第二虛擬通道組上的N個數(shù)據(jù)比特流分別復(fù)用到第二物理通道組的至多K個接口上。
[0178]其中，在執(zhí)行步驟BI和步驟Β2時并沒有時序上的先后順序之分，可以先執(zhí)行步驟BI然后執(zhí)行步驟Β2，也可以先執(zhí)行步驟Β2然后再執(zhí)行步驟BI，還可以同時執(zhí)行步驟BI和Β2，本發(fā)明實施例中不做限定。[0179]需要說明的是，對于步驟BI和B2，以步驟BI為例，M個數(shù)據(jù)比特流按照比特變速復(fù)用從第一虛擬通道組上復(fù)用到第一物理通道組的至多H個接口上，具體的，對M個數(shù)據(jù)比特流進(jìn)行比特變速復(fù)用可以是同時復(fù)用到至多H個接口上，另外M是H的整數(shù)倍，將M個數(shù)據(jù)比特流可以復(fù)用到第一物理通道組的H個接口上，也可以是復(fù)用到第一物理通道組的少于H的Hl和H2個具體的接口上。對于少于H的情況，以具體的Hl個電接口、H2個光接口接口為例進(jìn)行說明。另外，本發(fā)明實施例中，比特變速復(fù)用指的是將輸入的數(shù)據(jù)比特流進(jìn)行復(fù)用然后輸出復(fù)用后的數(shù)據(jù)比特流的復(fù)用方式，例如輸入的數(shù)據(jù)比特流為4個，若變速比例為4:3，就可以輸出3個數(shù)據(jù)比特流。
[0180]本發(fā)明實施例中物理通道組的接口具體形式可以是電接口和光接口，電接口和光接口之間銜接有光模塊，光模塊用于實現(xiàn)光電轉(zhuǎn)換和電光轉(zhuǎn)換。則具體的，第一物理通道組的至多H個接口具體形式可以為Hl個電接口和H2個光接口，第二物理通道組的至多K個接口具體形式可以為Kl個電接口和K2個光接口，也就是說，第一物理通道組包括有Hl個電接口和H2個光接口，第二物理通道組包括有Kl個電接口和K2個光接口。這里，H是Hl、H2的(最小)公倍數(shù)，K是Kl、K2的(最小)公倍數(shù)。
[0181]具體的，本發(fā)明實施例中，步驟103按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，可以包括如下步驟:
[0182]Cl、按照比特變速復(fù)用將分發(fā)到第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的Hl個電接口上和第二物理通道組的Kl個電接口上，M是Hl的整數(shù)倍，N是Kl的整數(shù)倍；
[0183]C2、將復(fù)用到Hl個電接口上的全部數(shù)據(jù)和復(fù)用到Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到H2個光接口上和K2個光接口上，其中，M是H2的整數(shù)倍，N是K2的整數(shù)倍。
[0184]通過步驟Cl先將數(shù)據(jù)碼塊和FEC校驗碼塊分別復(fù)用到第一物理通道組的電接口和第二物理通道組的電接口上，然后通過步驟C2將第一物理通道組的電接口上的全部數(shù)據(jù)進(jìn)行復(fù)用和映射調(diào)制后發(fā)送到第一物理通道組的光接口上，將第二物理通道組的電接口上的全部數(shù)據(jù)進(jìn)行復(fù)用和映射調(diào)制后發(fā)送到第二物理通道組的光接口上。具體的，步驟C2中可以通過電接口和光接口之間銜接的光模塊來實現(xiàn)電光轉(zhuǎn)換，電光轉(zhuǎn)換的過程此處不再贅述。
[0185]前述步驟Cl和C2先將數(shù)據(jù)碼塊和FEC校驗碼塊復(fù)用到各個物理通道組的電接口上然后將各個物理通道組的電接口上的數(shù)據(jù)經(jīng)過光模塊復(fù)用和映射調(diào)制輸入到光接口上，在本發(fā)明實施例中隨著物理通道傳輸速率的不斷提高，電接口和光接口的傳輸速率不斷提高，通過本發(fā)明實施例提供的比特變速復(fù)用可以兼容物理通道接口技術(shù)的不斷演進(jìn)，例如對于不斷提高傳輸速率的高速以太網(wǎng)接口，則可以按照本發(fā)明實施例提供的方法進(jìn)行比特變速復(fù)用。
[0186]需要說明的是，在本發(fā)明實施例中，步驟102中描述的第一虛擬通道組和第二虛擬通道組都指的是劃分為兩個不同組的多個虛擬通道，只是為了區(qū)分第一虛擬通道組和第二虛擬通道組分別是劃分為不同組內(nèi)的多個虛擬通道而采用的命名方式，其中“第一”和“第二”并不具有時序或者邏輯上的任何關(guān)系，此處僅作說明，關(guān)于第一物理通道組和第二物理通道組的區(qū)分也適用于此處關(guān)于“第一”和“第二”的說明。本發(fā)明實施例中，將數(shù)據(jù)碼塊和FEC校驗碼塊分別使用的物理通道組的接口進(jìn)行了空分分割，分成了兩個接口子組，使得在發(fā)送端設(shè)備在傳輸數(shù)據(jù)碼塊和FEC校驗碼塊時可以根據(jù)物理通道自身的設(shè)計需要進(jìn)行選擇，選擇是否傳送FEC校驗碼塊，選擇使用有或者無FEC傳輸通道的光模塊；接收端設(shè)備在收到有或者無FEC編碼開銷伴隨的數(shù)據(jù)的物理信號時，可以選擇使用有FEC開銷接收通道的光模塊或者無FEC開銷信號接收光通道的光模塊對信號進(jìn)行接收和光電轉(zhuǎn)換，還可以選擇是否利用獲得FEC編碼開銷對可能存在的數(shù)據(jù)誤碼進(jìn)行糾錯，提升了系統(tǒng)的設(shè)計靈活性，因此無FEC編碼功能的設(shè)備也因此可以和有FEC編碼功能的設(shè)備通過正確的模塊進(jìn)行系統(tǒng)對接互連，提升了設(shè)備接口的對接互通能力和兼容性。
[0187]需要說明的是，當(dāng)分發(fā)到第一虛擬通道組上的數(shù)據(jù)復(fù)用到第一物理通道組的至多H個接口上、分發(fā)到第二虛擬通道組上的數(shù)據(jù)復(fù)用到第二物理通道組的至多K個接口上之后，本發(fā)明實施例還可以包括如下步驟:
[0188]將復(fù)用到至多K個接口上的全部數(shù)據(jù)丟棄，將復(fù)用到至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。具體的，采用無FEC編碼開銷傳輸通道的光模塊，只傳輸復(fù)用映射調(diào)制到有效數(shù)據(jù)傳輸光通道上數(shù)據(jù)。
[0189]也就是說，本發(fā)明實施例中對FEC校驗碼塊和數(shù)據(jù)碼塊進(jìn)行了空分分流，分別復(fù)用到不同的物理通道組的接口上，只對第一物理通道組的H個接口上的數(shù)據(jù)經(jīng)過物理傳輸媒質(zhì)進(jìn)行目標(biāo)距離的傳輸，而不傳送第二物理通道組的K個接口上的數(shù)據(jù)，這能夠適用于在傳輸性能好的情況，在該情況下只傳輸數(shù)據(jù)碼塊，由于數(shù)據(jù)碼塊的誤碼很少，不需要進(jìn)行FEC糾錯，故FEC校驗碼塊可以被忽略掉。而且，這種實現(xiàn)方對于是否傳送FEC校驗碼塊給接收端，還可以由設(shè)備打開或者關(guān)閉FEC編碼功能、或設(shè)備是否具有FEC編碼功能來決定，對于關(guān)閉FEC功能和無FEC編碼功能的設(shè)備不產(chǎn)生FEC校驗碼塊，設(shè)備等效于將FEC校驗碼塊全數(shù)忽略掉，而只利用第一物理通道組的至多H個接口將數(shù)據(jù)碼塊發(fā)送給接收端，接收方向上接收端由于沒有接收到FEC校驗碼塊，而只接收到了數(shù)據(jù)碼塊，故無需要進(jìn)行FEC解碼，由此本發(fā)明實施例能夠兼容多種系統(tǒng)的對接互連，提升了設(shè)備接口的對接互通能力和兼容性。而現(xiàn)有技術(shù)中用于傳輸FEC校驗開銷數(shù)據(jù)的設(shè)備只能和采用有FEC功能的設(shè)備對接，而無法和不具有FEC功能的設(shè)備通信，造成了系統(tǒng)之間無法傳遞數(shù)據(jù)，因此本發(fā)明實施例提供的FEC編碼的數(shù)據(jù)處理方法可以兼顧有FEC功能的設(shè)備和無FEC功能的設(shè)備，滿足了對系統(tǒng)特別是多通道的通信系統(tǒng)中的FEC使用的兼容性和靈活性需求。
[0190]需要說明的是，當(dāng)分發(fā)到第一虛擬通道組上的數(shù)據(jù)復(fù)用到第一物理通道組的至多H個接口上、分發(fā)到第二虛擬通道組上的數(shù)據(jù)復(fù)用到第二物理通道組的至多K個接口上之后，本發(fā)明實施例還可以包括如下步驟:
[0191]將復(fù)用到至多H個接口上的全部數(shù)據(jù)和復(fù)用到至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
[0192]也就是說，此處描述的實施例中對FEC校驗碼塊和數(shù)據(jù)碼塊進(jìn)行了空分分流，分別復(fù)用到不同的物理通道組的接口上，然后將數(shù)據(jù)碼塊和FEC校驗碼塊同時經(jīng)過物理傳輸媒質(zhì)進(jìn)行目標(biāo)距離的傳輸，對于需要FEC編解碼功能提升傳輸性能的設(shè)備來說，需要將FEC校驗碼塊和數(shù)據(jù)碼塊都傳送，則FEC校驗碼塊就可以在接收端中用于糾正可糾的數(shù)據(jù)碼塊中被傳輸后出現(xiàn)的誤碼，便于恢復(fù)出原始的數(shù)據(jù)碼塊。[0193]需要說明的是，在本發(fā)明實施例中，對m個數(shù)據(jù)碼塊進(jìn)行FEC編碼生成n個FEC校驗碼塊之后，為了匹配FEC校驗開銷的比重和第一第二通道組中虛擬通道和實際傳輸通道的比例關(guān)系，除了生成FEC校驗碼塊，還可以包括如下步驟:生成i個空閑碼塊，其中，空閑碼塊包括發(fā)送端和接收端雙方已知的確定的空閑信息比特圖案，NXtl = n_max, n_max≥nXt2,tl、t2為正整數(shù)并由m、M、H確定；i等于n_max減去nX t2 ;將空閑碼塊和FEC校驗碼塊分發(fā)到第二虛擬通道組的N個虛擬通道上，則步驟103中描述的分發(fā)到第二虛擬通道組上體現(xiàn)為N個虛擬通道對應(yīng)的數(shù)據(jù)比特流的數(shù)據(jù)包括了 FEC校驗碼塊和空閑碼塊。則N個數(shù)據(jù)比特流按照比特變速復(fù)用都將復(fù)用到第二物理通道的至多K個接口上。例如，第一虛通道組共有M=SO個虛擬通道，第一物理通道組有8個物理接口，第二虛擬通道組共有10個虛擬通道，第二物理通道組有I個物理接口，F(xiàn)EC編碼涉及m=160，n=19 ;則意味著一個FEC幀周期內(nèi)，需要向M=SO個虛擬通道分發(fā)160個數(shù)據(jù)碼塊，向N=IO個虛擬通道分發(fā)19個數(shù)據(jù)碼塊。按照物理通道的等速率設(shè)計，需要插入一個空閑碼塊。由m_max=MXtl得，tl=2 ;由 n_max=10Xtl=20, i=n_max - n=20 - 19=1。還例如,第一虛擬通道組共有 M=80 個虛擬通道，第一物理通道組有16個物理接口，第二虛擬通道組共有10個虛擬通道，第二物理通道組有2個 物理接口，F(xiàn)EC編碼涉及m=160，n=10 ;則意味著一個FEC幀周期內(nèi)，需要向M=SO個虛擬通道分發(fā)160個數(shù)據(jù)碼塊，向N=IO個虛擬通道分發(fā)10個數(shù)據(jù)碼塊。按照物理通道的等速率涉及，需要插入10個空閑碼塊。由m_max=MX tl, tl=2 ；n_max=10X tl=20, i=n_max - n=20 - 10=10。第二物理通道組的2個物理接口其中I個接口用來傳輸FEC校驗碼塊，另外I個接口用來傳輸空閑碼塊。空閑碼塊中填充的比特圖案是接收端和發(fā)送端都公知的確定的比特圖案格式，在空閑碼塊中不包含有意義的信息，從信息傳輸?shù)慕嵌葋砜矗畔⒘繛?，即不包含信息。具體的，生成的空閑碼塊中可以填充無意義的序列如:0bl010"?1010。
[0194]需要說明的是，F(xiàn)EC校驗碼塊和空閑碼塊可以通過使用不同的同步頭來指示區(qū)分，例如FEC校驗碼塊使用的同步頭“ObOl”，空閑碼塊中使用的同步頭“OblO”，同步頭為“ObOl”表示FEC校驗碼塊，塊內(nèi)為FEC校驗開銷數(shù)據(jù)，同步頭為“OblO”表示空閑碼塊，塊內(nèi)為空閑信息比特。
[0195]當(dāng)分發(fā)到第二虛擬通道組上的數(shù)據(jù)包括FEC校驗碼塊和空閑碼塊時，按照比特變速復(fù)用將分發(fā)到第二虛擬通道上的數(shù)據(jù)復(fù)用到第二物理通道的接口上，具體可以包括如下步驟:
[0196]將復(fù)用到至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄，將復(fù)用到至多H個接口上的全部數(shù)據(jù)和復(fù)用到至多K個接口上的全部數(shù)據(jù)中的n個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。例如，第一虛擬通道組共有M=SO個虛擬通道，第一物理通道組有16個物理接口，第二虛擬通道組共有10個虛擬通道，第二物理通道組有2個物理接口，F(xiàn)EC編碼涉及m=160，n=10 ;則意味著一個FEC幀周期內(nèi)，需要向M=80個虛擬通道分發(fā)160個數(shù)據(jù)碼塊，向N=IO個虛擬通道分發(fā)10個數(shù)據(jù)碼塊。按照物理通道的等速率設(shè)計，需要插入10個空閑碼塊。由 m_max=MXtl, tl=2 ;n_max=10Xtl=20, i=n_max - n=20_10=10。第二物理通道組的2個物理接口其中I個接口用來傳輸FEC校驗碼塊，另外I個接口用來傳輸空閑碼塊，這里將所插入的空閑碼塊丟棄。
[0197]本發(fā)明實施例中，在FEC編碼處理子層上對m個數(shù)據(jù)碼塊進(jìn)行FEC編碼，生成n個FEC校驗碼塊，然后將數(shù)據(jù)碼塊和FEC校驗碼塊分別分發(fā)到第一虛擬通道組和第二虛擬通道組上，接下來按照比特變速復(fù)用將分發(fā)到第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用第一物理通道組的接口上和第二虛擬通道組的接口上。由于n個校驗碼塊先被分發(fā)到第二虛擬通道組的N個虛擬通道上，然后通過N個虛擬通道經(jīng)過比特變速復(fù)用才輸出到第二物理通道組的K個接口上，F(xiàn)EC校驗碼塊使用額外的空間分離的傳輸通道，與數(shù)據(jù)實現(xiàn)了隔離和獨(dú)立傳輸，且本發(fā)明實施例允許在分發(fā)前的數(shù)據(jù)碼塊流上做FEC,能夠適用于低延遲需求的場合。
[0198]以上實施例介紹了本發(fā)明實施例提供的FEC編碼的數(shù)據(jù)處理方法，接下來以一個實際的應(yīng)用例來對前述本發(fā)明實施例提供的方法進(jìn)行進(jìn)一步說明。 [0199]對于超100G的以太網(wǎng)接口系統(tǒng)大多繼續(xù)沿用多通道的架構(gòu)，以太網(wǎng)自早期在GE中使用的8/10b編碼，到10GE、40GE、100GE中采用的64/66b編碼，以及在二代100GE中應(yīng)要兼容64/66b編碼而采用的64/66b編碼以其256/257b、512/514b轉(zhuǎn)碼，其發(fā)展方向上的趨勢是使用更合理的靈活低開銷的以太網(wǎng)物理層塊編碼方式。例如512/514b，400/403b，400/404b, (8Xc)/[(8Xc)+d]b等編碼，c>=l、d>=l為合理大小的正整數(shù)自然數(shù)。本發(fā)明實施例中將基于靈活的(8Xc)/[(8Xc)+d]b塊編碼為基礎(chǔ)描述FEC編碼的數(shù)據(jù)處理方法。
[0200]以下一速率400GE以太網(wǎng)接口為例進(jìn)行說明，媒質(zhì)不相關(guān)接口(Mil，MediaIndependent Inteface)信息經(jīng)過塊編碼后,輸出(8 X c) / [ (8 X c)+d]b的數(shù)據(jù)碼塊序列向下送到FEC編碼處理子層，在FEC編碼處理子層上取A個(8 X c) / [ (8 X c) +d] b數(shù)據(jù)碼塊，作為選定的FEC編碼凈荷數(shù)據(jù)，對所取的A個(8 X c) / [ (8 X c) +d] b數(shù)據(jù)碼塊中的部分或者全部例如B個數(shù)據(jù)碼塊進(jìn)行FEC計算后產(chǎn)生FEC校驗開銷數(shù)據(jù)，將FEC校驗開銷數(shù)據(jù)封裝成C個(8Xc)/[(8Xe)+d]b格式的FEC校驗碼塊，其中，A、B、C均為自然數(shù)。在FEC編碼處理子層中的數(shù)據(jù)碼塊和FEC校驗碼塊存在周期性的確定區(qū)分，具體的，可以是并行的兩個碼流，也可以是串行的一個碼流，此處不做限定。
[0201 ] 生成C個FEC校驗碼塊之后，首先，將A個(8 X c) / [ (8 X c) +d] b數(shù)據(jù)碼塊按碼塊顆粒為單位分發(fā)到第一虛擬通道組的X_virtual個虛擬通道上，將C個(8 X c) / [ (8 X c) +d]b格式的FEC校驗碼塊按碼塊顆粒為單位分發(fā)到第二虛擬通道組的Y_virtual個虛擬通道上，其中，A小于或者等于X_virtual的整數(shù)倍，C小于或者等于Y_virtual的整數(shù)倍。
[0202]其次,在第一虛擬通道組和第二虛擬通道組的(X_virtual+Y_virtual)個虛擬通道承載的碼塊流上，周期性的插入(X_virtual+Y_virtual)個對齊標(biāo)記碼塊,例如每個虛擬通道中以65536或者16384個碼塊為一個周期中插入I個對齊標(biāo)記碼塊。標(biāo)記碼塊還用于標(biāo)記各個碼塊所在的虛擬通道的編號信息，例如用X_vk和Y_vk分別表示第一虛擬通道組和第二虛擬通道組的編號信息，則X_vk=0，I, 2，…，X_virtual — I和Y_vk=0，I, 2，…，Y_virtual — I。
[0203]然后，對分發(fā)到第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別進(jìn)行比特變速復(fù)用，即A個數(shù)據(jù)碼塊和C個FEC校驗碼塊分別按照比特提速復(fù)用，將A個數(shù)據(jù)碼塊復(fù)用到第一物理通道組的X_physical個接口上，將C個FEC校驗碼塊復(fù)用到第二物理通道組的Y_physical個接口上，當(dāng)生成有空閑碼塊時，將C個FEC校驗碼塊和D個空閑碼塊復(fù)用到第二物理通道組的Y_physical個接口上,其中,X_virtual是X_physical的整數(shù)倍，Y_virtual是Y_physical的整數(shù)倍。
[0204]最后，將物理通道組上的數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸，在具體傳輸時，發(fā)送端可以采用如下三種實現(xiàn)方式:
[0205]1、只傳輸復(fù)用到X_phySical個接口上的全部數(shù)據(jù)，即只傳輸數(shù)據(jù)碼塊，而將Y_physical個接口上的全部數(shù)據(jù)丟棄。
[0206]2、對于復(fù)用到X_physical個接口上的全部數(shù)據(jù)和復(fù)用到Y(jié)_physical個接口上的全部數(shù)據(jù)都傳輸?shù)浇邮斩?，對于?fù)用到Y(jié)_phySical個接口上的全部數(shù)據(jù)包括有兩種情況，一種是C個FEC校驗碼塊，另一種是C個FEC校驗碼塊和D個空閑碼塊。
[0207]3、當(dāng)D個空閑碼塊也復(fù)用到Y(jié)_physical個接口上時,將復(fù)用到Y(jié)_physical個接口上的全部數(shù)據(jù)中的D個空閑碼塊丟棄，只傳輸Y_phySical個接口上的全部數(shù)據(jù)中的D個空閑碼塊和復(fù)用到X_physical個接口上的全部數(shù)據(jù)。
[0208]對于400GE而言，可以采用25G~28G的物理通道的電/光接口，則需要16個這樣的電/光接口。作為舉例，這里對FEC校驗碼塊的傳送通道取為I~2個25G~28G的電/光接口，以提供12.5~25%的FEC開銷承載能力，如下表1所示，為采用不同的虛擬通道時所復(fù)用的物理通道的接口使用情況，下表1中以虛擬通道16+2和80+10為例。
[0209]
【權(quán)利要求】
1.一種FEC編碼的數(shù)據(jù)處理方法，其特征在于，包括: 在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，其中，所述m和所述η都是正整數(shù)；
將所述mX t2個數(shù)據(jù)碼塊和所述ηX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，其中，所述mX t2小于或等于m_max，所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)； 按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，其中，所述M是所述H的整數(shù)倍，所述N是所述K的整數(shù)倍。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將所述m個數(shù)據(jù)碼塊和所述η個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，之后還包括: 在所述第一虛擬通道組和所述第二虛擬通道組的(Μ + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，所述對齊標(biāo)記碼塊用于接收端在獲取到所述碼塊流后對碼塊流進(jìn)行對齊重組恢復(fù)。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述第一物理通道組的至多H個接口具體形式為Hl個電接口和Η2個光接口，所述第二物理通道組的至多K個接口具體形式為Kl個電接口和Κ2個光接口，所述H是Hl、Η2的最小公倍數(shù)，所述K是Kl、Κ2的最小公倍數(shù)； 所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，包括: 按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到所述第一物理通道組的Hl個電接口上和所述第二物理通道組的Kl個電接口上，其中，所述M是所述Hl的整數(shù)倍，所述N是所述Kl的整數(shù)倍； 將復(fù)用到所述Hl個電接口上的全部數(shù)據(jù)和復(fù)用到所述Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到所述Η2個光接口上和所述Κ2個光接口上，其中，所述M是所述Η2的整數(shù)倍，所述N是所述Κ2的整數(shù)倍。
4.根據(jù)權(quán)利要求1至3中任一項所述的方法，其特征在于，所述在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的m個數(shù)據(jù)碼塊進(jìn)行FEC編碼生成η個FEC校驗碼塊，之后還包括: 生成i個空閑碼塊，所述空閑碼塊包括空閑信息比特，所述i等于所述n_max減去所述η ； 將所述i個空閑碼塊分發(fā)到所述第一虛擬通道組的N個虛擬通道上，所述分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)包括所述η個FEC校驗碼塊和所述i個空閑碼塊。
5.根據(jù)權(quán)利要求1至4中任一項所述的方法，其特征在于，所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，之后還包括: 將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)丟棄，將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
6.根據(jù)權(quán)利要求1至4中任一項所述的方法，其特征在于，所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，之后還包括: 將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
7.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，之后還包括: 將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄，將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的η個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。
8.根據(jù)權(quán)利要求1至7中任一項所述的方法，其特征在于，所述m個數(shù)據(jù)碼塊和所述η個FEC校驗碼塊分別采用不同的同步頭來區(qū)別。
9.一種FEC解碼的數(shù)據(jù)處理方法，其特征在于，包括: 接收發(fā)送端經(jīng)過第一物理通道組的至多H個接口發(fā)送到接收端的數(shù)據(jù)，所述H為正整數(shù)； 判斷所述發(fā)送端是否經(jīng)過第二物理通道組的至多K個接口向接收端發(fā)送有數(shù)據(jù)，所述K為正整數(shù)； 若所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)，接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)，或，將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄之后還包括: 按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道； 搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流中插入的對齊標(biāo)記碼塊； 根據(jù)所述對齊標(biāo)記碼塊對齊重組在M個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mXt2個數(shù)據(jù)碼塊,所述mXt2小于或等于m_max,所述m_max是所述M的tl倍,所述tl、t2為正整數(shù)； 使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄； 將所述m X t2個數(shù)據(jù)碼塊輸入物理編碼子層。
11.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)之后還包括: 按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道；搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊； 根據(jù)所述對齊標(biāo)記碼塊對齊重組在(M + N)個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mX t2個數(shù)據(jù)碼塊和ηX t2個FEC校驗碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)； 使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)之后還包括: 按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道； 搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的碼塊流中插入的對齊標(biāo)記碼塊； 根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mXt2個數(shù)據(jù)碼塊、nX t2個FEC校驗碼塊和i個空閑碼塊，其中，所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述nX t2小于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)，所述i等于所述n_max減去所述η ； 使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊和所述i個空閑碼塊丟棄。
13.根據(jù)權(quán)利要求11或12所述的方法，其特征在于，所述使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄，之后還包括: 在FEC編碼處理子層上使用所述ηX t2個FEC校驗碼塊糾正所述mX t2個數(shù)據(jù)碼塊中的誤碼； 完成糾正誤碼之后將所述η X t2個FEC校驗碼塊丟棄掉，將糾正誤碼后的mX t2個數(shù)據(jù)碼塊輸入物理編碼子層。
14.根據(jù)權(quán)利要求11或12所述的方法，其特征在于，所述使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄，之后還包括: 通過對齊重組的方式獲取到所述η X t2個FEC校驗碼塊后將所述η X t2個FEC校驗碼塊丟棄，將mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
15.一種FEC編碼的數(shù)據(jù)處理裝置，其特征在于，包括: FEC編碼單元，用于在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以每m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，其中，所述m和所述η都是正整數(shù)； 分發(fā)單元，用于將所述mX t2個數(shù)據(jù)碼塊和所述ηX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，其中，所述mX t2小于或等于m_max，所述m_max是所述M的tl倍，所述nX t2小于或等于n_max，所述n_max是所述N的tl倍，所述tl、t2為正整數(shù)；復(fù)用單元，用于按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，其中，所述M是所述H的整數(shù)倍，所述N是所述K的整數(shù)倍。
16.根據(jù)權(quán)利要求15所述的裝置，其特征在于，所述裝置還包括: 對齊單元，用于在所述第一虛擬通道組和所述第二虛擬通道組的(M + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，所述對齊標(biāo)記碼塊用于接收端在獲取到所述碼塊流后進(jìn)行對齊重組恢復(fù)。
17.根據(jù)權(quán)利要求15或16所述的裝置，其特征在于，所述第一物理通道組的至多H個接口具體形式為Hl個電接口和H2個光接口，所述第二物理通道組的至多K個接口具體形式為Kl個電接口和K2個光接口，所述H是Hl、H2的最小公倍數(shù)，所述K是Kl、K2的最小公倍數(shù)； 所述復(fù)用單元，包括: 復(fù)用子單元，用于按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到所述第一物理通道組的Hl個電接口上和所述第二物理通道組的Kl個電接口上，其中，所述Hl是所述M的整數(shù)倍，所述Kl是所述N的整數(shù)倍; 映射子單元，用于將復(fù)用到所述Hl個電接口上的全部數(shù)據(jù)和復(fù)用到所述Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到所述Η2個光接口上和所述Κ2個光接口上，其中，所述M是所述Η2的整數(shù)倍，所述N是所述Κ2的整數(shù)倍。
18.根據(jù)權(quán)利要求15至`17中任一項所述的裝置，其特征在于，所述裝置還包括:生成單元，用于生成i個空閑碼塊，所述空閑碼塊包括空閑信息比特，所述i等于所述n_max減去所述η ； 所述分發(fā)單元，還用于將所述i個空閑碼塊分發(fā)到所述第一虛擬通道組的N個虛擬通道上，所述分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)包括所述η個FEC校驗碼塊和所述i個空閑碼塊。
19.根據(jù)權(quán)利要求15至17中任一項所述的裝置，其特征在于，所述裝置還包括: 第一丟棄單元，用于將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)丟棄； 第一傳輸單元，將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
20.根據(jù)權(quán)利要求15至17中任一項所述的裝置，其特征在于，所述裝置還包括: 第二傳輸單元，用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
21.根據(jù)權(quán)利要求18中任一項所述的裝置，其特征在于，所述裝置還包括: 第二丟棄單元，用于將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄； 第三傳輸單元，用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的η個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。
22.—種FEC解碼的數(shù)據(jù)處理裝置，其特征在于，包括:第一接收單元、判斷單元以及第二接收單元和第一丟棄單元中的其中一個單元，其中， 第一接收單元，用于接收發(fā)送端經(jīng)過第一物理通道組的至多H個接口發(fā)送到接收端的數(shù)據(jù)，所述H為正整數(shù)； 判斷單元，用于判斷所述發(fā)送端是否經(jīng)過第二物理通道組的至多K個接口向接收端發(fā)送有數(shù)據(jù)； 第二接收單元，用于當(dāng)所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)時，接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)，所述K為正整數(shù)； 或，第一丟棄單元，用于當(dāng)所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)時，將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄。
23.根據(jù)權(quán)利要求22所述的裝置，其特征在于，若所述裝置包括第一丟棄單元，所述裝置還包括:第一解復(fù)用單元、第一查找單元、第一對齊單元和第一傳輸單元，其中， 所述第一解復(fù)用單元，用于按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道； 所述第一查找單元，用于搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流中插入的對齊標(biāo)記碼塊； 所述第一對齊單元，用于根據(jù)所述對齊標(biāo)記碼塊對齊重組在M個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mX t2個數(shù)據(jù)碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍，所述tl、t2為正整數(shù)； 所述第一丟棄單元，還用于使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄； 所述第一傳輸單元，用于將所述mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
24.根據(jù)權(quán)利要求22所述的裝置，其特征在于，若所述裝置包括第二接收單元，所述裝置還包括:第二解復(fù)用單元、第二查找單元、第二對齊單元、第二丟棄單元，其中， 所述第二解復(fù)用單元，用于按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道； 所述第二查找單元，用于搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊； 第二對齊單元，用于根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mX t2個數(shù)據(jù)碼塊和ηX t2個FEC校驗碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)； 所述第二丟棄單元，用于使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄。
25.根據(jù)權(quán)利要求22所述的裝置，其特征在于，若所述裝置包括第二接收單元，所述裝置還包括:第二解復(fù)用單元、第二查找單元、第三對齊單元、第三丟棄單元，其中，所述第二解復(fù)用單元，用于按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道； 所述第二查找單元，用于搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊； 所述第三對齊單元，用于根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mX t2個數(shù)據(jù)碼塊、ηX t2個FEC校驗碼塊和i個空閑碼塊，其中，所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述nX t2小于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù),所述i等于所述n_max減去所述η ； 所述第三丟棄單元，用于使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊和所述i個空閑碼塊丟棄。
26.根據(jù)權(quán)利要求24或25所述的裝置，其特征在于，所述裝置還包括: 校正單元，用于在FEC編碼處理子層上使用所述η X t2個FEC校驗碼塊糾正所述m X t2個數(shù)據(jù)碼塊中的誤碼； 第四丟棄單元，用于完成糾正誤碼之后將所述η X t2個FEC校驗碼塊丟棄； 第二傳輸單元，用于將糾正誤碼后的mXt2個數(shù)據(jù)碼塊輸入物理編碼子層。
27.根據(jù)權(quán)利要求24或25所述的裝置，其特征在于，所述裝置還包括: 第五丟棄單元，用于通過對齊重組的方式獲取到所述nXt2個FEC校驗碼塊后將所述η X t2個FEC校驗碼塊丟棄； 第三傳輸單元，用于將mX t2個數(shù)據(jù)碼塊輸入物理編碼子層。
28.—種FEC編碼的數(shù)據(jù)處理裝置，其特征在于，包括:輸入裝置、輸出裝置、存儲器和處理器； 其中，所述處理器執(zhí)行以下步驟: 在前向糾錯FEC編碼處理子層上對物理編碼子層輸出的數(shù)據(jù)碼塊序列以m個數(shù)據(jù)碼塊為一組進(jìn)行FEC編碼，生成η個FEC校驗碼塊，其中，所述m和所述η都是正整數(shù)； 將所述mX t2個數(shù)據(jù)碼塊和所述ηX t2個FEC校驗碼塊分別分發(fā)到第一虛擬通道組的M個虛擬通道上和第二虛擬通道組的N個虛擬通道上，其中，所述mX t2小于或等于m_max，所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)； 按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到第一物理通道組的至多H個接口上和第二物理通道組的至多K個接口上，其中，所述M是所述H的整數(shù)倍，所述N是所述K的整數(shù)倍。
29.根據(jù)權(quán)利要求28所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 在所述第一虛擬通道組和所述第二虛擬通道組的(M + N)個虛擬通道上承載的碼塊流上周期性的插入對齊標(biāo)記碼塊，其中，每一個對齊標(biāo)記碼塊還標(biāo)記了該對齊標(biāo)記碼塊所在虛擬通道的編號，所述對齊標(biāo)記碼塊用于接收端在獲取到所述碼塊流后進(jìn)行對齊重組恢復(fù)?！?br> 30.根據(jù)權(quán)利要求28或29所述的裝置，其特征在于，所述第一物理通道組的至多H個接口具體形式為Hl個電接口和H2個光接口，所述第二物理通道組的至多K個接口具體形式為Kl個電接口和K2個光接口，所述H是Hl、H2的最小公倍數(shù)，所述K是Kl、K2的最小公倍數(shù)； 所述處理器具體執(zhí)行如下步驟: 按照比特變速復(fù)用將分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)和分發(fā)到所述第二虛擬通道組上的數(shù)據(jù)分別復(fù)用到所述第一物理通道組的Hl個電接口上和所述第二物理通道組的Kl個電接口上，其中，所述Hl是所述M的整數(shù)倍，所述Kl是所述N的整數(shù)倍； 將復(fù)用到所述Hl個電接口上的全部數(shù)據(jù)和復(fù)用到所述Kl個電接口上的全部數(shù)據(jù)分別復(fù)用和映射調(diào)制后發(fā)送到所述Η2個光接口上和所述Κ2個光接口上，其中，所述M是所述Η2的整數(shù)倍，所述N是所述Κ2的整數(shù)倍。
31.根據(jù)權(quán)利要求28至30中任一項所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 生成i個空閑碼塊，所述空閑碼塊包括空閑信息比特，所述i等于所述n_max減去所述η ； 將所述i個空閑碼塊分發(fā)到所述第一虛擬通道組的N個虛擬通道上，所述分發(fā)到所述第一虛擬通道組上的數(shù)據(jù)包括所述η個FEC校驗碼塊和所述i個空閑碼塊。
32.根據(jù)權(quán)利要求28·至31中任一項所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟:將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)丟棄； 所述輸出裝置用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
33.根據(jù)權(quán)利要求28至32中任一項所述的裝置，其特征在于，所述輸出裝置用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)通過物理傳輸媒質(zhì)向接收端傳輸。
34.根據(jù)權(quán)利要求31所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟:將復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的i個空閑碼塊丟棄； 所述輸出裝置用于將復(fù)用到所述至多H個接口上的全部數(shù)據(jù)和復(fù)用到所述至多K個接口上的全部數(shù)據(jù)中的η個FEC校驗碼塊通過物理傳輸媒質(zhì)向接收端傳輸。
35.一種FEC解碼的數(shù)據(jù)處理裝置，其特征在于，包括:輸入裝置、輸出裝置、存儲器和處理器； 其中，所述處理器執(zhí)行以下步驟: 從輸入裝置中獲取發(fā)送端經(jīng)過第一物理通道組的至多H個接口發(fā)送到接收端的數(shù)據(jù)，所述H為正整數(shù)； 判斷所述發(fā)送端是否經(jīng)過第二物理通道組的至多K個接口向接收端發(fā)送有數(shù)據(jù)，所述K為正整數(shù)； 若所述發(fā)送端經(jīng)過第二物理通道組的至多K個接口發(fā)送有數(shù)據(jù)，接收經(jīng)過至多K個接口發(fā)送的數(shù)據(jù)，或，將經(jīng)過所述至多K個接口發(fā)送的數(shù)據(jù)丟棄。
36.根據(jù)權(quán)利要求35所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道； 搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流中插入的對齊標(biāo)記碼塊； 根據(jù)所述對齊標(biāo)記碼塊對齊重組在M個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mXt2個數(shù)據(jù)碼塊,所述mXt2小于或等于m_max,所述m_max是所述M的tl倍,所述tl、t2為正整數(shù)； 使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊丟棄； 將所述m X t2個數(shù)據(jù)碼塊輸入物理編碼子層。
37.根據(jù)權(quán)利要求35所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道； 搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的(M+N)個碼塊流中插入的對齊標(biāo)記碼塊； 根據(jù)所述對齊標(biāo)記碼塊對齊重組在(M + N)個虛擬通道上進(jìn)行碼塊分發(fā)的碼塊序列，得到mX t2個數(shù)據(jù)碼塊和ηX t2個FEC校驗碼塊,所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述η小于或等于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)； 使用所述對齊標(biāo)記碼塊完·成對齊重組之后將所述對齊標(biāo)記碼塊丟棄。
38.根據(jù)權(quán)利要求35所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 按照比特變速解復(fù)用從所述至多H個接口發(fā)送的數(shù)據(jù)中分離出M個數(shù)據(jù)碼塊流，按照比特變速解復(fù)用從所述至多K個接口發(fā)送的數(shù)據(jù)中分離出N個FEC校驗碼塊流，所述M是所述H的整數(shù)倍，所述M個數(shù)據(jù)碼塊流對應(yīng)第一虛擬通道組的M個虛擬通道，所述N是所述K的整數(shù)倍，所述N個數(shù)據(jù)碼塊流對應(yīng)第二虛擬通道組的N個虛擬通道； 搜索所述M個虛擬通道上的數(shù)據(jù)碼塊流和所述N個虛擬通道上的FEC校驗碼塊組成的碼塊流中插入的對齊標(biāo)記碼塊； 根據(jù)所述對齊標(biāo)記碼塊對齊重組(M + N)個虛擬通道上的碼塊流，得到mXt2個數(shù)據(jù)碼塊、nX t2個FEC校驗碼塊和i個空閑碼塊，其中，所述mX t2小于或等于m_max,所述m_max是所述M的tl倍,所述nX t2小于n_max,所述n_max是所述N的tl倍,所述tl、t2為正整數(shù)，所述i等于所述n_max減去所述η ； 使用所述對齊標(biāo)記碼塊完成對齊重組之后將所述對齊標(biāo)記碼塊和所述i個空閑碼塊丟棄。
39.根據(jù)權(quán)利要求37或38所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 在FEC編碼處理子層上使用所述ηX t2個FEC校驗碼塊糾正所述mX t2個數(shù)據(jù)碼塊中的誤碼； 完成糾正誤碼之后將所述η X t2個FEC校驗碼塊丟棄掉，將糾正誤碼后的mX t2個數(shù)據(jù)碼塊輸入物理編碼子層。
40.根據(jù)權(quán)利要求37或38所述的裝置，其特征在于，所述處理器還執(zhí)行如下步驟: 通過對齊重組的方式獲取到所述η X t2個FEC校驗碼塊后將所述η X t2個FEC校驗碼塊丟棄，將mXt2個數(shù)據(jù)碼塊·輸入物理編碼子層。
【文檔編號】H04L1/00GK103534971SQ201380000750
【公開日】2014年1月22日 申請日期:2013年5月17日 優(yōu)先權(quán)日:2013年5月17日
【發(fā)明者】鐘其文 申請人:華為技術(shù)有限公司