用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)的制作方法
【專利摘要】本實用新型提出了一種用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，包括依次連接的前端成像單元、FPGA邏輯控制電路單元、DSP信號處理電路單元以及供電電路，供電電路分別與前端成像單元、FPGA邏輯控制電路單元、DSP信號處理電路單元連接。本實用新型用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，用于高速目標(biāo)捕獲跟蹤系統(tǒng)，特別適合高速飛行目標(biāo)的高速成像和實時高精度測量。
【專利說明】用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種新型高速目標(biāo)測量的智能相機(jī)，特別是一種大視場捕獲和超高頻圖像處理及采集的目標(biāo)探測成像系統(tǒng)。
【背景技術(shù)】
[0002]目前靶場應(yīng)用于目標(biāo)捕獲跟蹤、圖像采集的光學(xué)測量設(shè)備主要是光電經(jīng)緯儀，它由跟蹤機(jī)架、成像系統(tǒng)、測角系統(tǒng)、微機(jī)控制與處理系統(tǒng)組成。光電經(jīng)緯儀結(jié)構(gòu)復(fù)雜并且具有很大的轉(zhuǎn)動慣量，很難實現(xiàn)對高速目標(biāo)的捕獲跟蹤。
[0003]反射鏡目標(biāo)跟蹤器是在攝像機(jī)前適當(dāng)處放置一面較小的平面反射鏡，目標(biāo)經(jīng)過反射鏡反射至攝像機(jī)中，通過對反射鏡轉(zhuǎn)動的控制，達(dá)到觀測目標(biāo)的目的。因為反射鏡轉(zhuǎn)動慣量小，可以具備高的角速度和角加速度，從而實現(xiàn)對高速目標(biāo)的跟蹤及圖像采集。但是反射鏡目標(biāo)跟蹤器需要高精度編碼器、天幕靶、時統(tǒng)終端，數(shù)據(jù)采集及伺服控制系統(tǒng)等，結(jié)構(gòu)復(fù)雜，成本較高。
[0004]當(dāng)前CMOS圖像傳感器主要朝著高分辨率、高動態(tài)范圍、高靈敏度、超微型化方向發(fā)展。多家圖像傳感器制造商已經(jīng)生產(chǎn)出高達(dá)16M像元的高分辨CMOS圖像傳感器，為設(shè)計大視場、高分辨率CMOS相機(jī)提供了條件，但是高分辨也帶來了低幀頻的缺點。CMOS圖像傳感器在圖像輸出時設(shè)置了行和列開關(guān)，它們的選通是通過兩個方向上的地址譯碼器控制的，因此我們可以通過它選擇需要的區(qū)域進(jìn)行高幀頻目標(biāo)圖像輸出
實用新型內(nèi)容
[0005]為了解決【背景技術(shù)】中所存在的技術(shù)問題，本實用新型提出了一種用于高速目標(biāo)測量的大視場聞巾貞頻系統(tǒng)，用于聞速目標(biāo)捕獲跟蹤系統(tǒng)，特別適合聞速飛行目標(biāo)的聞速成像和實時高精度測量。
[0006]本實用新型的技術(shù)解決方案是:用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，其特征在于:包括依次連接的前端成像單元、FPGA邏輯控制電路單元、DSP信號處理電路單元以及供電電路，供電電路分別與前端成像單元、FPGA邏輯控制電路單元、DSP信號處理電路單元連接。
[0007]上述前端成像單元包括鏡頭、CMOS圖像傳感器以及其驅(qū)動電路，驅(qū)動電路按照CMOS圖像傳感器生產(chǎn)廠商推薦電路進(jìn)行設(shè)計。
[0008]上述FPGA邏輯控制電路單元除了連接CMOS圖像傳感器還連接以太網(wǎng)控制器88E1111芯片以及多片F(xiàn)lash閃存芯片構(gòu)成存儲陣列，F(xiàn)PGA電路單元通過以太網(wǎng)控制器88E1111芯片連接PC機(jī)。
[0009]上述DSP信號處理電路單元通過EMIF總線接收FPGA發(fā)送圖像數(shù)據(jù)、通過McBSP串口將位置信息回傳給FPGA，另外還連接SDRAM用做圖像數(shù)據(jù)緩存。
[0010]本實用新型的優(yōu)點是:
[0011]I)本實用新型用于高速目標(biāo)捕獲跟蹤系統(tǒng)，特別適合高速飛行目標(biāo)的高速成像和實時高精度測量；
[0012]2)本實用新型利用大面陣、高分辨率CMOS圖像傳感器結(jié)合合適的光學(xué)系統(tǒng)可實現(xiàn)大視場目標(biāo)捕獲；
[0013]3)本實用新型利用CMOS圖像傳感器特有的開窗口模式，根據(jù)目標(biāo)選定合適的開窗尺寸，可實現(xiàn)目標(biāo)區(qū)域圖像的超高幀頻采集、記錄和輸出，有效分辨目標(biāo)高速運(yùn)動過程；
[0014]4)本實用新型對目標(biāo)區(qū)域圖像實現(xiàn)高幀頻采集，可實現(xiàn)目標(biāo)相關(guān)數(shù)據(jù)的超高頻率測量，當(dāng)用于控制系統(tǒng)的測量反饋數(shù)據(jù)輸入，可有效提高系統(tǒng)控制精度；
[0015]5)本實用新型是一種將常規(guī)的目標(biāo)跟蹤系統(tǒng)和圖像采集系統(tǒng)相結(jié)合的新技術(shù)，具有結(jié)構(gòu)簡單、體積小、成本低的特點。
【專利附圖】

【附圖說明】
[0016]圖1是本實用新型的技術(shù)方案原理圖；
[0017]圖2是本實用新型FPGA和DSP電路原理框圖；
【具體實施方式】
[0018]參見圖1、圖2，本實用新型用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，可分為三個單元:前端成像單元1、FPGA邏輯控制電路單元2和DSP信號處理電路單元3 ;供電電路4。
[0019]前端成像單元I主要有由鏡頭11、CMOS 12及其外圍電路13構(gòu)成，根據(jù)CMOS像元尺寸和像元數(shù)選擇合適焦距的鏡頭，可構(gòu)成所需的大視場圖像采集。FPGA邏輯控制電路單元2由閃存陣列21、FPGA配置電路22、以太網(wǎng)控制器23以及FPGA24構(gòu)成，DSP信號處理電路單元3由DSP配置電路31、數(shù)據(jù)緩存32和DSP33構(gòu)成，F(xiàn)PGA邏輯控制電路單元和DSP信號處理電路單元主要完成CMOS圖像傳感器的時序控制、圖像信號的采集、存儲與傳輸、目標(biāo)的捕獲、跟蹤和處理等功能。供電電路4主要為各電路提供所需伏值的電源。
[0020]將鏡頭11指向高速目標(biāo)必經(jīng)區(qū)域等待高速目標(biāo)出現(xiàn)，此時CMOS圖像數(shù)據(jù)以全陣列模式輸出，視場大幀頻低。當(dāng)目標(biāo)出現(xiàn)時，F(xiàn)PGA邏輯控制電路單元和DSP信號處理電路單元會捕獲到目標(biāo)，并計算和預(yù)判其位置，F(xiàn)PGA根據(jù)此位置信息對CMOS進(jìn)行開窗輸出時序控制，始終控制目標(biāo)處于所開圖像窗口范圍內(nèi)并使目標(biāo)處于圖像中心，實現(xiàn)目標(biāo)所在小范圍區(qū)域圖像的聞巾貞頻圖像米集，從而實現(xiàn)視場內(nèi)聞速目標(biāo)的大視場捕獲和超聞巾貞頻跟蹤、成像和記錄。
[0021]下面對本實用新型能實現(xiàn)大視場捕獲跟蹤和超高頻圖像采集進(jìn)行進(jìn)一步說明:
[0022]本實用新型在設(shè)計的時候首先要根據(jù)CMOS圖像傳感器的像元尺寸和分辨率選擇合適焦距的鏡頭，從而構(gòu)成大的成像視場，保證系統(tǒng)足夠的目標(biāo)搜索范圍，從而實現(xiàn)目標(biāo)在視場范圍內(nèi)的景象跟蹤和記錄。
[0023]本實用新型能實現(xiàn)高速目標(biāo)捕獲、跟蹤、記錄的核心在于FPGA邏輯控制電路單元2和DSP信號處理電路單元3，參見圖2。FPGA采用Altera公司的Stratix II GX系列型號為EP2S60F672I4的FPGA，其主要功能包括:CM0S圖像傳感器時序控制和圖像采集、實現(xiàn)與DSP的數(shù)據(jù)交互、實現(xiàn)千兆以太網(wǎng)數(shù)據(jù)傳輸。FPGA通過控制以太網(wǎng)控制器88E1111芯片23實現(xiàn)與PC機(jī)的通信，將圖像傳輸至PC機(jī)顯示，并且可以通過PC機(jī)設(shè)置CMOS圖像傳感器的積分時間、開窗尺寸、工作頻率等配置參數(shù)，以及圖像存儲。FPGA外接多片F(xiàn)lash閃存芯片構(gòu)成存儲陣列21，當(dāng)目標(biāo)被捕獲時觸發(fā)圖像記錄，將含有目標(biāo)的高幀頻圖像存放在Flash閃存芯片構(gòu)成存儲陣列21中，掉電不會丟失數(shù)據(jù)，事后可下載圖像進(jìn)行判讀。DSP采用TI公司型號為TMS320C6713的DSP，外掛一片SDRAM用做圖像數(shù)據(jù)緩存，它通過EMIF (外部存儲器接口)總線接收FPGA發(fā)送的圖像數(shù)據(jù)，經(jīng)圖像處理捕獲目標(biāo)并計算和預(yù)測目標(biāo)位置，將位置信息發(fā)送給FPGA。
[0024]本實用新型的系統(tǒng)首先工作在大視場成像狀態(tài)，將鏡頭指向高速目標(biāo)必經(jīng)區(qū)域等待高速目標(biāo)出現(xiàn)，此時CMOS圖像數(shù)據(jù)以全陣列模式輸出，視場大但幀頻低。當(dāng)目標(biāo)出現(xiàn)時，F(xiàn)PGA邏輯控制電路單元和DSP信號處理電路單元會捕獲到目標(biāo)，并計算和預(yù)判其位置，F(xiàn)PGA邏輯控制電路單元根據(jù)此位置信息對CMOS進(jìn)行開窗輸出時序控制，始終控制所開圖像窗口包圍目標(biāo)并使目標(biāo)處于圖像中心，實現(xiàn)目標(biāo)所在小范圍區(qū)域圖像的聞巾貞頻圖像米集，從而實現(xiàn)視場內(nèi)聞速目標(biāo)的大視場捕獲和超聞巾貞頻跟蹤、成像和記錄。利用這種系統(tǒng)結(jié)構(gòu)實現(xiàn)從大視場捕獲目標(biāo)后切換到小視場跟蹤目標(biāo)，并且輸出高幀頻圖像。
【權(quán)利要求】
1.用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，其特征在于:包括依次連接的前端成像單元、FPGA邏輯控制電路單元、DSP信號處理電路單元以及分別與前端成像單元、FPGA邏輯控制電路單元、DSP信號處理電路單元連接的供電電路；前端成像單元包括鏡頭、CMOS圖像傳感器以及其驅(qū)動電路。
2.根據(jù)權(quán)利要求1所述的用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，其特征在于:所述FPGA邏輯控制電路單元還連接以太網(wǎng)控制器88E1111芯片以及多片F(xiàn)lash閃存芯片構(gòu)成存儲陣列，F(xiàn)PGA電路單元通過以太網(wǎng)控制器88E1111芯片連接PC機(jī)。
3.根據(jù)權(quán)利要求1所述的用于高速目標(biāo)測量的大視場高幀頻系統(tǒng)，其特征在于:上述DSP信號處理電路單元通過EMIF總線接收FPGA發(fā)送圖像數(shù)據(jù)、通過McBSP串口將位置信息回傳給FPGA，另外還連接SDRAM用做圖像數(shù)據(jù)緩存。
【文檔編號】H04N5/232GK203691506SQ201320881668
【公開日】2014年7月2日 申請日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】劉 文, 張欣, 李瑛 , 高雄, 魏宇, 井峰 申請人:中國科學(xué)院西安光學(xué)精密機(jī)械研究所