一種畫面拼接裝置制造方法
【專利摘要】本實(shí)用新型適用于視頻監(jiān)控【技術(shù)領(lǐng)域】，提供了一種畫面拼接裝置，包括：視頻源輸入接口、與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器、用于畫面拼接的現(xiàn)場(chǎng)可編程門陣列FPGA芯片、視頻源輸出接口以及與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器，所述視頻源輸入接口與所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的輸入端相連接，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器的輸入端與所述用于畫面拼接的FPGA芯片相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器的輸出端與視頻源輸出接口相連接。本實(shí)用新型能同時(shí)實(shí)現(xiàn)多路視頻畫面的拼接，實(shí)現(xiàn)簡(jiǎn)單，且不會(huì)對(duì)畫面質(zhì)量造成多級(jí)損失。
【專利說明】一種畫面拼接裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于視頻監(jiān)控【技術(shù)領(lǐng)域】，尤其涉及一種畫面拼接裝置。
【背景技術(shù)】
[0002]在現(xiàn)階段，畫面拼接使用比較常見，在安防監(jiān)控上，尤其在多路視頻輸入的情況下，如果要實(shí)現(xiàn)觀看者能同時(shí)看到所有的畫面，畫面拼接到一個(gè)畫面上是個(gè)不錯(cuò)的選擇。另外在庭審存案的系統(tǒng)中，需要將多路的視頻同時(shí)進(jìn)行刻錄，如果不進(jìn)行拼接，那么多路的視頻是分開刻錄的，那么存檔容易被篡改。
[0003]現(xiàn)在比較常見的畫面拼接裝置，只能進(jìn)行2路視頻畫面拼接，如果需要進(jìn)行多路視畫面拼接需要將多個(gè)畫面拼接裝置組合在一起，因此硬件比較復(fù)雜并且會(huì)對(duì)圖像質(zhì)量帶來多級(jí)的損失。

【發(fā)明內(nèi)容】

[0004]本實(shí)用新型的目的在于提供一種畫面拼接裝置，旨在解決現(xiàn)有畫面拼接裝置在實(shí)現(xiàn)多路視畫面拼接需要將多個(gè)畫面拼接裝置組合在一起，拼接硬件設(shè)備比較復(fù)雜，且對(duì)圖像質(zhì)量易造成多級(jí)損失的問題。
[0005]本實(shí)用新型是這樣實(shí)現(xiàn)的，一種畫面拼接裝置，包括:視頻源輸入接口、與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器、用于畫面拼接的現(xiàn)場(chǎng)可編程門陣列FPGA芯片、視頻源輸出接口以及與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器；
[0006]所述視頻源輸入接口與所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的輸入端相連接，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器的輸入端與所述用于畫面拼接的FPGA芯片相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器的輸出端與視頻源輸出接口相連接；
[0007]所述視頻源輸入接口的個(gè)數(shù)以及與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的個(gè)數(shù)大于I。
[0008]優(yōu)選的，所述視頻源輸入接口包括以下接口至少之一:數(shù)字分量串行接口 SDI輸入接口、視頻圖形陣列VGA輸入接口、復(fù)合電視廣播信號(hào)CVBS輸入接口、高清晰度多媒體接口 HDMI輸入接口以及色差分量YPBPR輸入接口。
[0009]進(jìn)一步的，當(dāng)所述視頻源輸入接口包括數(shù)字分量串行接口 SDI輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括均衡器EQ芯片，所述視頻源輸出接口包括數(shù)字分量串行接口 SDI輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括電纜驅(qū)動(dòng)器，所述SDI輸入接口與均衡器EQ芯片的輸入端相連接，所述均衡器EQ芯片的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述電纜驅(qū)動(dòng)器輸入端與所述用于畫面拼接的FPGA芯片相連接，所述電纜驅(qū)動(dòng)器輸出端與所述數(shù)字分量串行接口 SDI輸出接口相連接。
[0010]進(jìn)一步的，當(dāng)所述視頻源輸入接口包括視頻圖形陣列VGA輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括第一模數(shù)轉(zhuǎn)換器ADC，所述視頻源輸出接口包括VGA輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括第一數(shù)模轉(zhuǎn)換器DAC，所述VGA輸入接口與第一模數(shù)轉(zhuǎn)換器ADC輸入端相連接,所述第一數(shù)模轉(zhuǎn)換器DAC的輸出端與VGA輸出接口相連接，所述第一模數(shù)轉(zhuǎn)換器ADC的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述第一數(shù)模轉(zhuǎn)換器DAC的輸入端與用于畫面拼接的FPGA芯片相連接。
[0011]進(jìn)一步的，當(dāng)所述視頻源輸入接口包括復(fù)合電視廣播信號(hào)CVBS輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括第二模數(shù)轉(zhuǎn)換器ADC，所述視頻源輸出接口包括CVBS輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括第二數(shù)模轉(zhuǎn)換器DAC，所述CVBS輸入接口與第二模數(shù)轉(zhuǎn)換器ADC輸入端相連接，所述第二數(shù)模轉(zhuǎn)換器DAC的輸出端與CVBS輸出接口相連接，所述第二模數(shù)轉(zhuǎn)換器ADC的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述第二數(shù)模轉(zhuǎn)換器DAC的輸入端與用于畫面拼接的FPGA芯片相連接。
[0012]進(jìn)一步的，當(dāng)所述視頻源輸入接口包括高清晰度多媒體接口 HDMI輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括轉(zhuǎn)換芯片ADV7441芯片，所述視頻源輸出接口包括HDMI輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括轉(zhuǎn)換芯片AD9928芯片，所述HDMI輸入接口與轉(zhuǎn)換芯片ADV7441芯片輸入端相連接，所述轉(zhuǎn)換芯片AD9928芯片的輸出端與HDMI輸出接口相連接，所述轉(zhuǎn)換芯片ADV7441芯片的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述轉(zhuǎn)換芯片AD9928芯片的輸入端與用于畫面拼接的FPGA芯片相連接。
[0013]進(jìn)一步的，當(dāng)所述視頻源輸入接口包括色差分量YPBPR輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括第三模數(shù)轉(zhuǎn)換器ADC，所述視頻源輸出接口包括YPBPR輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括第三數(shù)模轉(zhuǎn)換器DAC，所述YPBPR輸入接口與第三模數(shù)轉(zhuǎn)換器ADC輸入端相連接，所述第三數(shù)模轉(zhuǎn)換器DAC的輸出端與YPBPR輸出接口相連接，所述第三模數(shù)轉(zhuǎn)換器ADC的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述第三數(shù)模轉(zhuǎn)換器DAC的輸入端與用于畫面拼接的FPGA芯片相連接。
[0014]優(yōu)選的，當(dāng)所述視頻源輸入接口為數(shù)字分量串行接口 SDI輸入接口時(shí)，所述的SDI輸入接口個(gè)數(shù)為8，所述數(shù)字分量串行接口 SDI輸出接口的個(gè)數(shù)為2。
[0015]進(jìn)一步的，所述畫面拼接裝置還包括與FPGA芯片相連接的RS485接口和RS232接□。
[0016]進(jìn)一步的，所述畫面拼接裝置還包括與FPGA芯片相連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR。
[0017]在本實(shí)用新型提供的畫面拼接裝置，將多路視頻源接口通過轉(zhuǎn)換器與用于畫面拼接的FPGA芯片相連接，能同時(shí)實(shí)現(xiàn)多路視頻畫面的拼接，實(shí)現(xiàn)簡(jiǎn)單，且不會(huì)對(duì)畫面質(zhì)量造成多級(jí)損失。
【專利附圖】

【附圖說明】
[0018]圖1是本實(shí)用新型實(shí)施例提供的畫面裝置的結(jié)構(gòu)框圖；
[0019]圖2是本實(shí)用新型實(shí)施例提供的畫面裝置的電路圖。
【具體實(shí)施方式】
[0020]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。[0021]圖1示出了本實(shí)用新型實(shí)施例提供的一種畫面裝置的結(jié)構(gòu)框圖，為了便于說明，僅示出了與本實(shí)施例相關(guān)的部分。該畫面裝置包括:視頻源輸入接口 11、與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12、用于畫面拼接的現(xiàn)場(chǎng)可編程門陣列FPGA芯片13、視頻源輸出接口 14以及與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15，所述視頻源輸入接口以及與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的個(gè)數(shù)大于I。所述視頻源輸入接口 11與所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12的輸入端相連接，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15的輸出端與視頻源輸出接口 14相連接。具體的，通過視頻源輸入接口 11獲取視頻源信號(hào)，然后通過與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12將獲取的視頻信號(hào)轉(zhuǎn)換為用于畫面拼接的FPGA芯片能夠處理的信號(hào)，與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12將轉(zhuǎn)換后的視頻信號(hào)送入到用于畫面拼接的FPGA芯片，F(xiàn)PGA在內(nèi)部進(jìn)行串并轉(zhuǎn)換，再進(jìn)行畫面縮放和拼接。具體的，用于畫面拼接的FPGA芯片通過縮放模塊，將多路數(shù)字視頻信號(hào)的分辨率縮放為預(yù)設(shè)的目標(biāo)分辨率，然后通過緩存模塊將縮放后的多路數(shù)字視頻信號(hào)的進(jìn)行緩存，再通過拼接模塊將緩存后的每路數(shù)字視頻信號(hào)對(duì)應(yīng)的畫面保存至與該路數(shù)字視頻信號(hào)的優(yōu)先級(jí)相對(duì)應(yīng)的圖層，所述圖層的位置與視頻信號(hào)的優(yōu)先級(jí)相對(duì)應(yīng)，當(dāng)每個(gè)視頻信號(hào)對(duì)應(yīng)的畫面都保存至相對(duì)應(yīng)的圖層后，各個(gè)圖層連接或重合在一起，畫面拼接就完成。拼接完成后，將拼接后的畫面所對(duì)應(yīng)的信號(hào)輸入到與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器，轉(zhuǎn)換成能夠按要求進(jìn)行輸出的信號(hào)，最后將轉(zhuǎn)換后的信號(hào)送入到視頻源輸出接口進(jìn)行輸出。所述用于畫面拼接的FPGA芯片型號(hào)為EP2AGX125EF35C6N、ALTERA FPGA14C-240高速圖形處理芯片等具有畫面拼接功能的芯片。
[0022]優(yōu)選的，為了使得能同時(shí)對(duì)不同標(biāo)準(zhǔn)的視頻源信號(hào)對(duì)應(yīng)的畫面進(jìn)行拼接，如圖2所示，本實(shí)用新型實(shí)施例提供的畫面拼接裝置的所述視頻源輸入接口 11包括以下接口至少之一:數(shù)字分量串行接口 SDI (Serial Digital Interface，數(shù)字分量串行接口)輸入接口 111、視頻圖形陣列VGA(Video Graphics Array,視頻圖形陣列)輸入接口 112、復(fù)合電視廣播信號(hào)CVBS (Composite Video Broadcast Signal,復(fù)合電視廣播信號(hào))輸入接口 113、高清晰度多媒體接口 HDMI (High Definition Multimedia Interface,高清晰度多媒體接口 )輸入接口 114以及色差分量YPBPR輸入接口 115。這樣用戶可以根據(jù)需要對(duì)不同標(biāo)準(zhǔn)的視頻源信號(hào)所對(duì)應(yīng)的畫面進(jìn)行拼接，從而使得畫面拼接裝置的應(yīng)用更廣。
[0023]優(yōu)選的，當(dāng)所述視頻源輸入接口包括數(shù)字分量串行接口 SDI輸入接口 111時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12包括均衡器EQ (Equalizer，均衡器)芯片121，所述視頻源輸出接口 14包括數(shù)字分量串行接口 SDI輸出接口 141，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15包括電纜驅(qū)動(dòng)器151，所述SDI輸入接口 111與均衡器EQ芯片121的輸入端相連接，所述均衡器EQ芯片121的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述電纜驅(qū)動(dòng)器CD (Cable Driver) 151輸入端與所述用于畫面拼接的FPGA13芯片相連接，所述電纜驅(qū)動(dòng)器18輸出端與所述數(shù)字分量串行接口 SDI輸出接口 141相連接。當(dāng)視頻源信號(hào)為SDI信號(hào)時(shí)，視頻源輸入接口為數(shù)字分量串行接口 SDI輸入接口，由于因?yàn)楦哳l信號(hào)通過PCB或者電纜后，高頻部分有較大的損失，加入均衡器EQ可以彌補(bǔ)電纜對(duì)高頻信號(hào)的衰減。視頻源信號(hào)經(jīng)過EQ芯片后可以直接通過1/0 (Input/Output，輸入輸出接口)接入到用于畫面拼接的FPGA芯片，用于畫面拼接的FPGA芯片在內(nèi)部進(jìn)行串并轉(zhuǎn)換再進(jìn)行畫面縮放和拼接。畫面拼接完成之后，將拼接完成的畫面對(duì)應(yīng)的信號(hào)送入到電纜驅(qū)動(dòng)器CD，對(duì)信號(hào)進(jìn)行增強(qiáng)，增強(qiáng)信號(hào)的傳輸距離，最后將電纜驅(qū)動(dòng)器CD輸出的信號(hào)送入到SDI輸出接口進(jìn)行輸出。所述EQ芯片型號(hào)為L(zhǎng)MH0344。
[0024]當(dāng)所述視頻源輸入接口 11包括視頻圖形陣列VGA輸入接口 112時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12包括第一模數(shù)轉(zhuǎn)換器ADC122，所述視頻源輸出接口 14包括VGA輸出接口 142，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15包括第一數(shù)模轉(zhuǎn)換器DAC152，所述VGA輸入接口 112與第一模數(shù)轉(zhuǎn)換器ADC122輸入端相連接，所述第一數(shù)模轉(zhuǎn)換器DAC152的輸出端與VGA輸出接口 142相連接，所述第一模數(shù)轉(zhuǎn)換器ADC122的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述第一數(shù)模轉(zhuǎn)換器DAC152的輸入端與用于畫面拼接的FPGA芯片13相連接。當(dāng)視頻源為VGA信號(hào)時(shí)，VGA信號(hào)為模擬信號(hào)，因此需要先通過第一模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換后才能輸入到用于畫面拼接的FPGA芯片中進(jìn)行處理，用于畫面拼接的FPGA芯片將拼接完成的畫面對(duì)應(yīng)的數(shù)字信號(hào)需要通過第一數(shù)模轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換后才能通過VGA輸出接口進(jìn)行輸出。
[0025]當(dāng)所述視頻源輸入接口 11包括復(fù)合電視廣播信號(hào)CVBS輸入接口 113時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12包括第二模數(shù)轉(zhuǎn)換器ADC123，所述視頻源輸出接口 14包括CVBS輸出接口 143，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15包括第二數(shù)模轉(zhuǎn)換器DAC153，所述CVBS輸入接口 113與第二模數(shù)轉(zhuǎn)換器ADC123輸入端相連接，所述第二數(shù)模轉(zhuǎn)換器DAC153的輸出端與CVBS輸出接口 143相連接，所述第二模數(shù)轉(zhuǎn)換器ADC123的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述第二數(shù)模轉(zhuǎn)換器DAC153的輸入端與用于畫面拼接的FPGA芯片13相連接。當(dāng)視頻源為CVBS信號(hào)時(shí)，CVBS信號(hào)為模擬信號(hào)，因此需要先通過第二模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換后才能輸入到用于畫面拼接的FPGA芯片中進(jìn)行處理，用于畫面拼接的FPGA芯片將拼接完成的畫面對(duì)應(yīng)的數(shù)字信號(hào)需要通過第二數(shù)模轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換后才能通過CVBS輸出接口進(jìn)行輸出。
[0026]當(dāng)所述視頻源輸入接口 11為高清晰度多媒體接口 HDMI輸入接口 114時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12包括轉(zhuǎn)換芯片ADV7441芯片124，所述視頻源輸出接口 14包括HDMI輸出接口 144，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15包括轉(zhuǎn)換芯片AD9928芯片154，所述HDMI輸入接口 114與轉(zhuǎn)換芯片ADV7441芯片124輸入端相連接，所述轉(zhuǎn)換芯片AD9928芯片154的輸出端與HDMI輸出接口 144相連接，所述轉(zhuǎn)換芯片ADV7441芯片124的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述轉(zhuǎn)換芯片AD9928芯片154的輸入端與用于畫面拼接的FPGA芯片13相連接。當(dāng)視頻源為HDMI信號(hào)時(shí)，HDMI信號(hào)不能直接被用于畫面拼接的FPGA芯片處理，需要通過轉(zhuǎn)換芯片ADV7441芯片轉(zhuǎn)換為數(shù)字BTl 120信號(hào)才能輸入到用于畫面拼接的FPGA芯片中進(jìn)行處理，用于畫面拼接的FPGA芯片將拼接完成的畫面對(duì)應(yīng)的數(shù)字信號(hào)需要通過轉(zhuǎn)換芯片AD9928芯片轉(zhuǎn)換后才能通過HDMI輸出接口進(jìn)行輸出。
[0027]當(dāng)所述視頻源輸入接口 11包括色差分量YPBPR輸入接口 115時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器12包括第三模數(shù)轉(zhuǎn)換器ADC125，所述視頻源輸出接口 14包括YPBPR輸出接口 145，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器15包括第三數(shù)模轉(zhuǎn)換器DAC155，所述YPBPR輸入接口 115與第三模數(shù)轉(zhuǎn)換器ADC125輸入端相連接，所述第三數(shù)模轉(zhuǎn)換器DAC155的輸出端與YPBPR輸出接口 145相連接，所述第三模數(shù)轉(zhuǎn)換器ADC125的輸出端與所述用于畫面拼接的FPGA芯片13相連接，所述第三數(shù)模轉(zhuǎn)換器DAC155的輸入端與用于畫面拼接的FPGA芯片13相連接。當(dāng)視頻源為YPBPR信號(hào)時(shí)，YPBPR信號(hào)為模擬信號(hào)，因此需要先通過第三模數(shù)轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換后才能輸入到用于畫面拼接的FPGA芯片中進(jìn)行處理，用于畫面拼接的FPGA芯片將拼接完成的畫面對(duì)應(yīng)的數(shù)字信號(hào)需要通過第三數(shù)模轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換后才能通過YPBPR輸出接口進(jìn)行輸出。
[0028]優(yōu)選的，當(dāng)所述視頻源輸入接口包括數(shù)字分量串行接口 SDI輸入接口時(shí)，所述的SDI輸入接口個(gè)數(shù)為8，所述數(shù)字分量串行接口 SDI輸出接口的個(gè)數(shù)為2。其中I個(gè)SDI輸出接口輸出的是輸入視頻中的一路即點(diǎn)播輸出，另外I個(gè)SDI輸出接口輸出的是拼接后的畫面輸出。當(dāng)所述視頻源輸入接口包括CVBS接口、VGA接口、HDMI接口或YPBPR接口時(shí)，接口個(gè)數(shù)也可以為多個(gè)。進(jìn)一步的，所述畫面拼接裝置還包括與FPGA芯片相連接的RS485接口 16和RS23217接口。RS485接口 16和RS232接口 17為控制接口，能夠控制其中I個(gè)SDI輸出接口輸出的是輸入視頻中的一路即點(diǎn)播輸出。同時(shí)能夠控制實(shí)現(xiàn)幾路視頻源的畫面拼接，比如2路、3路、4路、8路等等。
[0029]進(jìn)一步的，所述畫面拼接裝置還包括與FPGA芯片相連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR (Double Data Rate，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)18，所述DDR可以用于緩存視頻源信號(hào)。
[0030]本實(shí)用新型可以實(shí)現(xiàn)多路視頻源信號(hào)的畫面拼接，同時(shí)視頻源信號(hào)的類型可以不同，視頻源信號(hào)的類型可以為SD1、CVBS、VGA、HDM1、YPBPR。該畫面拼接裝置實(shí)現(xiàn)簡(jiǎn)單，且不會(huì)對(duì)畫面質(zhì)量造成多級(jí)損失。
[0031]以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種畫面拼接裝置，其特征在于，包括:視頻源輸入接口、與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器、用于畫面拼接的現(xiàn)場(chǎng)可編程門陣列FPGA芯片、視頻源輸出接口以及與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器； 所述視頻源輸入接口與所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的輸入端相連接，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器的輸入端與所述用于畫面拼接的FPGA芯片相連接，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器的輸出端與視頻源輸出接口相連接； 所述視頻源輸入接口個(gè)數(shù)以及與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器的個(gè)數(shù)都大于I。
2.如權(quán)利要求1所述的裝置，其特征在于，所述視頻源輸入接口包括以下輸入接口至少之一:數(shù)字分量串行接口 SDI輸入接口、視頻圖形陣列VGA輸入接口、復(fù)合電視廣播信號(hào)CVBS輸入接口、高清晰度多媒體接口 HDMI輸入接口以及色差分量YPBPR輸入接口。
3.如權(quán)利要求2所述的裝置，其特征在于，當(dāng)所述視頻源輸入接口包括數(shù)字分量串行接口 SDI輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括均衡器EQ芯片，所述視頻源輸出接口包括數(shù)字分量串行接口 SDI輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括電纜驅(qū)動(dòng)器，所述SDI輸入接口與均衡器EQ芯片的輸入端相連接，所述均衡器EQ芯片的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述電纜驅(qū)動(dòng)器輸入端與所述用于畫面拼接的FPGA芯片相連接，所述電纜驅(qū)動(dòng)器輸出端與所述數(shù)字分量串行接口 SDI輸出接口相連接。
4.如權(quán)利要求2所述的裝置，其特征在于，當(dāng)所述視頻源輸入接口包括視頻圖形陣列VGA輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括第一模數(shù)轉(zhuǎn)換器ADC，所述視頻源輸出接口包括VGA輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括第一數(shù)模轉(zhuǎn)換器DAC,所述VGA輸入接口與第一模數(shù)轉(zhuǎn)換器ADC輸入端相連接，所述第一數(shù)模轉(zhuǎn)換器DAC的輸出端與VGA輸出接口相連接`，所述第一模數(shù)轉(zhuǎn)換器ADC的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述第一數(shù)模轉(zhuǎn)換器DAC的輸入端與用于畫面拼接的FPGA芯片相連接。
5.如權(quán)利要求2所述的裝置，其特征在于，當(dāng)所述視頻源輸入接口包括復(fù)合電視廣播信號(hào)CVBS輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括第二模數(shù)轉(zhuǎn)換器ADC，所述視頻源輸出接口包括CVBS輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括第二數(shù)模轉(zhuǎn)換器DAC，所述CVBS輸入接口與第二模數(shù)轉(zhuǎn)換器ADC輸入端相連接，所述第二數(shù)模轉(zhuǎn)換器DAC的輸出端與CVBS輸出接口相連接，所述第二模數(shù)轉(zhuǎn)換器ADC的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述第二數(shù)模轉(zhuǎn)換器DAC的輸入端與用于畫面拼接的FPGA芯片相連接。
6.如權(quán)利要求2所述的裝置，其特征在于，當(dāng)所述視頻源輸入接口包括高清晰度多媒體接口 HDMI輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括轉(zhuǎn)換芯片ADV7441芯片，所述視頻源輸出接口包括HDMI輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括轉(zhuǎn)換芯片AD9928芯片，所述HDMI輸入接口與轉(zhuǎn)換芯片ADV7441芯片輸入端相連接，所述轉(zhuǎn)換芯片AD9928芯片的輸出端與HDMI輸出接口相連接，所述轉(zhuǎn)換芯片ADV7441芯片的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述轉(zhuǎn)換芯片AD9928芯片的輸入端與用于畫面拼接的FPGA芯片相連接。
7.如權(quán)利要求2所述的裝置，其特征在于，當(dāng)所述視頻源輸入接口包括色差分量YPBPR輸入接口時(shí)，所述與視頻源輸入接口對(duì)應(yīng)的轉(zhuǎn)換器包括第三模數(shù)轉(zhuǎn)換器ADC，所述視頻源輸出接口包括YPBPR輸出接口，所述與視頻源輸出接口對(duì)應(yīng)的轉(zhuǎn)換器包括第三數(shù)模轉(zhuǎn)換器DAC,所述YPBPR輸入接口與第三模數(shù)轉(zhuǎn)換器ADC輸入端相連接，所述第三數(shù)模轉(zhuǎn)換器DAC的輸出端與YPBPR輸出接口相連接，所述第三模數(shù)轉(zhuǎn)換器ADC的輸出端與所述用于畫面拼接的FPGA芯片相連接，所述第三數(shù)模轉(zhuǎn)換器DAC的輸入端與用于畫面拼接的FPGA芯片相連接。
8.如權(quán)利要求1-7之一所述的裝置，其特征在于，當(dāng)所述視頻源輸入接口為數(shù)字分量串行接口 SDI輸入接口時(shí)，所述的SDI輸入接口個(gè)數(shù)為8，所述數(shù)字分量串行接口 SDI輸出接口的個(gè)數(shù)為2。
9.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括與FPGA芯片相連接的RS485 接口和 RS232 接口。
10.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括與FPGA芯片相連接的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器D`DR。
【文檔編號(hào)】H04N7/18GK203632782SQ201320686322
【公開日】2014年6月4日 申請(qǐng)日期:2013年10月31日 優(yōu)先權(quán)日:2013年10月31日
【發(fā)明者】梁洪軍, 謝南斌, 肖俊, 陳強(qiáng) 申請(qǐng)人:深圳市朗馳欣創(chuàng)科技有限公司