上行鏈路控制方法、系統(tǒng)及終端的制作方法
【專利摘要】本發(fā)明實(shí)施例涉及通信【技術(shù)領(lǐng)域】，公開了一種上行鏈路控制方法、系統(tǒng)和終端。其中該方法包括：第一數(shù)字信號(hào)處理器DSP接收待發(fā)送的上行數(shù)據(jù)幀和上行授權(quán)信息；所述第一DSP執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)；所述第一DSP生成控制鏈表，并將所述控制鏈表發(fā)送至共享存儲(chǔ)器；所述第二DSP從所述共享存儲(chǔ)器獲取所述控制鏈表，根據(jù)所述控制鏈表的指示執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)。實(shí)施本發(fā)明實(shí)施例，可以簡(jiǎn)化了鏈路控制的復(fù)雜度，提高系統(tǒng)穩(wěn)定性，降低對(duì)單DSP的主頻要求，提高芯片穩(wěn)定性。
【專利說明】上行鏈路控制方法、系統(tǒng)及終端

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，具體涉及一種上行鏈路控制方法、系統(tǒng)及終端。

【背景技術(shù)】
[0002]LTE (Long Term Evolut1n,長期演進(jìn))是第3代合作伙伴計(jì)劃(3rdGenerat1n Partnership Pro ject, 3GPP)主導(dǎo)的通用移動(dòng)通信系統(tǒng)(Universal MobileTelecommunicat1ns System,UMTS)技術(shù)的演進(jìn)技術(shù)，通俗上稱為3.9G,被視作從3G向4G演進(jìn)的主流技術(shù)。LTE系統(tǒng)不僅改善了小區(qū)邊緣用戶的性能，而且提高小區(qū)容量和降低系統(tǒng)延遲，與3G相比，具有高數(shù)據(jù)速率、分組傳送、延遲降低、廣域覆蓋和向下兼容等技術(shù)優(yōu)勢(shì)。
[0003]在現(xiàn)有技術(shù)中的上行傳輸方案中，LTE物理層子系統(tǒng)需要物理層在Ims內(nèi)完成上行鏈路幀內(nèi)所有符號(hào)的處理和流程控制，而業(yè)界常用的設(shè)計(jì)思路是由單DSP (DigitalSignal Processor，數(shù)字處理器)進(jìn)行處理，則單DSP需要負(fù)責(zé)上行鏈路特殊場(chǎng)景的判斷、上行硬件IP (加速器)的控制、以及硬件IP的中斷服務(wù)程序的處理等任務(wù)，并且物理層在發(fā)送SC-FDMA (Single carrier Frequency Divis1n Multiple Access,單載波頻分多址)符號(hào)時(shí)，通常都需記錄并分析當(dāng)前發(fā)送的SC-FDMA符號(hào)位置及發(fā)送的場(chǎng)景、功率的調(diào)整值等相關(guān)控制歷史信息，單DSP的處理負(fù)荷很大。
[0004]綜上所述，LTE終端設(shè)備利用單DSP進(jìn)行物理層上行鏈路控制設(shè)計(jì)的方法，由于LTE數(shù)據(jù)業(yè)務(wù)比較大，鏈路控制復(fù)雜，中斷響應(yīng)較多，會(huì)引入功能任務(wù)間相互嵌套，導(dǎo)致系統(tǒng)穩(wěn)定性較差，同時(shí)采用單DSP處理，對(duì)DSP的主頻要求比較高，主頻過高會(huì)帶來芯片不穩(wěn)定的問題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例所要解決的技術(shù)問題是提供一種上行鏈路控制方法、系統(tǒng)及終端，用于現(xiàn)有技術(shù)中采用單DSP方案帶來的上述問題。
[0006]本發(fā)明實(shí)施例提供一種上行鏈路控制方法，包括:
[0007]第一數(shù)字信號(hào)處理器DSP接收待發(fā)送的上行數(shù)據(jù)幀和上行授權(quán)信息；
[0008]所述第一 DSP執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)；
[0009]所述第一 DSP生成控制鏈表，并將所述控制鏈表發(fā)送至共享存儲(chǔ)器；
[0010]所述第二 DSP從所述共享存儲(chǔ)器獲取所述控制鏈表，根據(jù)所述控制鏈表的指示執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)。
[0011]相應(yīng)的，本發(fā)明實(shí)施例還提供一種上行鏈路控制系統(tǒng)，所述系統(tǒng)包括共享存儲(chǔ)器以及，
[0012]第一 DSP，用于接收待發(fā)送的上行數(shù)據(jù)幀和上行授權(quán)信息；以及用于執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)；以及用于生成控制鏈表，并將所述控制鏈表發(fā)送至所述共享存儲(chǔ)器；
[0013]第二 DSP，用于從所述共享存儲(chǔ)器獲取所述控制鏈表，根據(jù)所述控制鏈表的指示執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)。
[0014]相應(yīng)的，本發(fā)明實(shí)施例還提供一種終端，所述終端包括如上所述的上行鏈路控制系統(tǒng)。
[0015]本發(fā)明實(shí)施例中提供的上行鏈路控制方法和終端，通過使用兩個(gè)DSP協(xié)同完成上行鏈路的控制任務(wù)，可以簡(jiǎn)化了鏈路控制的復(fù)雜度，提高系統(tǒng)穩(wěn)定性，同時(shí)相比采用單DSP處理的方案，還可降低對(duì)單DSP的主頻要求，提高芯片穩(wěn)定性。

【專利附圖】

【附圖說明】
[0016]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1是本發(fā)明實(shí)施例提供的上行鏈路控制方法的流程第一示意圖；
[0018]圖2是本發(fā)明實(shí)施例提供的上行鏈路控制方法的流程第二示意圖；
[0019]圖3是本發(fā)明實(shí)施例提供的上行鏈路控制方法的流程第三示意圖；
[0020]圖4是本發(fā)明實(shí)施例提供的上行鏈路控制方法的流程第四示意圖；
[0021]圖5是本發(fā)明實(shí)施例提供的上行鏈路控制系統(tǒng)的結(jié)構(gòu)第一示意圖；
[0022]圖6是本發(fā)明實(shí)施例提供的上行鏈路控制系統(tǒng)的結(jié)構(gòu)第二示意圖；
[0023]圖7是本發(fā)明實(shí)施例中傅里葉變換器的控制鏈表的示意圖；
[0024]圖8是本發(fā)明實(shí)施例中收發(fā)器的控制鏈表的示意圖。

【具體實(shí)施方式】
[0025]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0026]本發(fā)明實(shí)施例中提供了一種上行鏈路控制方法、系統(tǒng)和終端，用于解決現(xiàn)有技術(shù)中單DSP進(jìn)行上行鏈路控制所出現(xiàn)的問題。本發(fā)明的核心思想是采用主控DSP和輔控DSP協(xié)同工作，對(duì)上行鏈路控制任務(wù)進(jìn)行劃分，主控DSP和輔控DSP分別完成一部分任務(wù)，以下分別進(jìn)行詳細(xì)說明。
[0027]實(shí)施例一:
[0028]本發(fā)明提供一種上行鏈路控制方法，如圖1所示，包括:
[0029]101、第一 DSP接收待發(fā)送的上行數(shù)據(jù)幀和上行授權(quán)信息；
[0030]其中上行數(shù)據(jù)幀和上行授權(quán)信息可以是MCU (Micro Control Unit，微控制單元)以原語形式發(fā)送給第一 DSP的；
[0031]102、上述第一 DSP執(zhí)行對(duì)上述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)；
[0032]103、上述第一 DSP生成控制鏈表，并將上述控制鏈表發(fā)送至共享存儲(chǔ)器；
[0033]本實(shí)施例中，共享存儲(chǔ)器為MCU、第一 DSP、第二 DSP等設(shè)備提供共享的數(shù)據(jù)存儲(chǔ)空間；
[0034]104、上述第二 DSP從上述共享存儲(chǔ)器獲取上述控制鏈表，根據(jù)上述控制鏈表的指示執(zhí)行對(duì)上述上行數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)。
[0035]本實(shí)施例中采用了多DSP處理器，其中一個(gè)DSP可作為主控DSP (第一 DSP)，另一個(gè)可作為輔控DSP (第二 DSP)，通過對(duì)主控DSP和輔控DSP的功能劃分，使主控DSP和輔控DSP共同完成上行鏈路的控制處理，簡(jiǎn)化了鏈路控制的復(fù)雜度，提高系統(tǒng)穩(wěn)定性，同時(shí)相比采用單DSP處理的方案，還可降低對(duì)單DSP的主頻要求，提高芯片穩(wěn)定性。
[0036]具體地,如圖2所示,上述102可包括:
[0037]102A、上述第一 DSP將上述上行數(shù)據(jù)幀發(fā)送到物理上行信道編碼模塊的緩存空間；
[0038]需要說明的是，步驟102A在整個(gè)流程中的執(zhí)行順序并不是固定的，步驟102A還可以在步驟102B至102G之間的任意位置，本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際情況進(jìn)行合適的安排，在此不予具體的限制；
[0039]102B、上述第一 DSP對(duì)上述上行授權(quán)信息進(jìn)行解析，提取物理上行信道的相關(guān)配置信息；
[0040]102C、上述第一 DSP根據(jù)上述物理上行信道的相關(guān)配置信息進(jìn)行場(chǎng)景分析，得到包括物理上行信道類型、信號(hào)類型、上述上行數(shù)據(jù)幀所包括的符號(hào)數(shù)的信息；
[0041]102D、上述第一 DSP計(jì)算待發(fā)送的上述上行數(shù)據(jù)幀的發(fā)送功率；
[0042]第一 DSP可根據(jù)3GPP TS36.213上行信道功率計(jì)算的處理流程計(jì)算上行數(shù)據(jù)幀的發(fā)送功率，得到的發(fā)送功率可以以接口參數(shù)的形式提供給射頻驅(qū)動(dòng)程序使用；
[0043]102E、上述第一 DSP 計(jì)算 CQI (Channel Quality Indicator,信道質(zhì)量指不符)的值和/或數(shù)據(jù)分組確認(rèn)ACK的值，并根據(jù)上述信道類型，將上述CQI的值和/或ACK的值編碼成為上述物理上行信道編碼模塊的UCI (Uplink Control informat1n,上行控制信息)；
[0044]需要說明的是，步驟102D和步驟102E并無固定的先后關(guān)系，也可以在執(zhí)行步驟102D之前執(zhí)行步驟102E，本領(lǐng)域技術(shù)人員可以根據(jù)實(shí)際情況進(jìn)行合適的安排，在此不予具體的限制；
[0045]102F、上述第一 DSP計(jì)算上行鏈路所涉及的各硬件加速器參數(shù)，上述各硬件加速器參數(shù)包括:物理上行信道的硬件加速器參數(shù)、傅里葉變換器的硬件加速器參數(shù)以及收發(fā)器的硬件加速器參數(shù)；
[0046]102G、上述第一 DSP發(fā)送啟動(dòng)命令至上述物理上行信道編碼模塊以使上述物理上行信道編碼模塊啟動(dòng)對(duì)上述物理上行信道的編碼過程；
[0047]102H、上述第一 DSP接收上述物理上行信道編碼模塊發(fā)送的第一中斷信號(hào)，向上述第二 DSP發(fā)送啟動(dòng)信號(hào)；上述第一中斷信號(hào)是上述物理上行信道編碼模塊在完成上述編碼過程后生成并向上述第一 DSP發(fā)送的。
[0048]具體地,如圖3所示,上述103可包括:
[0049]103A、上述第一 DSP根據(jù)上述物理上行信道的硬件加速器參數(shù)、傅里葉變換器的硬件加速器參數(shù)以及收發(fā)器的硬件加速器參數(shù)生成用于指示上述第二 DSP執(zhí)行上述數(shù)據(jù)指派任務(wù)的控制鏈表；
[0050]103B、將上述控制鏈表發(fā)送到共享存儲(chǔ)器。
[0051]由于本實(shí)施例中該共享存儲(chǔ)器為第一 DSP和第二 DSP的公共存儲(chǔ)空間，因此在控制鏈表被發(fā)送至共享存儲(chǔ)器之后，第二 DSP即可獲取和調(diào)用該控制鏈表。
[0052]其中，優(yōu)選地，該控制鏈表的格式如圖7、8所示，鏈表的具體內(nèi)容如下表所示:
[0053]

【權(quán)利要求】
1.一種上行鏈路控制方法，其特征在于，包括: 第一數(shù)字信號(hào)處理器DSP接收待發(fā)送的上行數(shù)據(jù)幀和上行授權(quán)信息； 所述第一 DSP執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)； 所述第一 DSP生成控制鏈表，并將所述控制鏈表發(fā)送至共享存儲(chǔ)器； 所述第二 DSP從所述共享存儲(chǔ)器獲取所述控制鏈表，根據(jù)所述控制鏈表的指示執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一DSP執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)包括: 所述第一 DSP將所述上行數(shù)據(jù)幀發(fā)送到物理上行信道編碼模塊的緩存空間； 所述第一 DSP對(duì)所述上行授權(quán)信息進(jìn)行解析，提取物理上行信道的相關(guān)配置信息； 所述第一 DSP根據(jù)所述物理上行信道的相關(guān)配置信息進(jìn)行場(chǎng)景分析，得到包括物理上行信道類型、信號(hào)類型、所述上行數(shù)據(jù)幀所包括的符號(hào)數(shù)的信息； 所述第一 DSP計(jì)算待發(fā)送的所述上行數(shù)據(jù)幀的發(fā)送功率； 所述第一 DSP計(jì)算信道質(zhì)量指示符CQI的值和/或數(shù)據(jù)分組確認(rèn)ACK的值，并根據(jù)所述信道類型，將所述CQI的值和/或ACK的值編碼成為所述物理上行信道編碼模塊的上行控制信息UCI ； 所述第一 DSP計(jì)算上行鏈路所涉及的各硬件加速器參數(shù)，所述各硬件加速器參數(shù)包括:物理上行信道的硬件加速器參數(shù)、傅里葉變換器的硬件加速器參數(shù)以及收發(fā)器的硬件加速器參數(shù)； 所述第一 DSP發(fā)送啟動(dòng)命令至所述物理上行信道編碼模塊以使所述物理上行信道編碼模塊啟動(dòng)對(duì)所述物理上行信道的編碼過程； 所述第一 DSP接收所述物理上行信道編碼模塊發(fā)送的第一中斷信號(hào)，向所述第二 DSP發(fā)送啟動(dòng)信號(hào)；所述第一中斷信號(hào)是所述物理上行信道編碼模塊在完成所述編碼過程后生成并向所述第一 DSP發(fā)送的。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第一DSP生成控制鏈表包括: 所述第一 DSP根據(jù)所述物理上行信道的硬件加速器參數(shù)、傅里葉變換器的硬件加速器參數(shù)以及收發(fā)器的硬件加速器參數(shù)生成用于指示所述第二 DSP執(zhí)行所述數(shù)據(jù)指派任務(wù)的控制鏈表。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述從所述共享存儲(chǔ)器獲取所述控制鏈表，根據(jù)所述控制鏈表的指示執(zhí)行上述數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)包括: 所述第二 DSP接收所述物理上行信道編碼模塊發(fā)送的第二中斷信號(hào)，將所述物理上行信道編碼模塊在所述編碼過程中輸出的編碼數(shù)據(jù)搬移到所述共享存儲(chǔ)器以響應(yīng)所述第二中斷信號(hào)；所述第二中斷信號(hào)是所述物理上行信道編碼模塊在啟動(dòng)所述編碼過程之后生成并向所述第二 DSP發(fā)送的； 預(yù)置N=I ； 所述第二 DSP接收并響應(yīng)所述啟動(dòng)信號(hào)，根據(jù)所述控制鏈表中的傅里葉變換器的硬件參數(shù)配置并啟動(dòng)直接內(nèi)存讀取DMA模塊以使所述DMA模塊從所述物理上行信道編碼模塊的緩存空間中將第N個(gè)符號(hào)搬送到傅里葉變換器的緩存空間； 所述第二 DSP根據(jù)所述傅里葉變換器的硬件參數(shù)配置并啟動(dòng)傅里葉變換器以使所述傅里葉變換器對(duì)所述第N個(gè)符號(hào)進(jìn)行離散傅里葉變換和快速傅立葉逆變換的計(jì)算； 所述第二 DSP根據(jù)所述收發(fā)器的硬件參數(shù)將經(jīng)過所述離散傅里葉變化和快速傅里葉逆變換的符號(hào)搬移到收發(fā)器的緩存空間； 判斷N是否大于或等于所述上行數(shù)據(jù)幀所包括的符號(hào)數(shù)，如果否，使N=N+1，執(zhí)行所述第二 DSP響應(yīng)所述啟動(dòng)信號(hào)，根據(jù)所述控制鏈表中的傅里葉變換器的硬件參數(shù)配置并啟動(dòng)直接內(nèi)存讀取DMA模塊使所述DMA模塊從所述物理上行信道編碼模塊的硬件接口緩存空間中將第N個(gè)符號(hào)搬送到傅里葉變換器的接口緩存空間的步驟。
5.一種上行鏈路控制系統(tǒng)，其特征在于，所述系統(tǒng)包括共享存儲(chǔ)器以及， 第一 DSP，用于接收待發(fā)送的上行數(shù)據(jù)幀和上行授權(quán)信息；以及用于執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)準(zhǔn)備任務(wù)；以及用于生成控制鏈表，并將所述控制鏈表發(fā)送至所述共享存儲(chǔ)器； 第二 DSP，用于從所述共享存儲(chǔ)器獲取所述控制鏈表，根據(jù)所述控制鏈表的指示執(zhí)行對(duì)所述上行數(shù)據(jù)幀的數(shù)據(jù)指派任務(wù)。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括:物理上行信道編碼模塊、傅里葉變換器和收發(fā)器； 所述第一 DSP包括: 第一發(fā)送單元，用于將所述上行數(shù)據(jù)幀發(fā)送到物理上行信道編碼模塊的緩存空間； 解析單元，用于對(duì)所述上行授權(quán)信息進(jìn)行解析，提取物理上行信道的相關(guān)配置信息；場(chǎng)景分析單元，用于根據(jù)所述物理上行信道的相關(guān)配置信息進(jìn)行場(chǎng)景分析，得到包括物理上行信道類型、信號(hào)類型、所述上行數(shù)據(jù)幀所包括的符號(hào)數(shù)的信息； 功率計(jì)算單元，用于計(jì)算待發(fā)送的所述上行數(shù)據(jù)幀的發(fā)送功率； 上行控制信息計(jì)算和編碼單元，用于計(jì)算信道質(zhì)量指示符CQI的值和/或數(shù)據(jù)分組確認(rèn)ACK的值，并根據(jù)所述信道類型，將所述CQI的值和/或ACK的值編碼成為所述物理上行信道編碼模塊的上行控制信息UCI ； 硬件加速器參數(shù)計(jì)算單元，用于計(jì)算上行鏈路所涉及的各硬件加速器參數(shù)，所述各硬件加速器參數(shù)包括:物理上行信道的硬件加速器參數(shù)、傅里葉變換器的硬件加速器參數(shù)以及收發(fā)器的硬件加速器參數(shù)； 第二發(fā)送單元，用于發(fā)送啟動(dòng)命令至所述物理上行信道編碼模塊以使所述物理上行信道編碼模塊啟動(dòng)對(duì)所述物理上行信道的編碼過程； 第一接收單元，用于接收所述物理上行信道編碼模塊發(fā)送的第一中斷信號(hào)，向所述第二 DSP發(fā)送啟動(dòng)信號(hào)；所述第一中斷信號(hào)是所述物理上行信道編碼模塊在完成所述編碼過程后生成并向所述第一 DSP發(fā)送的。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，所述第一DSP還包括: 控制鏈表生成單元，用于根據(jù)所述物理上行信道的硬件加速器參數(shù)、傅里葉變換器的硬件加速器參數(shù)以及收發(fā)器的硬件加速器參數(shù)生成用于指示所述第二 DSP執(zhí)行所述數(shù)據(jù)指派任務(wù)的控制鏈表； 控制鏈表搬移單元，用于將所述控制鏈表生成單元生成的控制鏈表搬移到共享存儲(chǔ)器。
8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述第二DSP包括: 第二接收單元，用于接收所述物理上行信道編碼模塊發(fā)送的第二中斷信號(hào)； 第一搬移單元，用于將所述物理上行信道編碼模塊在所述編碼過程中輸出的編碼數(shù)據(jù)搬移到所述共享存儲(chǔ)器以響應(yīng)所述第二中斷信號(hào)；所述第二中斷信號(hào)是所述物理上行信道編碼模塊在啟動(dòng)所述編碼過程之后生成并向所述第二 DSP發(fā)送的； 預(yù)置單元，用于預(yù)置N=I ； 第三接收單元，用于接收所述啟動(dòng)信號(hào)； 第一啟動(dòng)單元，用于根據(jù)所述控制鏈表中的傅里葉變換器的硬件加速器參數(shù)配置并啟動(dòng)直接內(nèi)存讀取DMA模塊以使所述DMA模塊從所述物理上行信道編碼模塊的緩存空間中將第N個(gè)符號(hào)搬送到傅里葉變換器的緩存空間； 第二啟動(dòng)單元，用于根據(jù)所述傅里葉變換器的硬件加速器參數(shù)配置并啟動(dòng)傅里葉變換器以使所述傅里葉變換器對(duì)所述第N個(gè)符號(hào)進(jìn)行離散傅里葉變換和快速傅立葉逆變換的計(jì)算; 第二搬移單元，用于根據(jù)所述收發(fā)器的硬件參數(shù)將經(jīng)過所述離散傅里葉變化和快速傅里葉逆變換的符號(hào)搬移到收發(fā)器的緩存空間； 判斷單元，用于判斷N是否大于或等于所述上行數(shù)據(jù)幀所包括的符號(hào)數(shù)； 第三發(fā)送單元，用于當(dāng)所述判斷單元的判斷結(jié)果為否，使N=N+1，并將N的值和所述判斷結(jié)果發(fā)送至第一啟動(dòng)單元以使第一啟動(dòng)單元將物理上行信道編碼模塊的緩存空間中將下一個(gè)符號(hào)搬送到傅里葉變換器的緩存空間。
9.根據(jù)權(quán)利要求5-8任一項(xiàng)所述的系統(tǒng)，其特征在于，所述第一DSP為至少包括二個(gè)處理核心的處理器的其中一個(gè)處理核心，所述第二 DSP為所述至少包括二個(gè)處理核心的處理器的另一個(gè)處理核心。
10.一種終端，其特征在于，所述終端包括如權(quán)利要求5-8任意一項(xiàng)所述的上行鏈路控制系統(tǒng)。
【文檔編號(hào)】H04L1/00GK104184542SQ201310196926
【公開日】2014年12月3日 申請(qǐng)日期:2013年5月23日 優(yōu)先權(quán)日:2013年5月23日
【發(fā)明者】劉發(fā)寬, 黃利軍, 陳路, 羅蘭 申請(qǐng)人:重慶重郵信科通信技術(shù)有限公司