專利名稱：一種硬件配置識別電路及機(jī)頂盒的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電力電子技術(shù)領(lǐng)域，具體地說，是涉及一種硬件配置識別電路及具有該電路的機(jī)頂盒。
背景技術(shù)：
以機(jī)頂盒產(chǎn)品為例，機(jī)頂盒作為各地廣播電視局定制的產(chǎn)品，同一方案平臺的機(jī)頂盒用于不同的地區(qū)，會因定制的不同而造成機(jī)頂盒的硬件配置略有區(qū)別。為保證機(jī)頂盒硬件平臺正常工作，就需要為某一地區(qū)單獨開發(fā)出與機(jī)頂盒硬件配置相對應(yīng)的特定軟件。這樣一來，有多少種不同硬件配置的機(jī)頂盒，就需要單獨開發(fā)相對應(yīng)數(shù)量的軟件。而且，在機(jī)頂盒生產(chǎn)過程中需要技術(shù)人員區(qū)分機(jī)頂盒中的硬件配置，然后根據(jù)硬件配置選擇合適的軟件與硬件配置相匹配。如此一來，將產(chǎn)生下述缺點需要開發(fā)人員開發(fā)多套軟件，而這些軟件中會有很多重復(fù)的地方，造成軟件開發(fā)速度較慢；在生成機(jī)頂盒時需要根據(jù)硬件在多套軟件中選擇相匹配的一套軟件，致使產(chǎn)品生產(chǎn)效率低；需要對多套軟件進(jìn)行維護(hù)和升級，不便于產(chǎn)品的開發(fā)和派生。
發(fā)明內(nèi)容本實用新型的目的是解決現(xiàn)有技術(shù)中因同一方案平臺會存在略有區(qū)別的硬件配置而導(dǎo)致相應(yīng)的軟件開發(fā)和管理復(fù)雜的問題。為解決上述技術(shù)問題，本實用新型提供的一種硬件配置識別電路采用以下技術(shù)方案予以實現(xiàn)一種硬件配置識別電路，所述識別電路包括有根據(jù)硬件配置設(shè)置相應(yīng)電平狀態(tài)的電平狀態(tài)設(shè)定單元和根據(jù)電平狀態(tài)設(shè)定單元的設(shè)定而輸出不同電平狀態(tài)的識別結(jié)果輸出單元，電平狀態(tài)設(shè)定單元與識別結(jié)果輸出單元電連接。如上所述的硬件配置識別電路，所述識別結(jié)果輸出單元包括有若干個I/O輸出端子，每個輸出端子分別與所述電平狀態(tài)設(shè)定單元相連接，從而可通過多個IO輸出電平狀態(tài)的組合標(biāo)志不同的硬件配置。如上所述的硬件配置識別電路，為便于讀取電平狀態(tài)，所述I/O輸出端子為識別電路所在主板上的主處理器的GPIO 口。如上所述的硬件配置識別電路，所述電平狀態(tài)設(shè)定單元可以采用可編程處理器來實現(xiàn)，從而通過對可編程處理器設(shè)定與硬件配置相對應(yīng)的電平狀態(tài)。如上所述的硬件配置識別電路，所述電平狀態(tài)設(shè)定單元包括有若干個上拉電阻焊接部和若干個下拉電阻焊接部，所述每個I/o輸出端子一方面通過一個上拉電阻焊接部連接高電平，另一方面通過一個下拉電阻焊接部連接低電平，從而實現(xiàn)利用不同電阻的組合設(shè)置與硬件配置相對應(yīng)的電平狀態(tài)的目的。為解決前述技術(shù)問題，本實用新型還提供了一種機(jī)頂盒，該機(jī)頂盒采用下述技術(shù)方案來實現(xiàn)[0011]一種機(jī)頂盒，包括主板和設(shè)置在主板上的主處理器，在主板上還設(shè)置有硬件配置識別電路，所述識別電路包括有根據(jù)硬件配置設(shè)置相應(yīng)電平狀態(tài)的電平狀態(tài)設(shè)定單元和根據(jù)電平狀態(tài)設(shè)定單元的設(shè)定而輸出不同電平狀態(tài)的識別結(jié)果輸出單元，電平狀態(tài)設(shè)定單元與識別結(jié)果輸出單元電連接。如上所述的機(jī)頂盒，所述識別結(jié)果輸出單元包括有若干個I/O輸出端子，每個輸出端子分別與所述電平狀態(tài)設(shè)定單元相連接，從而可通過多個IO輸出電平狀態(tài)的組合標(biāo)志不同的硬件配置。。如上所述的機(jī)頂盒，為便于讀取電平狀態(tài)，所述I/O輸出端子為所述主處理器的GPIO 口。如上所述的機(jī)頂盒，所述電平狀態(tài)設(shè)定單元采用可編程處理器來實現(xiàn)，從而通過對可編程處理器設(shè)定與硬件配置相對應(yīng)的電平狀態(tài)。。如上所述的機(jī)頂盒，所述電平狀態(tài)設(shè)定單元包括有若干個上拉電阻焊接部和若干個下拉電阻焊接部，所述每個I/o輸出端子一方面通過一個上拉電阻焊接部連接高電平，另一方面通過一個下拉電阻焊接部連接低電平，從而實現(xiàn)利用不同電阻的組合設(shè)置與硬件配置相對應(yīng)的電平狀態(tài)的目的。與現(xiàn)有技術(shù)相比，本實用新型的優(yōu)點和積極效果是本實用新型利用電平狀態(tài)設(shè)定單元和識別結(jié)果輸出單元構(gòu)成硬件配置識別電路，通過不同的電平狀態(tài)輸出結(jié)果對不同的硬件配置進(jìn)行識別，從而根據(jù)識別結(jié)果為硬件配置匹配相應(yīng)的運行軟件，便于將軟件或軟件的某些模塊統(tǒng)一為兼容多硬件配置的形式，減少了軟件開發(fā)種類，避免了為每種硬件配置分別設(shè)置單獨的軟件的復(fù)雜操作，提高了產(chǎn)品生產(chǎn)效率，簡化了軟件維護(hù)和升級的過程。結(jié)合附圖閱讀本實用新型的具體實施方式
后，本實用新型的其他特點和優(yōu)點將變得更加清楚。

圖I是本實用新型硬件配置識別電路一個實施例的結(jié)構(gòu)框圖；圖2是基于圖I結(jié)構(gòu)框圖的硬件配置識別電路一個實施例的電路原理圖；圖3是基于圖I結(jié)構(gòu)框圖的硬件配置識別電路另一個實施例的電路原理圖。
具體實施方式
以下結(jié)合附圖對本實用新型的具體實施方式
進(jìn)行詳細(xì)的描述。請參考圖1，該圖I所示為本實用新型硬件配置識別電路一個實施例的結(jié)構(gòu)框圖。該實施例以機(jī)頂盒應(yīng)用為例，機(jī)頂盒產(chǎn)品會因為不同地區(qū)的廣電部門的不同定制而導(dǎo)致應(yīng)用同一機(jī)頂盒硬件平臺的產(chǎn)品存在有硬件不相同的多種硬件配置，同時，每種硬件配置需要使用一套特定的軟件與其配合共同完成機(jī)頂盒的功能。為減少軟件開發(fā)、管理及燒寫的復(fù)雜性和不便性，從軟件的集成化及模塊化角度出發(fā)，將多種不同硬件配置對應(yīng)的所有軟件統(tǒng)一為一個集成軟件，將該集成軟件預(yù)先寫入至機(jī)頂盒產(chǎn)品中。在使用時，根據(jù)硬件配置識別電路自動判別出機(jī)頂盒產(chǎn)品的硬件配置，然后根據(jù)預(yù)先設(shè)定從集成軟件中調(diào)取并執(zhí)行與硬件配置相匹配的軟件，從而配合硬件完成機(jī)頂盒的功能。、[0024]其中，該實施例的硬件配置識別電路包括有相互電連接的電平狀態(tài)設(shè)定單元11和識別結(jié)果輸出單元12。電平狀態(tài)設(shè)定單元11用來根據(jù)硬件配置設(shè)置相應(yīng)的電平狀態(tài)，電平狀態(tài)與硬件配置的對應(yīng)關(guān)系是預(yù)先設(shè)定的，在生成線上，技術(shù)人員只需要根據(jù)預(yù)先設(shè)定的關(guān)系為機(jī)頂盒產(chǎn)品所使用的硬件配置設(shè)置相應(yīng)的電平狀態(tài)即可。電平狀態(tài)設(shè)定單元11的具體實現(xiàn)電路及方法可以參見圖2、圖3所示及下述對該兩圖的描述。識別結(jié)果輸出單元12將根據(jù)電平狀態(tài)設(shè)定單元11的設(shè)定而輸出不同的電平狀態(tài)，集成軟件可以通過讀取識別結(jié)果輸出單元12的電平狀態(tài)而獲知硬件配置，進(jìn)而根據(jù)硬件配置讀取并執(zhí)行相應(yīng)的軟件。通過電平狀態(tài)來識別硬件配置的類型，識別過程簡單，軟件容易實現(xiàn)，且占用軟、硬件資源較少，應(yīng)用范圍較廣。請參考圖2，該圖2示出了基于圖I結(jié)構(gòu)框圖的硬件配置識別電路一個實施例的電路原理圖。如圖2所示，該實施例采用可編程處理器21作為電平狀態(tài)設(shè)定單元，采用三個I/O輸出端子構(gòu)成識別結(jié)果輸出單元，而且，作為優(yōu)選實施例，I/O輸出端子選為識別電路所在主板上主處理器的GPIO 口、即GPIOl、GP102和GPI03來實現(xiàn)，這樣便于兼容軟件讀取電平狀態(tài)。由于可編程處理器21是可以進(jìn)行編程的，有關(guān)技術(shù)人員可以對該可編程處理器21進(jìn)行編程實現(xiàn)電平的設(shè)置，使得三個GPIO 口分別輸出不同的電平，進(jìn)而利用這三個口所輸出的電平狀態(tài)的組合對硬件配置類型進(jìn)行標(biāo)識，集成軟件通過讀取GPIO 口電平狀態(tài)，就可以獲知當(dāng)前硬件配置的類型。如果每個GPIO 口均可輸出高電平和低電平兩種電平狀態(tài)，那么，三個GPIO 口就可構(gòu)成八種電平狀態(tài)，因而，可以實現(xiàn)對八種不同類型的硬件配置的識別。采用可編程處理器21進(jìn)行電平的設(shè)置，應(yīng)用比較靈活、直觀、易于理解和判斷，但是需要進(jìn)行編程設(shè)計，對技術(shù)人員技術(shù)水平要求較高，且成本偏高。請參考圖3，該圖2所示為基于圖I結(jié)構(gòu)框圖的硬件配置識別電路另一個實施例的電路原理圖。在該實施例中，識別結(jié)果輸出單元仍采用主處理器的三個GPIO 口來實現(xiàn)，分別為GPI01、GPI02和GPI03。而電平狀態(tài)設(shè)定單元采用下述結(jié)構(gòu)來實現(xiàn)包括有三個上拉電阻焊接部，分別為電阻Rl焊接部、電阻R2焊接部及電阻R3焊接部。其中，電阻Rl焊接部的一端連接GPI01，另一端連接高電平VCC ;電阻R2焊接部的一端連接GPI02，另一端連接高電平VCC ；電阻R3焊接部的一端連接GPI03，另一端連接高電平VCC。還包括有三個下拉電阻焊接部，分別為電阻R4焊接部、電阻R5焊接部及電阻R6焊接部。其中，電阻R4焊接部的一端連接GPIOl，另一端連接低電平、即地GND ;電阻R5焊接部的一端連接GP102，另一端接地GND ;電阻R6焊接部的一端連接GPI03，另一端連接接地GND。對于每個GPIO 口來說，選擇焊接上拉電阻或者焊接下拉電阻，可使得該口輸出高電平或者低電平。例如，對于GPIOl來說，如果在Rl焊接部焊接上拉電阻，在該上拉電阻的作用下，GPIOl將輸出一個高電平狀態(tài)的信號；而若在R4焊接部焊接下拉電阻，在該下拉電阻的作用下，GPIOl將輸出一個低電平狀態(tài)的信號。通過為每個GPIO 口焊接不同的上拉電阻或下拉電阻，可以使得三個GPIO口輸出八種高低電平不同組合的狀態(tài)信號，從而可以標(biāo)識八種不同類型的硬件配置。[0032]在機(jī)頂盒中利用圖3所示的電路實現(xiàn)硬件配置識別時，技術(shù)人員根據(jù)硬件配置類型及預(yù)設(shè)的硬件配置與GPIO 口輸出電平組合的關(guān)系為每個GPIO 口焊接相應(yīng)的上拉電阻或下拉電阻；預(yù)先寫入到機(jī)頂盒主處理器芯片中的集成軟件通過讀取主處理器這三個GPIO口的電平信號，即可識別出當(dāng)前使用的硬件配置類型，進(jìn)而根據(jù)識別結(jié)果調(diào)用相應(yīng)的軟件后執(zhí)打，配合硬件完成機(jī)頂盒的功能。利用上述上拉電阻及下拉電阻配合相應(yīng)的高電平及低電平的結(jié)構(gòu)實現(xiàn)電平狀態(tài)的設(shè)定，電路結(jié)構(gòu)簡單，對技術(shù)人員技術(shù)要求低，使用及其方便，產(chǎn)品生產(chǎn)效率較高。圖2及圖3是以三個GPIO 口、共有八種電平狀態(tài)組合為例介紹了硬件配置識別電路的原理，但并不局限于三個口、八種組合。若硬件配置類型較多，還可以進(jìn)行I/o 口的擴(kuò)展，以組合成更多種的高低電平狀態(tài)輸出，以標(biāo)識相對應(yīng)的硬件配置種類。以上實施例僅用以說明本實用新型的技術(shù)方案，而非對其進(jìn)行限制；盡管參照前 述實施例對本實用新型進(jìn)行了詳細(xì)的說明，對于本領(lǐng)域的普通技術(shù)人員來說，依然可以對前述實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型所要求保護(hù)的技術(shù)方案的精神和范圍。
權(quán)利要求1.一種硬件配置識別電路，其特征在于，所述識別電路包括有根據(jù)硬件配置設(shè)置相應(yīng)電平狀態(tài)的電平狀態(tài)設(shè)定單元和根據(jù)電平狀態(tài)設(shè)定單元的設(shè)定而輸出不同電平狀態(tài)的識別結(jié)果輸出單元，電平狀態(tài)設(shè)定單元與識別結(jié)果輸出單元電連接。
2.根據(jù)權(quán)利要求I所述的硬件配置識別電路，其特征在于，所述識別結(jié)果輸出單元包括有若干個I/O輸出端子，每個輸出端子分別與所述電平狀態(tài)設(shè)定單元相連接。
3.根據(jù)權(quán)利要求2所述的硬件配置識別電路，其特征在于，所述I/O輸出端子為識別電路所在主板上的主處理器的GPIO 口。
4.根據(jù)權(quán)利要求I至3中任一項所述的硬件配置識別電路，其特征在于，所述電平狀態(tài)設(shè)定單元采用可編程處理器來實現(xiàn)。
5.根據(jù)權(quán)利要求2或3所述的硬件配置識別電路，其特征在于，所述電平狀態(tài)設(shè)定單元包括有若干個上拉電阻焊接部和若干個下拉電阻焊接部，所述每個I/O輸出端子一方面通過一個上拉電阻焊接部連接高電平，另一方面通過一個下拉電阻焊接部連接低電平。
6.一種機(jī)頂盒，包括主板和設(shè)置在主板上的主處理器，其特征在于，在主板上還設(shè)置有硬件配置識別電路，所述識別電路包括有根據(jù)硬件配置設(shè)置相應(yīng)電平狀態(tài)的電平狀態(tài)設(shè)定單元和根據(jù)電平狀態(tài)設(shè)定單元的設(shè)定而輸出不同電平狀態(tài)的識別結(jié)果輸出單元，電平狀態(tài)設(shè)定單元與識別結(jié)果輸出單元電連接。
7.根據(jù)權(quán)利要求6所述的機(jī)頂盒，其特征在于，所述識別結(jié)果輸出單元包括有若干個I/O輸出端子，每個輸出端子分別與所述電平狀態(tài)設(shè)定單元相連接。
8.根據(jù)權(quán)利要求7所述的機(jī)頂盒，其特征在于，所述I/O輸出端子為所述主處理器的GPIO 口。
9.根據(jù)權(quán)利要求6至8中任一項所述的機(jī)頂盒，其特征在于，所述電平狀態(tài)設(shè)定單元采用可編程處理器來實現(xiàn)。
10.根據(jù)權(quán)利要求7或8所述的機(jī)頂盒，其特征在于，所述電平狀態(tài)設(shè)定單元包括有若干個上拉電阻焊接部和若干個下拉電阻焊接部，所述每個I/o輸出端子一方面通過一個上拉電阻焊接部連接高電平，另一方面通過一個下拉電阻焊接部連接低電平。
專利摘要本實用新型公開了一種硬件配置識別電路及機(jī)頂盒。所述硬件配置識別電路包括有根據(jù)硬件配置設(shè)置相應(yīng)電平狀態(tài)的電平狀態(tài)設(shè)定單元和根據(jù)電平狀態(tài)設(shè)定單元的設(shè)定而輸出不同電平狀態(tài)的識別結(jié)果輸出單元，電平狀態(tài)設(shè)定單元與識別結(jié)果輸出單元電連接。利用所述的硬件配置識別電路可以有效解決同一方案平臺會存在略有區(qū)別的硬件配置而導(dǎo)致相應(yīng)的軟件開發(fā)和管理復(fù)雜的問題。
文檔編號H04N21/442GK202488619SQ201220099419
公開日2012年10月10日 申請日期2012年3月16日 優(yōu)先權(quán)日2012年3月16日
發(fā)明者曹長江 申請人:青島海信寬帶多媒體技術(shù)有限公司