專利名稱：基于fpga的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字通信技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)。
背景技術(shù)：
在數(shù)字通信中，為了提高傳輸效率，常常需要將若干路低速數(shù)字信號(hào)合并成一路高速數(shù)字信號(hào)，使多個(gè)信號(hào)沿同一信道傳輸而互相不干擾。一般采用專用集成電路(ASIC) 實(shí)現(xiàn)，ASIC采用硬接線的固定模式、通常適用于大型項(xiàng)目，其優(yōu)勢(shì)是ASIC加電后可立即運(yùn)行，就單位邏輯大小而言封裝選擇多，還可包括某些模擬邏輯。但存在的缺陷是，設(shè)計(jì)時(shí)間長(zhǎng)，可靠性差、使用和維護(hù)成本高。
發(fā)明內(nèi)容本實(shí)用新型的目的就是為了解決現(xiàn)有技術(shù)的專用集成電路存在的設(shè)計(jì)、制造時(shí)間長(zhǎng)，可靠性差、使用和維護(hù)成本高的問(wèn)題；提供一種基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)；具有開發(fā)速度快、方便修改和添加新特性，能夠開發(fā)期間或在產(chǎn)品生命期內(nèi)修正錯(cuò)誤，節(jié)約設(shè)計(jì)時(shí)間和制造成本，可靠性和靈活性高的優(yōu)點(diǎn)。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)，主要包括同步碼檢測(cè)模塊，保護(hù)模塊，狀態(tài)模塊，同步模塊，同步碼檢測(cè)模塊由移位寄存器組成，保護(hù)模塊用于負(fù)責(zé)完成前方三幀保護(hù)和后方三幀保護(hù)功能，狀態(tài)模塊用于判斷系統(tǒng)是否處于同步狀態(tài)，同步模塊用于完成定時(shí)發(fā)生器和分接信道功能，保護(hù)模塊分別與同步碼檢測(cè)模塊、狀態(tài)模塊、同步模塊連接。所述同步碼檢測(cè)模塊中的檢測(cè)電路為8位移位寄存器。工作原理同步碼檢測(cè)電路由8位移位寄存器組成的檢測(cè)模塊，把幀同步碼設(shè)定為8位碼號(hào)“10011011”，同步碼標(biāo)志信號(hào)是檢測(cè)同步碼的標(biāo)志信號(hào)，當(dāng)移位寄存器中的數(shù)據(jù)是同步碼時(shí)，將同步碼標(biāo)志信號(hào)置為0，否則同步碼標(biāo)志位置I。保護(hù)模塊是負(fù)責(zé)完成前方3幀保護(hù)和后方3幀保護(hù)功能的模塊，幀定位標(biāo)志信號(hào)是對(duì)同步碼標(biāo)志信號(hào)進(jìn)行判斷的標(biāo)志信號(hào)，在系統(tǒng)處于同步狀態(tài)過(guò)程中，根據(jù)幀結(jié)構(gòu)和系統(tǒng)時(shí)鐘，同步碼應(yīng)該出現(xiàn)的時(shí)刻，幀定位標(biāo)志信號(hào)置0 ;當(dāng)系統(tǒng)連續(xù)3次檢測(cè)到同步碼時(shí)，系統(tǒng)完全同步標(biāo)志位置0，表示系統(tǒng)處于完全同步狀態(tài)，否則置I ;當(dāng)系統(tǒng)連續(xù)3次檢測(cè)不到同步碼時(shí)，系統(tǒng)完全失步標(biāo)志位置0，表示系統(tǒng)處于完全失步狀態(tài)，否則置I。狀態(tài)模塊是根據(jù)保護(hù)模塊產(chǎn)生的系統(tǒng)完全同步/失步標(biāo)志位，判斷系統(tǒng)是否處于同步狀態(tài)的功能模塊。當(dāng)系統(tǒng)完全同步標(biāo)志位置0時(shí)，系統(tǒng)同步標(biāo)志信號(hào)置0，表示系統(tǒng)處于同步狀態(tài)；當(dāng)系統(tǒng)完全失步標(biāo)志位置0時(shí)，系統(tǒng)同步標(biāo)志位置1，表示系統(tǒng)處于失步狀態(tài)。同步模塊完成定時(shí)發(fā)生器和分接信道的功能。其中幀定位標(biāo)志信號(hào)是在系統(tǒng)處于非完全失步狀態(tài)下，根據(jù)上次出現(xiàn)同步碼的時(shí)刻，通過(guò)內(nèi)部計(jì)數(shù)器在下次同步碼該出現(xiàn)的時(shí)刻輸出O。同步模塊根據(jù)多個(gè)計(jì)數(shù)器和同步碼檢測(cè)的位置，對(duì)幀的時(shí)隙定位，并分接出30路并行數(shù)據(jù)。本實(shí)用新型的有益效果具有開發(fā)速度快、方便修改和添加新特性，能夠開發(fā)期間或在產(chǎn)品生命期內(nèi)修正錯(cuò)誤，節(jié)約設(shè)計(jì)時(shí)間和制造成本，可靠性和靈活性高的優(yōu)點(diǎn)，適用于自建內(nèi)部通信系統(tǒng)等部門。

圖I是本實(shí)用新型的結(jié)構(gòu)示意具體實(shí)施方式
以下結(jié)合附圖與實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步說(shuō)明。基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)，主要包括同步碼檢測(cè)模塊，保護(hù)模塊，狀態(tài)模塊，同步模塊，同步碼檢測(cè)模塊由移位寄存器組成，保護(hù)模塊用于完成前方三幀保護(hù)和后方三幀保護(hù)功能，狀態(tài)模塊用于判斷系統(tǒng)是否處于同步狀態(tài)，同步模塊根據(jù)保護(hù)模塊產(chǎn)生的系統(tǒng)完全同步/失步標(biāo)志位、判斷系統(tǒng)是否處于同步狀態(tài)的狀態(tài)模塊，完成定時(shí)發(fā)生器和分接信道功能，保護(hù)模塊分別與同步碼檢測(cè)模塊、狀態(tài)模塊、同步模塊連接。同步碼檢測(cè)模塊接收串行數(shù)據(jù)，將同步碼標(biāo)志信號(hào)輸送給保護(hù)模塊，保護(hù)模塊將系統(tǒng)完全同步/失步標(biāo)志信號(hào)輸送給狀態(tài)模塊，保護(hù)模塊將系統(tǒng)完全同步/失步標(biāo)志信號(hào)輸送給同步模塊，同步模塊將幀定位標(biāo)志信號(hào)輸送給保護(hù)模塊，狀態(tài)模塊將系統(tǒng)同步/失步標(biāo)志信號(hào)輸送給同步模塊，同步模塊輸出30路并行數(shù)據(jù)。同步碼檢測(cè)電路由8位移位寄存器組成的檢測(cè)模塊，這里把幀同步碼設(shè)定為8位最佳碼“10011011”，同步碼標(biāo)志信號(hào)是是否檢測(cè)出同步碼的標(biāo)志信號(hào)，當(dāng)移位寄存器中的數(shù)據(jù)是同步碼時(shí)，將同步碼標(biāo)志信號(hào)置為0，否則同步碼標(biāo)志位置I。幀定位標(biāo)志信號(hào)是否對(duì)同步碼標(biāo)志信號(hào)進(jìn)行判斷的標(biāo)志信號(hào)，在系統(tǒng)處于同步狀態(tài)過(guò)程中，根據(jù)幀結(jié)構(gòu)和系統(tǒng)時(shí)鐘，同步碼應(yīng)該出現(xiàn)的時(shí)刻，幀定位標(biāo)志信號(hào)置0 ;當(dāng)系統(tǒng)連續(xù)3次檢測(cè)到同步碼時(shí)，系統(tǒng)完全同步標(biāo)志位置0，表示系統(tǒng)處于完全同步狀態(tài)，否則置I ;當(dāng)系統(tǒng)連續(xù)3次檢測(cè)不到同步碼時(shí)，系統(tǒng)完全失步標(biāo)志位置0，表示系統(tǒng)處于完全失步狀態(tài)，否則置I。狀態(tài)模塊是根據(jù)保護(hù)模塊產(chǎn)生的系統(tǒng)完全同步/失步標(biāo)志位，判斷系統(tǒng)是否處于同步狀態(tài)的功能模塊，當(dāng)系統(tǒng)完全同步標(biāo)志位置0時(shí)，系統(tǒng)同步標(biāo)志信號(hào)置0，表示系統(tǒng)處于同步狀態(tài)；當(dāng)系統(tǒng)完全失步標(biāo)志位置0時(shí)，系統(tǒng)同步標(biāo)志位置1，表示系統(tǒng)處于失步狀態(tài)。同步模塊完成定時(shí)發(fā)生器和分接信道的功能，其中幀定位標(biāo)志信號(hào)是在系統(tǒng)處于非完全失步狀態(tài)下，根據(jù)上次出現(xiàn)同步碼的時(shí)刻，通過(guò)內(nèi)部計(jì)數(shù)器在下次同步碼該出現(xiàn)的時(shí)刻輸出O。同步模塊根據(jù)多個(gè)計(jì)數(shù)器和同步碼檢測(cè)的位置，對(duì)幀的時(shí)隙定位，并分接出30路并行數(shù)據(jù)。上述雖然結(jié)合附圖對(duì)實(shí)用新型的具體實(shí)施方式
進(jìn)行了描述，但并非對(duì)本實(shí)用新型保護(hù)范圍的限制，所屬領(lǐng)域技術(shù)人員應(yīng)該明白，在本實(shí)用新型的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動(dòng)即可做出的各種修改或變形仍在本實(shí)用新型的保護(hù)范圍以內(nèi)。
權(quán)利要求1.基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)，其特征是，主要包括同步碼檢測(cè)模塊，保護(hù)模塊，狀態(tài)模塊，同步模塊，同步碼檢測(cè)模塊由移位寄存器組成，保護(hù)模塊負(fù)責(zé)完成前方三幀保護(hù)和后方三幀保護(hù)功能，狀態(tài)模塊用于判斷系統(tǒng)是否處于同步狀態(tài)，同步模塊用于完成定時(shí)發(fā)生器和分接信道功能，保護(hù)模塊分別與同步碼檢測(cè)模塊、狀態(tài)模塊、同步模塊連接。
2.如權(quán)利要求I所述的基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)，其特征是，所述同步碼檢測(cè)模塊中的檢測(cè)電路為8位移位寄存器。
專利摘要本實(shí)用新型公開了一種基于FPGA的時(shí)分多路復(fù)用芯片接收端復(fù)接系統(tǒng)，主要包括同步碼檢測(cè)模塊，保護(hù)模塊，狀態(tài)模塊，同步模塊，同步碼檢測(cè)模塊由移位寄存器組成，保護(hù)模塊負(fù)責(zé)完成前方三幀保護(hù)和后方三幀保護(hù)功能，狀態(tài)模塊用于判斷系統(tǒng)是否處于同步狀態(tài)，同步模塊用于完成定時(shí)發(fā)生器和分接信道功能，保護(hù)模塊分別與同步碼檢測(cè)模塊、狀態(tài)模塊、同步模塊連接，所述同步碼檢測(cè)模塊中的檢測(cè)電路為8位移位寄存器。
文檔編號(hào)H04J3/06GK202551055SQ201220065618
公開日2012年11月21日 申請(qǐng)日期2012年2月27日 優(yōu)先權(quán)日2012年2月27日
發(fā)明者張虎, 李超 申請(qǐng)人:山東同圓設(shè)計(jì)集團(tuán)有限公司