專利名稱：一種多模終端及多模終端的切換方法
技術領域：
本發(fā)明涉及終端硬件領域，尤其涉及一種多模終端及多模終端的切換方法。
背景技術：
目前一些電信運營商運營有多個不同制式的網絡，如中國聯(lián)通擁有GSM(全球移動通訊系統(tǒng))網絡和WCDMA (寬帶碼分多址)網絡，中國移動擁有GSM網絡、TD-SCDMA (時分同步碼分多址)網絡和TD-LTE (分時長期演進)網絡等。目前LTE網絡的語音業(yè)務使用CSFB (電路域回落)技術實現(xiàn)語音通話功能，要求LTE終端在LTE網絡下能夠回退到GSM網絡或其他能夠實現(xiàn)語音功能的網絡，這要求LTE終端能夠支持LTE模式和其他模式，而且能夠支持LTE模式和其他模式的快速切換。并且，在LTE終端中，需要實現(xiàn)LTE網絡的PS (分組交換)數(shù)據(jù)和CS (電路交換)并發(fā)，需要LTE終端同時支持LTE模式和其他模式同時工作。在目前的移動終端用戶中，一個用戶會擁有多張USIM(全球用戶識別模塊)卡/SIM(用戶識別模塊)卡，不同的卡在不同的網絡上或一張USM卡/SM卡對應不同的網絡上，要求移動終端能夠支持一卡多模和多卡多待。 圖1為傳統(tǒng)的雙模雙待終端的射頻部分的架構框圖，包含兩套獨立的電源管理芯片(PMU)，兩套獨立的射頻芯片，兩套獨立的數(shù)字基帶芯片，兩套獨立的SIM卡座和兩套獨立的時鐘源。由于包含兩套獨立的數(shù)字基帶芯片和兩套獨立的電源管理芯片，導致布板時占用更大的面積。兩套獨立的SIM卡座，不同模式的兩個SIM卡不能隨意放在任一卡座內，任意卡座的USIM/SIM卡能夠被任一模式讀寫，能夠實現(xiàn)多模多待，但不能實現(xiàn)多模單待模式的切換。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種多模終端及多模終端的切換方法，能夠實現(xiàn)多模多待和多模單待的功能。為解決上述技術問題，本發(fā)明的一種多模終端，包括電源管理芯片、數(shù)字基帶芯片、第一射頻芯片、第二射頻芯片、第一卡座、第二卡座、第一時鐘源和第二時鐘源，其中所述電源管理芯片與所述數(shù)字基帶芯片、第一卡座和第二卡座相連，為所述數(shù)字基帶芯片、第一卡座和第二卡座供電；所述數(shù)字基帶芯片還與所述第一卡座和第二卡座連接，并通過同相/正交I/Q數(shù)據(jù)線和控制線分別與所述第一射頻芯片和第二射頻芯片相連，實現(xiàn)所支持的模式的I/Q信號收發(fā)及處理，以及所支持的模式發(fā)射通路和接收通路的控制；所述第一時鐘源與所述第一射頻芯片連接，為所述第一射頻芯片提供參考時鐘；所述第二時鐘源與所述第二射頻芯片連接，為所述第二射頻芯片提供參考時鐘，在所述第一射頻芯片和第二射頻芯片之間還連接有時鐘通路，所述第一射頻芯片通過所述時鐘通路，將輸出時鐘提供給第二射頻芯片，作為所述第二射頻芯片的參考時鐘。
進一步地，所述數(shù)字基帶芯片包含用戶識別模塊SM卡處理單元，所述SM卡處理單元包含第一 SM卡處理單元、第二 SM卡處理單元以及與第一卡座和第二卡座的每個管腳一一對應的多路復用選擇器MUX，所述MUX的一側與對應的管腳連接，另一側分別連接到第一 SM卡處理單元和第二 SM卡處理單元的與管腳對應的功能端上。進一步地，所述數(shù)字基帶芯片包含時鐘處理單元，所述時鐘處理單元包含系統(tǒng)時鐘處理單兀、時鐘選擇MUX、鎖相環(huán)PLL、第一模式時鐘模塊、第二模式時鐘模塊、第一時鐘輸入端、第二時鐘輸入端和第三時鐘輸入端,其中所述第一時鐘輸入端與所述系統(tǒng)時鐘處理單元連接，為所述系統(tǒng)時鐘處理單元提供工作時鐘；所述第一時鐘輸入端還與第二時鐘輸入端連接到所述時鐘選擇MUX的輸入端，所述時鐘選擇MUX的輸出端連接到所述PLL的輸入端，所述PLL的輸出端連接到所述第一模式時鐘模塊，為所述第一模式時鐘模塊提供工作時鐘；所述第二時鐘輸入端還直接連接到所述第一模式時鐘模塊，為第一模式時鐘模塊提供工作時鐘；所述第三時鐘輸入端連接到所述第二模式時鐘模塊，為第二模式時鐘模塊提供工作時鐘。進一步地，所述第一時鐘輸入端還連接到所述第一射頻芯片中的時鐘放大器Buffer ;所述第二時鐘輸入端還連接到所述第一射頻芯片中的時鐘鎖相環(huán)PLL ;所述第三時鐘輸入端還連接到所述第二射頻芯片。進一步地，所述第二射頻芯片包含時鐘選擇單元，所述時鐘選擇單元包含多路復用選擇器和時鐘放大器，所述多路復用選擇器的輸入端與所述時鐘通路和所述第二時鐘源連接，所述多路復用選擇器的輸出端與所述時鐘放大器的輸入端連接，所述時鐘放大器的輸出作為所述第二射頻芯片 的參考時鐘。進一步地，所述數(shù)字基帶芯片包含I/Q數(shù)據(jù)處理單元，所述I/Q數(shù)據(jù)處理單元包含第一調制解調器和第二調制解調器，所述第一調制解調器通過第一 IQ數(shù)據(jù)線、第二 IQ數(shù)據(jù)線以及第一采樣時鐘接口線與第一射頻芯片連接；所述第二調制解調器通過第三IQ數(shù)據(jù)線和第二采樣時鐘接口線與第二射頻芯片連接。進一步地，所述數(shù)字基帶芯片包含片上系統(tǒng)SOC單元，所述SOC單元包含多個中央處理器CPU和數(shù)字信號處理單元DSP，所述多個CPU和DSP通過交叉開關矩陣進行通信，多個不同制式的調制解調器通過互聯(lián)矩陣掛在所述交叉開關矩陣的端口上，所述多個不同制式的調制解調器還與所述第一調制解調器或第二調制解調器連接。進一步地，所述數(shù)字基帶芯片包含射頻控制管理單元，所述射頻控制管理單元包含射頻串行外設接口 SPI控制單元，所述射頻SPI控制單元包含第一單雙模選擇器、第二單雙模選擇器、第一管腳復用選擇器和第二管腳復用選擇器，所述第一調制解調器的SPI分別連接到所述第一單雙模選擇器和第二單雙模選擇器，所述第二調制解調器的SPI分別連接到所述第一單雙模選擇器和第二單雙模選擇器，所述第一單雙模選擇器通過所述第一管腳復用選擇器連接到所述第一射頻芯片的SPI管腳，所述第二單雙模選擇器通過所述第二管腳復用選擇器連接到所述第二射頻芯片的SPI管腳。進一步地，所述數(shù)字基帶芯片包含射頻控制管理單元，所述射頻控制管理單元包含射頻通用輸入輸出GPIO控制單元，所述射頻GPIO控制單元包含第一模式選擇器、第二模式選擇器、第三管腳復用選擇器和第四管腳復用選擇器，所述第一調制解調器的控制線分別連接到所述第一模式選擇器和第二模式選擇器，所述第二調制解調器的控制線分別連接到所述第一模式選擇器和第二模式選擇器，所述第一模式選擇器通過所述第三管腳復用選擇器連接到所述第一射頻芯片的GPIO管腳，所述第二模式選擇器通過所述第四管腳復用選擇器連接到所述第二射頻芯片的GPIO管腳。進一步地，一種多模終端的切換方法，包括數(shù)字基帶芯片控制第二射頻芯片選擇第二時鐘源作為參考時鐘；所述數(shù)字基帶芯片分別對不同制式的調制解調器進行獨立操作；所述數(shù)字基帶芯片控制第一單雙模選擇器選擇第一調制解調器的串行外設接口SPI，所述第一單雙模選擇器通過第一管腳復用選擇器連接到第一射頻芯片的SPI管腳，并控制第二單雙模選擇器選擇第二調制解調器的SPI，所述第二單雙模選擇器通過第二管腳復用選擇器連接到第二射頻芯片的SPI管腳；所述數(shù)字基帶芯片控制第一模式選擇器選擇第一調制解調器的通用輸入輸出GPI0,所述第一模式選擇器通過第三管腳復用選擇器連接到第一射頻芯片的GPIO管腳，并控制第二模式擇器選擇第二調制解調器的GPI0，所述第二模式選擇器通過第四管腳復用選擇器連接到第二射頻芯片的GPIO管腳。進一步地，一種多模終端的切換方法，包括數(shù)字基帶芯片控制第二射頻芯片選擇第一射頻芯片的輸出時鐘作為參考時鐘；所述數(shù)字基帶芯片分別對不同制式的調制解調器進行獨立操作；所述數(shù)字基帶芯片 控制第一單雙模選擇器選擇第一調制解調器的串行外設接口SPI或第二調制解調器的SPI，所述第一單雙模選擇器通過第一管腳復用選擇器連接到第一射頻芯片的SPI管腳，并控制第二單雙模選擇器選擇第一調制解調器的SPI或第二調制解調器的SPI，所述第二單雙模選擇器通過第二管腳復用選擇器連接到第二射頻芯片的SPI管腳；所述數(shù)字基帶芯片控制第一模式選擇器選擇第一調制解調器的通用輸入輸出GPIO或第二調制解調器的GPI0，所述第一模式選擇器通過第三管腳復用選擇器連接到第一射頻芯片的GPIO管腳，并控制第二模式選擇器選擇第一調制解調器的GPIO或第二調制解調器的GPI0，所述第二模式選擇器通過第四管腳復用選擇器連接到第二射頻芯片的GPIO管腳。綜上所述，本發(fā)明的多模終端能夠實現(xiàn)多模單待、多模雙待、一卡多模、雙卡雙待等功能，滿足目前移動運營商和移動終端用戶的需求。不同模式的兩個SIM卡能夠隨意放在任一卡座內，任意卡座的USIM/SIM卡能夠被任一模式讀寫，不但能夠實現(xiàn)多模多待，也能實現(xiàn)多模單待模式的切換，不但能實現(xiàn)雙卡雙待，也能實現(xiàn)單卡雙待。


圖1為傳統(tǒng)的雙模雙待終端的射頻部分的架構框圖；圖2為本發(fā)明實施方式的多模終端的射頻部分的架構框圖；圖3為本發(fā)明實施方式的電源供電的示意圖4為本發(fā)明實施方式的SM處理單元的框圖；圖5為本發(fā)明實施方式的時鐘處理單元的框圖；圖6為本發(fā)明實施方式的時鐘選擇單元的框圖；圖7為本發(fā)明實施方式的IQ數(shù)據(jù)處理單元的框圖；圖8為本發(fā)明實施方式的SOC單元的框圖；圖9為本發(fā)明實施方式的射頻SPI控制單元的框圖；圖10為本發(fā)明實施方式的射頻GPIO控制單元的框圖。
具體實施例方式本實施方式提供了一種多模終端，實現(xiàn)多模多待，如LTE與GSM的雙待、LTE多模單待終端，具有一卡(USIM或SIM卡)多模、雙卡雙待功能。在兩個射頻芯片分別有獨立的壓控溫補晶振(分別是VCTCX01和VCTCX02)提供參考時鐘外，增加一個時鐘通路，將其中一個射頻芯片的輸出時鐘提供給另一個射頻芯片作為參考時鐘，當從雙模雙待切換到雙模單待時，兩個射頻芯片共用一個時鐘參考源。兩個SM卡的管腳通過端口復用方式連接到兩個SM卡處理單元，實現(xiàn)一個SM卡可以與任何一個SM卡處理單元通信。在DBB(數(shù)字基帶芯片)中包含多個中央處理單元(CPU)、數(shù)字信號處理單元(DSP)。CPU通過CROSSBAR MATRIX (交叉開關矩陣)實現(xiàn)處理器之間的通信。LTE MODEM、TD-SCDMA MODEM、GSM MODEM、WCDMA MODEM 等 MODEM 通過 Interconnect Matrix (互聯(lián)矩陣)掛在CROSSBAR M ATRIX的多個端口上，從而實現(xiàn)任意一個CPU能與任意一個MODEM進行通信，任意兩個CPU都能同時與兩個MODEM進行通信。為了在雙模雙待狀態(tài)下，實現(xiàn)對兩個射頻芯片的獨立控制，為了在雙模單待狀態(tài)下，實現(xiàn)對兩個射頻芯片的統(tǒng)一控制，串行外設接口(SPI)控制單元、通用輸入輸出(GPIO)控制單元等控制單元中使用單雙模選擇器和復用選擇器。為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下文中將結合附圖對本發(fā)明的實施例進行詳細說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。如圖2所示，本實施方式的多模終端，包括電源管理芯片(PMU)，第一射頻芯片，第二射頻芯片，數(shù)字基帶芯片，第一卡座，第二卡座，第一時鐘源和第二時鐘源。采用一套數(shù)字基帶芯片，一套電源管理芯片，減小了布板時占用的面積。采用兩套獨立的SIM卡座，不同模式的兩個SIM卡能夠隨意放在任一卡槽內，不但能夠實現(xiàn)多模多待，也能實現(xiàn)多模單待模式的切換。電源管理單元(PMU)至少包含兩個獨立的LDO (低壓差線性穩(wěn)壓器)，兩個LDO可以分別獨立輸出1.8V/3. OV電源，分別為第一卡座和第二卡座供電，同時給數(shù)字基帶芯片供電。數(shù)字基帶芯片，用于處理LTE、TD-SCDMA, GSM、WCDMA等模式的同相/正交(I/Q)信號收發(fā)，對LTE、TD-SCDMA, GSM、WCDMA等模式的發(fā)射通路、接收通路進行控制，能夠實現(xiàn)LTE 和 GSM ；LTE 和 TD-SCDMA ；LTE 和 WCDMA ；TD-SCDMA 和 GSM 的 I/Q 信號的同時處理；數(shù)字基帶芯片內部含有時鐘處理單元、I/Q數(shù)據(jù)處理單元、射頻控制管理單元、SM卡處理單元和SOC (片上系統(tǒng))單元；兩套射頻芯片中，第一射頻芯片至少支持LTE/TD-SCDMA/GSM射頻信號的接收和發(fā)射，內部含有時鐘Buffer (放大器)和時鐘PLL (鎖相環(huán))；第二射頻芯片至少支持GSM/TD-SCDMA/WCDMA射頻信號的接收和發(fā)射；內部含有時鐘選擇單元；第一射頻芯片的時鐘Buffer的輸出通過時鐘通路進入時鐘選擇單元。三套射頻開關，一套用于LTE輔路接收通道各頻段的切換，一套用于LTE主路收發(fā)通道各頻段的切換，另一套用于另一模式射頻收發(fā)通道的各頻段的切換。第一時鐘源和第二時鐘源分別給第一射頻芯片和第二射頻芯片提供參考時鐘。多套功率放大器(PA)，放大射頻芯片輸出的射頻信號。多套耐高功率的濾波器，濾除功率放大器輸出信號的帶外雜散信號。多套耐低功率的濾波器，濾除接收信號的帶外雜散信號。兩套D⑶C器件，分別給功率放大器供電。第--^座和第二卡座可以分別獨立的插入任意USIM卡/SIM卡。如圖3所示，電源管理單元(PMU)至少包含兩個獨立的LD0，兩個LDO可以分別獨立輸出1. 8V/3. OV電源，分別給第一卡座和第二卡座供電，同時給數(shù)字基帶芯片供電。數(shù)字基帶芯片，用 于處理LTE、TD-S⑶MA、GSM、WCDMA等模式的I/Q信號收發(fā)，能夠實現(xiàn)對LTE、TD-SCDMA、GSM、WCDMA等模式的發(fā)射通路、接收通路進行控制，能夠實現(xiàn)LTE和GSM ；LTE和TD-SCDMA ；LTE和WCDMA ；TD-SCDMA和GSM的I/Q信號的同時處理；數(shù)字基帶芯片內部含有時鐘處理單元、I/Q數(shù)據(jù)處理單元、射頻控制單元、SIM卡處理單元和SOC單元；如圖4所示，SIM卡處理單元內部包含獨立的第一 SM卡處理單元和第二 SM卡處理單元,外部兩個US頂卡/S頂卡上的信號(USM1_VCC、USM1_RESET、US頂1_DATA、USM1_CLK、USIM2_VCC、USIM2_RESET、USIM2_DATA、USIM2_CLK)分別連接到數(shù)字基帶芯片的相應管腳，MUX (多路復用選擇器)一端連到SM卡管腳上，MUX另一端分別連到第一 SIM卡處理單元和第二 SM卡處理單元的對應功能端上。SM卡管腳通過MUX選擇所連接的USM卡/SM卡處理單元。如圖5所示，時鐘處理單元包含至少3個時鐘輸入端口，包括系統(tǒng)時鐘處理單兀、時鐘選擇MUX、鎖相環(huán)PLL、第一模式時鐘模塊、第二模式時鐘模塊、第一時鐘輸入端(REFCLK1)、第二時鐘輸入端(REFCLK2)和第三時鐘輸入端(REFCLK3)，第一模式時鐘模塊和第二模式時鐘模塊可以是LTE時鐘模塊、TD-SCDMA時鐘模塊、GSM時鐘模塊、WCDMA時鐘模塊等的其中之一，如第一模式時鐘模塊可以是LTE/TD-SCDMA/GSM時鐘模塊，第二模式時鐘模塊可以是GSM/TD-SCDMA/WCDMA時鐘模塊。REFCLK1給系統(tǒng)時鐘處理單元，REFCLKI還與REFCLK2連接到時鐘選擇MUX的輸入端，時鐘選擇MUX的輸出端連接到PLL的輸入端，PLL的輸出端連接到第一模式時鐘模塊，為第一模式時鐘模塊提供工作時鐘。REFCLK2作為隨路采樣時鐘，直接連接到第一模式時鐘模塊，為第一模式時鐘模塊提供工作時鐘。REFCLK3給第二模式時鐘模塊提供工作時鐘。如圖6所示，時鐘選擇單元包含MUX(多路復用選擇器)和時鐘Buffer。MUX的輸入端與時鐘通路和第二時鐘源連接，MUX的輸出端與時鐘Buffer的輸入端連接，時鐘Buffer的輸出作為第二射頻芯片的參考時鐘。當終端工作在多模單待狀態(tài)時，選擇CLK_IN1 (連接時鐘通路)作為射頻芯片2的參考時鐘，當終端工作在多模雙待狀態(tài)時，選擇CLK_IN2(連接第二時鐘源)作為射頻芯片2的參考時鐘。如圖7所示，I/Q數(shù)據(jù)處理單元包含第一調制解調器、第二調制解調器、三組數(shù)據(jù)IQ接口、兩組采樣時鐘。第一射頻芯片通過第一 IQ數(shù)據(jù)線(RFl_IQl_data)、第二 IQ數(shù)據(jù)線(RFl_IQ2_data)、第一采樣時鐘接口線(RFl_IQ_clk)與第一 MODEM連接，第一實現(xiàn)射頻芯片與第一 MODEM數(shù)據(jù)傳輸。第二射頻芯片通過第三IQ數(shù)據(jù)線(RF2_IQ_data)、第二采樣時鐘接口線(RF2_IQ_clk)與第二 MODEM連接，實現(xiàn)第二射頻芯片與第二 MODEM的數(shù)據(jù)傳輸。如圖8所示，SOC單元實現(xiàn)多模雙待和多模單待的調度，對兩個模式的數(shù)據(jù)的處理，完成對整個終端的控制等功能。內部主要包括多個中央處理單元(CPU)和數(shù)字信號處理單元(DSP)，CPU通過CROSSBAR MATRIX實現(xiàn)處理器之間的通信。多個不同制式的調制解調器，如 LTE MODEM、TD-SCDMA MODEM,GSM MODEM,WCDMA MODEM 等通過 InterconnectMatrix掛在CROSSBAR MATRIX多個端口上，從而實現(xiàn)任意一個CPU能與任意一個MODEM進行通信，任意兩個CPU都能同時與兩個MODEM進行通信。多個不同制式的調制解調器作為第一調制解調器或第二調制解調器與第一調制解調器或第二調制解調器連接。如圖9所示，數(shù)字基帶芯片包含射頻控制管理單元，射頻控制管理單元包含射頻SPI控制單元，射頻SPI控制單元內部使用了管腳復用選擇器、單雙模選擇器。第一 MODEM的SPI分兩路，一路連到第一單雙模 選擇器，另一路連到第二單雙模選擇器。第二 MODEM的SPI分兩路，一路連到第一單雙模選擇器，一路連到第二單雙模選擇器。第一單雙模選擇器連到第一管腳復用選擇器，第二單雙模選擇器連到第二管腳復用選擇器，第一管腳復用選擇器連到第一射頻芯片的SPI管腳，第二管腳復用選擇器連到第二射頻芯片的SPI管腳。這個結構主要目的是在多模雙待情況下，兩個SPI獨立的控制兩個射頻模塊，在多模單待情況下，一個SPI就可以控制兩個射頻模塊。如圖10所示，數(shù)字基帶芯片包含射頻控制管理單元，射頻控制管理單元包含射頻GPIO控制單元，射頻GPIO控制單元內部使用了兩個管腳復用選擇器(第三管腳復用選擇器和第四管腳復用選擇器)、兩個模式選擇器(第一模式選擇器和第二模式選擇器)。第一 MODEM的控制線分兩路，一路連到第一模式選擇器，另一路連到第二模式選擇器。第二MODEM的控制線分兩路，一路連到第二模式選擇器，另一路連到第一模式選擇器。第一模式選擇器連到第三管腳復用選擇器，第三管腳復用器連到第一射頻芯片的GPIO相應管腳上。第二模式選擇器連到第四管腳復用選擇器，第四管腳復用器連到第二射頻芯片的GPIO相應管腳上。模式選擇器本質就是一組開關選擇單元陣列。這個結構主要目的是在多模雙待情況下，兩套GPIO獨立的控制兩個射頻模塊，在多模單待情況下，一套GPIO就可以控制兩個射頻模塊。雙模雙通的切換工作流程步驟一 DBB控制第二射頻芯片選擇第二時鐘源作為第二射頻芯片的參考時鐘；步驟二 DBB的中央處理器通過CROSSBAR分別同時獨立的對各個不同制式的MODEM進行獨立操作；步驟三DBB控制第一單雙模選擇器選擇第一調制解調器的SPI，第一單雙模選擇器通過第一管腳復用選擇器連接到第一射頻芯片的SPI管腳，控制第二單雙模選擇器選擇第二調制解調器的SPI，第二單雙模選擇器通過第二管腳復用選擇器連接到第二射頻芯片的SPI管腳；步驟四DBB控制第一模式選擇器選擇第一 MODEM的GPI0，第一模式選擇器通過第三管腳復用選擇器連接到第一射頻芯片的GPIO管腳，DBB控制第二模式擇器選擇第二MODEM的GPI0，第二模式選擇器通過第四管腳復用選擇器連接到第二射頻芯片的GPIO管腳；步驟五進行正常的多模多待雙通的操作。雙模單待的切換工作流程步驟一 DBB控制第二射頻芯片選擇第一射頻芯片的輸出時鐘作為第二射頻芯片的參考時鐘；步驟二 DBB的中央處理器通過CROSSBAR分別對各個不同制式的MODEM進行獨立操作；步驟三DBB控制第一單雙模選擇器選擇第一調制解調器的SPI或第二調制解調器的SPI，第一單雙模選擇器通過第一管腳復用選擇器連接 到第一射頻芯片的SPI管腳，控制第二單雙模選擇器選擇第一調制解調器的SPI或第二調制解調器的SPI，第二單雙模選擇器通過第二管腳復用選擇器連接到第二射頻芯片的SPI管腳；步驟四DBB控制第一模式選擇器選擇第一調制解調器的GPIO或第二調制解調器的GPI0，第一模式選擇器通過第三管腳復用選擇器連接到第一射頻芯片的GPIO管腳，控制第二模式選擇器選擇第一調制解調器的GPIO或第二調制解調器的GPI0，第二模式選擇器通過第四管腳復用選擇器連接到第二射頻芯片的GPIO管腳；步驟五進行正常的多模單待的操作。顯然，本領域的技術人員應該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計算裝置來實現(xiàn)，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網絡上，可選地，它們可以用計算裝置可執(zhí)行的程序代碼來實現(xiàn)，從而可以將它們存儲在存儲裝置中由計算裝置來執(zhí)行，或者將它們分別制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結合。以上該僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種多模終端，包括電源管理芯片、數(shù)字基帶芯片、第一射頻芯片、第二射頻芯片、第 ^座、第二卡座、第一時鐘源和第二時鐘源，其中 所述電源管理芯片與所述數(shù)字基帶芯片、第一卡座和第二卡座相連，為所述數(shù)字基帶芯片、第—^座和第二卡座供電； 所述數(shù)字基帶芯片還與所述第一卡座和第二卡座連接，并通過同相/正交I/Q數(shù)據(jù)線和控制線分別與所述第一射頻芯片和第二射頻芯片相連，實現(xiàn)所支持的模式的I/Q信號收發(fā)及處理，以及所支持的模式發(fā)射通路和接收通路的控制； 所述第一時鐘源與所述第一射頻芯片連接，為所述第一射頻芯片提供參考時鐘；所述第二時鐘源與所述第二射頻芯片連接，為所述第二射頻芯片提供參考時鐘，在所述第一射頻芯片和第二射頻芯片之間還連接有時鐘通路，所述第一射頻芯片通過所述時鐘通路，將輸出時鐘提供給第二射頻芯片，作為所述第二射頻芯片的參考時鐘。
2.如權利要求1所述的終端，其特征在于，所述數(shù)字基帶芯片包含用戶識別模塊SIM卡處理單元，所述SM卡處理單元包含第一 SM卡處理單元、第二 SM卡處理單元以及與第一卡座和第二卡座的每個管腳一一對應的多路復用選擇器MUX，所述MUX的一側與對應的管腳連接，另一側分別連接到第一 SM卡處理單元和第二 SM卡處理單元的與管腳對應的功能端上。
3.如權利要求1所述的終端，其特征在于，所述數(shù)字基帶芯片包含時鐘處理單元，所述時鐘處理單元包含系統(tǒng)時鐘處理單元、時鐘選擇MUX、鎖相環(huán)PLL、第一模式時鐘模塊、第二模式時鐘模塊、第一時鐘輸入端、第二時鐘輸入端和第三時鐘輸入端，其中 所述第一時鐘輸入端與所述系統(tǒng)時鐘處理單元連接，為所述系統(tǒng)時鐘處理單元提供工作時鐘； 所述第一時鐘輸入端還與第二時鐘輸入端連接到所述時鐘選擇MUX的輸入端，所述時鐘選擇MUX的輸出端連接到所述PLL的輸入端，所述PLL的輸出端連接到所述第一模式時鐘模塊，為所述第一模式時鐘模塊提供工作時鐘； 所述第二時鐘輸入端還直接連接到所述第一模式時鐘模塊，為第一模式時鐘模塊提供工作時鐘； 所述第三時鐘輸入端連接到所述第二模式時鐘模塊，為第二模式時鐘模塊提供工作時鐘。
4.如權利要求3所述的終端，其特征在于，所述第一時鐘輸入端還連接到所述第一射頻芯片中的時鐘放大器Buffer ;所述第二時鐘輸入端還連接到所述第一射頻芯片中的時鐘鎖相環(huán)PLL ;所述第三時鐘輸入端還連接到所述第二射頻芯片。
5.如權利要求1所述的終端，其特征在于，所述第二射頻芯片包含時鐘選擇單元，所述時鐘選擇單元包含多路復用選擇器和時鐘放大器，所述多路復用選擇器的輸入端與所述時鐘通路和所述第二時鐘源連接，所述多路復用選擇器的輸出端與所述時鐘放大器的輸入端連接，所述時鐘放大器的輸出作為所述第二射頻芯片的參考時鐘。
6.如權利要求1所述的終端，其特征在于，所述數(shù)字基帶芯片包含I/Q數(shù)據(jù)處理單元，所述I/Q數(shù)據(jù)處理單元包含第一調制解調器和第二調制解調器，所述第一調制解調器通過第一 IQ數(shù)據(jù)線、第二 IQ數(shù)據(jù)線以及第一采樣時鐘接口線與第一射頻芯片連接；所述第二調制解調器通過第三IQ數(shù)據(jù)線和第二采樣時鐘接口線與第二射頻芯片連接。
7.如權利要求6所述的終端，其特征在于，所述數(shù)字基帶芯片包含片上系統(tǒng)SOC單元，所述SOC單元包含多個中央處理器CPU和數(shù)字信號處理單元DSP，所述多個CPU和DSP通過交叉開關矩陣進行通信，多個不同制式的調制解調器通過互聯(lián)矩陣掛在所述交叉開關矩陣的端口上，所述多個不同制式的調制解調器還與所述第一調制解調器或第二調制解調器連接。
8.如權利要求6所述的終端，其特征在于，所述數(shù)字基帶芯片包含射頻控制管理單元，所述射頻控制管理單元包含射頻串行外設接口 SPI控制單元，所述射頻SPI控制單元包含第一單雙模選擇器、第二單雙模選擇器、第一管腳復用選擇器和第二管腳復用選擇器，所述第一調制解調器的SPI分別連接到所述第一單雙模選擇器和第二單雙模選擇器，所述第二調制解調器的SPI分別連接到所述第一單雙模選擇器和第二單雙模選擇器，所述第一單雙模選擇器通過所述第一管腳復用選擇器連接到所述第一射頻芯片的SPI管腳，所述第二單雙模選擇器通過所述第二管腳復用選擇器連接到所述第二射頻芯片的SPI管腳。
9.如權利要求6所述的終端，其特征在于，所述數(shù)字基帶芯片包含射頻控制管理單元，所述射頻控制管理單元包含射頻通用輸入輸出GPIO控制單元，所述射頻GPIO控制單元包含第一模式選擇器、第二模式選擇器、第三管腳復用選擇器和第四管腳復用選擇器，所述第一調制解調器的控制線分別連接到所述第一模式選擇器和第二模式選擇器，所述第二調制解調器的控制線分別連接到所述第一模式選擇器和第二模式選擇器，所述第一模式選擇器通過所述第三管腳復用選擇器連接到所述第一射頻芯片的GPIO管腳，所述第二模式選擇器通過所述第四管腳復用選擇器連接到所述第二射頻芯片的GPIO管腳。
10.一種多模終端的切換方法，其特征在于，包括 數(shù)字基帶芯片控制第二射頻芯片選擇第二時鐘源作為參考時鐘； 所述數(shù)字基帶芯片分別對不同制式的調制解調器進行獨立操作； 所述數(shù)字基帶芯片控制第一單雙模選擇器選擇第一調制解調器的串行外設接口 SPI，所述第一單雙模選擇器通過第一管腳復用選擇器連接到第一射頻芯片的SPI管腳，并控制第二單雙模選擇器選擇第二調制解調器的SPI，所述第二單雙模選擇器通過第二管腳復用選擇器連接到第二射頻芯片的SPI管腳； 所述數(shù)字基帶芯片控制第一模式選擇器選擇第一調制解調器的通用輸入輸出GPI0，所述第一模式選擇器通過第三管腳復用選擇器連接到第一射頻芯片的GPIO管腳，并控制第二模式擇器選擇第二調制解調器的GPI0，所述第二模式選擇器通過第四管腳復用選擇器連接到第二射頻芯片的GPIO管腳。
11.一種多模終端的切換方法，其特征在于，包括 數(shù)字基帶芯片控制第二射頻芯片選擇第一射頻芯片的輸出時鐘作為參考時鐘； 所述數(shù)字基帶芯片分別對不同制式的調制解調器進行獨立操作； 所述數(shù)字基帶芯片控制第一單雙模選擇器選擇第一調制解調器的串行外設接口 SPI或第二調制解調器的SPI，所述第一單雙模選擇器通過第一管腳復用選擇器連接到第一射頻芯片的SPI管腳，并控制第二單雙模選擇器選擇第一調制解調器的SPI或第二調制解調器的SPI，所述第二單雙模選擇器通過第二管腳復用選擇器連接到第二射頻芯片的SPI管腳； 所述數(shù)字基帶芯片控制第一模式選擇器選擇第一調制解調器的通用輸入輸出GPIO或第二調制解 調器的GPIO，所述第一模式選擇器通過第三管腳復用選擇器連接到第一射頻芯片的GPIO管腳，并控制第二模式選擇器選擇第一調制解調器的GPIO或第二調制解調器的GPI0，所述第二模式選擇器通過第四管腳復用選擇器連接到第二射頻芯片的GPIO管腳。
全文摘要
本發(fā)明公開了一種多模終端及多模終端的切換方法，包括電源管理芯片、數(shù)字基帶芯片、第一射頻芯片、第二射頻芯片、第一卡座、第二卡座、第一時鐘源和第二時鐘源，其中電源管理芯片與數(shù)字基帶芯片、第一卡座和第二卡座相連；數(shù)字基帶芯片還與第一卡座和第二卡座連接，并通過同相/正交I/Q數(shù)據(jù)線和控制線分別與第一射頻芯片和第二射頻芯片相連；第一時鐘源與第一射頻芯片連接，為第一射頻芯片提供參考時鐘；第二時鐘源與第二射頻芯片連接，為第二射頻芯片提供參考時鐘，在第一射頻芯片和第二射頻芯片之間還連接有時鐘通路，第一射頻芯片通過時鐘通路，將輸出時鐘提供給第二射頻芯片，作為第二射頻芯片的參考時鐘。
文檔編號H04W8/18GK103067907SQ201210558738
公開日2013年4月24日 申請日期2012年12月20日 優(yōu)先權日2012年12月20日
發(fā)明者周正林 申請人:中興通訊股份有限公司