專(zhuān)利名稱(chēng)：基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算技術(shù)領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法。
背景技術(shù)：
隨著基于ARM (Advanced RISC Machines)架構(gòu)處理器技術(shù)的不斷發(fā)展,學(xué)術(shù)界和工業(yè)界目前已經(jīng)考慮并正在著手開(kāi)發(fā)基于ARM嵌入式處理器的新型低功耗集群系統(tǒng)。如Sandia國(guó)家實(shí)驗(yàn)室在2011年5月I日發(fā)布了一款名為“Mini超級(jí)計(jì)算機(jī)”的系統(tǒng)，該系統(tǒng)由196個(gè)Gumstix Overo Tide計(jì)算節(jié)點(diǎn)組成,每七個(gè)Gumstix Overo Tide集成到一塊Stagecoach母板上,然后通過(guò)以太網(wǎng)實(shí)現(xiàn)節(jié)點(diǎn)互連。德國(guó)Ludwig-MaximiIians-Universitat (LMU)大學(xué)在2011年4月使用AppleTV搭建了一個(gè)集群系統(tǒng)，該系統(tǒng)每個(gè)節(jié)點(diǎn)包含一顆IGHz的Cortex-A8處理器、PowerVR SGX535GPU和256MB內(nèi)存，網(wǎng)絡(luò)采用了百兆以太網(wǎng)。但是，首先，上述技術(shù)方案受到嵌入式處理器網(wǎng)絡(luò)接口單一、性能不高的制約，具體地說(shuō)，目前主流的嵌入式處理器主要面向移動(dòng)應(yīng)用等領(lǐng)域，通常不具備有線網(wǎng)絡(luò)接口或僅配備百兆以太網(wǎng)這類(lèi)性能較低的網(wǎng)絡(luò)接口。因此，在基于嵌入式處理器構(gòu)建集群系統(tǒng)時(shí)，網(wǎng)絡(luò)性能無(wú)法滿(mǎn)足高性能數(shù)據(jù)傳輸?shù)男枨蟆?其次，上述技術(shù)方案受到嵌入式處理器可擴(kuò)展接口受限的制約；具體地說(shuō)，通常，作為片上系統(tǒng)，嵌入式處理器會(huì)包含一系列的外圍接口，如USB 2. 0、GPI0、I2C等，這些接口都屬于千兆以下的低速接口。盡管有部分嵌入式處理器，如Marvel公司的ARM嵌入式處理器包含了高速的PCIE接口，且可以很方便地通過(guò)PCIE接口擴(kuò)展實(shí)現(xiàn)高速網(wǎng)絡(luò)接口，但絕大多數(shù)公司的嵌入式處理器產(chǎn)品都不包含該接口，因此，該方法也缺乏普適性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠解決嵌入式處理器網(wǎng)絡(luò)接口單一、性能較弱的缺點(diǎn)，通過(guò)基于并行存儲(chǔ)接口實(shí)現(xiàn)一個(gè)混合網(wǎng)絡(luò)通信模塊，為基于嵌入式處理器搭建的集群計(jì)算系統(tǒng)提供更高速的網(wǎng)絡(luò)接口和更靈活的混合網(wǎng)絡(luò)組網(wǎng)通信方法。根據(jù)本發(fā)明，提供了一種基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其包括將嵌入式處理器集成的網(wǎng)絡(luò)控制器通過(guò)網(wǎng)絡(luò)收發(fā)器連接至第一網(wǎng)絡(luò)；并且，將嵌入式處理器集成的并行存儲(chǔ)接口通過(guò)混合網(wǎng)絡(luò)通信模塊連接至第二網(wǎng)絡(luò)。優(yōu)選地，第一網(wǎng)絡(luò)是以太網(wǎng)，網(wǎng)絡(luò)收發(fā)器是以太網(wǎng)收發(fā)器，網(wǎng)絡(luò)控制器是以太網(wǎng)控制器。優(yōu)選地，混合網(wǎng)絡(luò)通信模塊包括并行接口狀態(tài)機(jī)、發(fā)送隊(duì)列、轉(zhuǎn)發(fā)隊(duì)列、接收隊(duì)列、發(fā)送控制邏輯、接收控制邏輯、以及多路復(fù)用器；其中，并行接口狀態(tài)機(jī)連接至發(fā)送隊(duì)列的數(shù)據(jù)輸入端和接收隊(duì)列的數(shù)據(jù)輸出端；發(fā)送隊(duì)列的數(shù)據(jù)輸出端連接至多路復(fù)用器的第一數(shù)據(jù)輸入端；接收隊(duì)列的數(shù)據(jù)輸入端連接至接收控制邏輯；發(fā)送控制邏輯的數(shù)據(jù)輸出端連接至多路復(fù)用器的第二數(shù)據(jù)輸入端，發(fā)送控制邏輯的數(shù)據(jù)輸入端連接至接收控制邏輯；發(fā)送控制邏輯的輸出端連接至多路復(fù)用器的控制信號(hào)輸入端；并且，多路復(fù)用器的數(shù)據(jù)輸出端連接至第二網(wǎng)絡(luò)。優(yōu)選地，所述基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法還包括當(dāng)并行接口狀態(tài)機(jī)從與并行存儲(chǔ)接口連接的存儲(chǔ)總線接收到數(shù)據(jù)時(shí)，將數(shù)據(jù)存放到發(fā)送隊(duì)列。優(yōu)選地，所述基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法還包括利用接收控制邏輯從第二網(wǎng)絡(luò)接收到數(shù)據(jù)包并拆解數(shù)據(jù)包，然后根據(jù)數(shù)據(jù)包的目的地址，選擇將數(shù)據(jù)包存放到接收隊(duì)列或轉(zhuǎn)發(fā)隊(duì)列，其中接收隊(duì)列緩存待轉(zhuǎn)發(fā)至并行存儲(chǔ)接口的數(shù)據(jù)。優(yōu)選地，所述基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法還包括當(dāng)接收隊(duì)列非空，且與并行存儲(chǔ)接口連接的存儲(chǔ)總線未占用時(shí)，將數(shù)據(jù)發(fā)送到存儲(chǔ)總線上。優(yōu)選地，所述基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法還包括 利用發(fā)送控制邏輯對(duì)發(fā)送隊(duì)列和轉(zhuǎn)發(fā)隊(duì)列進(jìn)行仲裁，基于年齡策略選擇最老年齡的數(shù)據(jù)包進(jìn)行發(fā)送。優(yōu)選地，混合網(wǎng)絡(luò)通信模塊還包括連接至發(fā)送控制邏輯的信用管理邏輯；并且，優(yōu)選地，所述基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法還包括利用信用管理邏輯進(jìn)行信用管理和維護(hù)，以使得上網(wǎng)數(shù)據(jù)采用基于信用的流控機(jī)制。優(yōu)選地，發(fā)送隊(duì)列、轉(zhuǎn)發(fā)隊(duì)列和接收隊(duì)列的隊(duì)列深度可配置。優(yōu)選地，發(fā)送隊(duì)列、轉(zhuǎn)發(fā)隊(duì)列和接收隊(duì)列均具有一個(gè)空滿(mǎn)信號(hào)，用于進(jìn)行流控。本發(fā)明上述實(shí)施例提供了一個(gè)專(zhuān)用的混合網(wǎng)絡(luò)通信模塊。通過(guò)該模塊擴(kuò)展了嵌入式處理器的網(wǎng)絡(luò)通信接口，用于連接第二套網(wǎng)絡(luò)，克服了嵌入式處理器網(wǎng)絡(luò)通信接口單一的缺點(diǎn)。同時(shí)，模塊內(nèi)部實(shí)現(xiàn)了數(shù)據(jù)包存儲(chǔ)轉(zhuǎn)發(fā)功能，可以支持構(gòu)造結(jié)構(gòu)更為靈活的多跳網(wǎng)絡(luò)。而且，本發(fā)明上述實(shí)施例基于嵌入式處理器的并行存儲(chǔ)接口進(jìn)行擴(kuò)展，充分利用了存儲(chǔ)接口傳輸速率快的特點(diǎn)，使混合網(wǎng)絡(luò)通信模塊能提供比以太網(wǎng)接口傳輸速率更高的互連網(wǎng)絡(luò)接口，從而解決了嵌入式處理器網(wǎng)絡(luò)接口性能較弱的問(wèn)題。此外，存儲(chǔ)接口為嵌入式處理器必備接口，基于該接口進(jìn)行擴(kuò)展，具有一定的普適性。由此，本發(fā)明提供一種能夠解決嵌入式處理器網(wǎng)絡(luò)接口單一、性能較弱的缺點(diǎn)，通過(guò)基于并行存儲(chǔ)接口實(shí)現(xiàn)一個(gè)混合網(wǎng)絡(luò)通信模塊，為基于嵌入式處理器搭建的集群計(jì)算系統(tǒng)提供更高速的網(wǎng)絡(luò)接口和更靈活的混合網(wǎng)絡(luò)組網(wǎng)通信方法。


結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的節(jié)點(diǎn)網(wǎng)絡(luò)接口和數(shù)據(jù)通路的配置示意圖。圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的混合網(wǎng)絡(luò)通信模塊的結(jié)構(gòu)。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的基于混合網(wǎng)絡(luò)的集群計(jì)算系統(tǒng)。圖4示意性地示出了根據(jù)本發(fā)明實(shí)施例的基于0MAP3530嵌入式處理器的計(jì)算節(jié)點(diǎn)網(wǎng)絡(luò)數(shù)據(jù)通路。需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類(lèi)似的元件標(biāo)有相同或者類(lèi)似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。在本發(fā)明中，一方面，將嵌入式處理器集成的網(wǎng)絡(luò)控制器通過(guò)網(wǎng)絡(luò)收發(fā)器連 接至第一網(wǎng)絡(luò)；另一方面，將嵌入式處理器集成的并行存儲(chǔ)接口通過(guò)混合網(wǎng)絡(luò)通信模塊連接至第二網(wǎng)絡(luò)。這樣，本發(fā)明通過(guò)該混合網(wǎng)絡(luò)通信模塊擴(kuò)展了嵌入式處理器的網(wǎng)絡(luò)通信接口，用于連接第二套網(wǎng)絡(luò)，克服了嵌入式處理器網(wǎng)絡(luò)通信接口單一的缺點(diǎn)。下面將描述本發(fā)明的優(yōu)選實(shí)施例，從而說(shuō)明混合網(wǎng)絡(luò)通信模塊N2的具體實(shí)現(xiàn)結(jié)構(gòu)的示例以及混合網(wǎng)絡(luò)通信模塊N2的操作示例。圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的節(jié)點(diǎn)網(wǎng)絡(luò)接口和數(shù)據(jù)通路的配置示意圖。如圖I所示，嵌入式處理器100集成包括第一處理器核Ml、第二處理器核M2、以太網(wǎng)控制器M3以及并行存儲(chǔ)接口 M4。以太網(wǎng)控制器M3通過(guò)連接外部的以太網(wǎng)收發(fā)器NI而連接到標(biāo)準(zhǔn)的以太網(wǎng)絡(luò)W1。通過(guò)擴(kuò)展并行存儲(chǔ)接口 M4，實(shí)現(xiàn)一個(gè)外部的混合網(wǎng)絡(luò)通信模塊N2，進(jìn)而連接到節(jié)點(diǎn)間高速網(wǎng)絡(luò)W2。數(shù)據(jù)Dl可以經(jīng)過(guò)嵌入式處理器100的片上總線B在兩套網(wǎng)絡(luò)之間傳遞。本發(fā)明實(shí)施例的重點(diǎn)在于設(shè)計(jì)了一個(gè)基于并行存儲(chǔ)接口的混合網(wǎng)絡(luò)通信模塊N2。圖2所示為混合網(wǎng)絡(luò)通信模塊N2的結(jié)構(gòu)，如圖2所示，混合網(wǎng)絡(luò)通信模塊N2主要包括并行接口狀態(tài)機(jī)Nil、發(fā)送隊(duì)列N13、轉(zhuǎn)發(fā)隊(duì)列N14、接收隊(duì)列N15、發(fā)送控制邏輯N16、信用管理邏輯N17、接收控制邏輯N18、以及多路復(fù)用器N12。其中，并行接口狀態(tài)機(jī)Nll連接至發(fā)送隊(duì)列N13的數(shù)據(jù)輸入端和接收隊(duì)列N15的數(shù)據(jù)輸出端；發(fā)送隊(duì)列N13的數(shù)據(jù)輸出端連接至多路復(fù)用器N12的第一數(shù)據(jù)輸入端；接收隊(duì)列N15的數(shù)據(jù)輸入端連接至接收控制邏輯N18 ;發(fā)送控制邏輯N16的數(shù)據(jù)輸出端連接至多路復(fù)用器N12的第二數(shù)據(jù)輸入端，發(fā)送控制邏輯N16的數(shù)據(jù)輸入端連接至接收控制邏輯N18 ;發(fā)送控制邏輯N16的輸出端連接至多路復(fù)用器N12的控制信號(hào)輸入端；并且發(fā)送控制邏輯N16還連接至信用管理邏輯N17 ;此外，多路復(fù)用器N12的數(shù)據(jù)輸出端連接至第二網(wǎng)絡(luò)(本實(shí)施例中為節(jié)點(diǎn)間高速網(wǎng)絡(luò)W2)。例如，并行接口狀態(tài)機(jī)Nll為一個(gè)符合并行存儲(chǔ)接口協(xié)議的標(biāo)準(zhǔn)協(xié)議狀態(tài)機(jī)，以16位并行存儲(chǔ)總線與處理器N12的并行存儲(chǔ)接口 M4相連。該狀態(tài)機(jī)按存儲(chǔ)接口協(xié)議，以16位字長(zhǎng)為單位控制數(shù)據(jù)收發(fā)。當(dāng)并行接口狀態(tài)機(jī)Nll從與并行存儲(chǔ)接口 M4連接的存儲(chǔ)總線接收到數(shù)據(jù)時(shí)，將數(shù)據(jù)存放到發(fā)送隊(duì)列N13。當(dāng)接收隊(duì)列N15非空，且存儲(chǔ)總線未占用時(shí)，將數(shù)據(jù)發(fā)送到存儲(chǔ)總線上。發(fā)送隊(duì)列N13、轉(zhuǎn)發(fā)隊(duì)列N14和接收隊(duì)列N15用于緩存?zhèn)鬏斶^(guò)程中的數(shù)據(jù)。例如，這些隊(duì)列內(nèi)每個(gè)存儲(chǔ)單元為16位位寬；此外，例如，發(fā)送隊(duì)列N13、轉(zhuǎn)發(fā)隊(duì)列N14和接收隊(duì)列的隊(duì)列深度可配置，典型配置為每個(gè)隊(duì)列包含1024個(gè)存儲(chǔ)單元。發(fā)送隊(duì)列N13、轉(zhuǎn)發(fā)隊(duì)列N14和接收隊(duì)列N15均具有一個(gè)空滿(mǎn)信號(hào)，用于進(jìn)行流控。而且，發(fā)送隊(duì)列N13用于緩存來(lái)自處理器(例如嵌入式處理器100)的待上網(wǎng)數(shù)據(jù)；接收隊(duì)列N15緩存待轉(zhuǎn)發(fā)至并行存儲(chǔ)接口 M4的數(shù)據(jù)，更具體地說(shuō)，接收隊(duì)列N15緩存下網(wǎng)并待轉(zhuǎn)發(fā)至并行存儲(chǔ)接口 M4所屬的處理器(例如嵌入式處理器100)的數(shù)據(jù)；轉(zhuǎn)發(fā)隊(duì)列N14緩存待轉(zhuǎn)發(fā)至其它節(jié)點(diǎn)的混合網(wǎng)絡(luò)通信模塊的數(shù)據(jù)。發(fā)送控制邏輯N16 (或者，發(fā)送控制邏輯N16和信用管理邏輯N17共同)負(fù)責(zé)控制將數(shù)據(jù)發(fā)送上網(wǎng)。在具有信用管理邏輯N17的情況下，上網(wǎng)數(shù)據(jù)采用基于信用的流控機(jī)制，由信用管理邏輯進(jìn)行信用管理和維護(hù)?！?br> 發(fā)送控制邏輯N16對(duì)發(fā)送隊(duì)列N13和轉(zhuǎn)發(fā)隊(duì)列N14進(jìn)行仲裁，基于年齡策略選擇最老年齡的數(shù)據(jù)包進(jìn)行發(fā)送。接收控制邏輯N18從網(wǎng)絡(luò)接收到數(shù)據(jù)包并拆解數(shù)據(jù)包，然后根據(jù)數(shù)據(jù)包的目的地址，選擇將數(shù)據(jù)包存放到接收隊(duì)列N15或轉(zhuǎn)發(fā)隊(duì)列N14。因此，根據(jù)圖2結(jié)構(gòu)，形成三條數(shù)據(jù)路徑(I)數(shù)據(jù)路徑I :從處理器接收數(shù)據(jù)包，存儲(chǔ)轉(zhuǎn)發(fā)至網(wǎng)絡(luò)(第二網(wǎng)絡(luò))；(2)數(shù)據(jù)路徑2 :從網(wǎng)絡(luò)(第二網(wǎng)絡(luò))接收數(shù)據(jù)包(上網(wǎng)數(shù)據(jù))，存儲(chǔ)轉(zhuǎn)發(fā)至處理器；(3)數(shù)據(jù)路徑3 :從網(wǎng)絡(luò)(第二網(wǎng)絡(luò))接收數(shù)據(jù)包(下網(wǎng)數(shù)據(jù))，存儲(chǔ)轉(zhuǎn)發(fā)至網(wǎng)絡(luò)(第二網(wǎng)絡(luò))。由此，本發(fā)明上述實(shí)施例提供了一個(gè)專(zhuān)用的混合網(wǎng)絡(luò)通信模塊。通過(guò)該模塊擴(kuò)展了嵌入式處理器的網(wǎng)絡(luò)通信接口，用于連接第二套網(wǎng)絡(luò)，克服了嵌入式處理器網(wǎng)絡(luò)通信接口單一的缺點(diǎn)。同時(shí)，模塊內(nèi)部實(shí)現(xiàn)了數(shù)據(jù)包存儲(chǔ)轉(zhuǎn)發(fā)功能，可以支持構(gòu)造結(jié)構(gòu)更為靈活的多跳網(wǎng)絡(luò)。而且，本發(fā)明上述實(shí)施例基于嵌入式處理器的并行存儲(chǔ)接口進(jìn)行擴(kuò)展，充分利用了存儲(chǔ)接口傳輸速率快的特點(diǎn)，使混合網(wǎng)絡(luò)通信模塊能提供比以太網(wǎng)接口傳輸速率更高的互連網(wǎng)絡(luò)接口，從而解決了嵌入式處理器網(wǎng)絡(luò)接口性能較弱的問(wèn)題。此外，存儲(chǔ)接口為嵌入式處理器必備接口，基于該接口進(jìn)行擴(kuò)展，具有一定的普適性。下面描述本發(fā)明的具體應(yīng)用。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的基于混合網(wǎng)絡(luò)的集群計(jì)算系統(tǒng)。如圖3所示，圖3描述了一個(gè)基于混合網(wǎng)絡(luò)的集群計(jì)算機(jī)系統(tǒng)，該系統(tǒng)采用本發(fā)明上述實(shí)施例所描述的通信方法，實(shí)現(xiàn)了混合網(wǎng)絡(luò)及網(wǎng)絡(luò)間數(shù)據(jù)的傳輸。具體地說(shuō)，該集群系統(tǒng)包含一套百兆-千兆-萬(wàn)兆多層交換以太網(wǎng)。每個(gè)節(jié)點(diǎn)通過(guò)百兆以太網(wǎng)接口接入該網(wǎng)絡(luò)。其中，每8個(gè)節(jié)點(diǎn)為一個(gè)節(jié)點(diǎn)組，建立了一個(gè)組內(nèi)高速環(huán)網(wǎng)。節(jié)點(diǎn)組通過(guò)一套百兆-千兆交換機(jī)連接至一套千兆-萬(wàn)兆交換機(jī)，多個(gè)千兆-萬(wàn)兆交換機(jī)最終連接至一套萬(wàn)兆交換機(jī)。例如，計(jì)算節(jié)點(diǎn)的網(wǎng)絡(luò)數(shù)據(jù)通路可形成為如圖4所示。計(jì)算節(jié)點(diǎn)采用TI公司的0MAP3530處理器，通過(guò)MII接口連接LAN9221百兆以太網(wǎng)收發(fā)器，連接到以太網(wǎng)WlI。通過(guò)GPMC接口，連接混合網(wǎng)絡(luò)通信模塊N2，連接至高速環(huán)網(wǎng)W22。GPMC為一種用于嵌入式處理器的通用存儲(chǔ)接口，該接口能支持最高I. 3Gbps傳輸速率?；旌暇W(wǎng)絡(luò)通信模塊采用FPGA芯片實(shí)現(xiàn)，將FPGA上的32位GPIO接口配置為高速環(huán)網(wǎng)W22的網(wǎng)絡(luò)接口，可以支持全速雙向數(shù)據(jù)通信?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì) 以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于包括將嵌入式處理器集成的網(wǎng)絡(luò)控制器通過(guò)網(wǎng)絡(luò)收發(fā)器連接至第一網(wǎng)絡(luò)；并且，將嵌入式處理器集成的并行存儲(chǔ)接口通過(guò)混合網(wǎng)絡(luò)通信模塊連接至第二網(wǎng)絡(luò)。
2.根據(jù)權(quán)利要求I所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于，第一網(wǎng)絡(luò)是以太網(wǎng)，網(wǎng)絡(luò)收發(fā)器是以太網(wǎng)收發(fā)器，網(wǎng)絡(luò)控制器是以太網(wǎng)控制器。
3.根據(jù)權(quán)利要求I或2所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于，混合網(wǎng)絡(luò)通信模塊包括并行接口狀態(tài)機(jī)、發(fā)送隊(duì)列、轉(zhuǎn)發(fā)隊(duì)列、接收隊(duì)列、發(fā)送控制邏輯、接收控制邏輯、以及多路復(fù)用器；其中，并行接口狀態(tài)機(jī)連接至發(fā)送隊(duì)列的數(shù)據(jù)輸入端和接收隊(duì)列的數(shù)據(jù)輸出端；發(fā)送隊(duì)列的數(shù)據(jù)輸出端連接至多路復(fù)用器的第一數(shù)據(jù)輸入端；接收隊(duì)列的數(shù)據(jù)輸入端連接至接收控制邏輯；發(fā)送控制邏輯的數(shù)據(jù)輸出端連接至多路復(fù)用器的第二數(shù)據(jù)輸入端，發(fā)送控制邏輯的數(shù)據(jù)輸入端連接至接收控制邏輯；發(fā)送控制邏輯的輸出端連接至多路復(fù)用器的控制信號(hào)輸入端；并且，多路復(fù)用器的數(shù)據(jù)輸出端連接至第二網(wǎng)絡(luò)。
4.根據(jù)權(quán)利要求3所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于還包括當(dāng)并行接口狀態(tài)機(jī)從與并行存儲(chǔ)接口連接的存儲(chǔ)總線接收到數(shù)據(jù)時(shí)，將數(shù)據(jù)存放到發(fā)送隊(duì)列。
5.根據(jù)權(quán)利要求3或4所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于還包括利用接收控制邏輯從第二網(wǎng)絡(luò)接收到數(shù)據(jù)包并拆解數(shù)據(jù)包，然后根據(jù)數(shù)據(jù)包的目的地址，選擇將數(shù)據(jù)包存放到接收隊(duì)列或轉(zhuǎn)發(fā)隊(duì)列，其中接收隊(duì)列緩存待轉(zhuǎn)發(fā)至并行存儲(chǔ)接口的數(shù)據(jù)。
6.根據(jù)權(quán)利要求3至5之一所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于還包括當(dāng)接收隊(duì)列非空，且與并行存儲(chǔ)接口連接的存儲(chǔ)總線未占用時(shí)，將數(shù)據(jù)發(fā)送到存儲(chǔ)總線上。
7.根據(jù)權(quán)利要求3至6之一所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于還包括利用發(fā)送控制邏輯對(duì)發(fā)送隊(duì)列和轉(zhuǎn)發(fā)隊(duì)列進(jìn)行仲裁，基于年齡策略選擇最老年齡的數(shù)據(jù)包進(jìn)行發(fā)送。
8.根據(jù)權(quán)利要求3至7之一所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于，混合網(wǎng)絡(luò)通信模塊還包括連接至發(fā)送控制邏輯的信用管理邏輯；并且，所述集群計(jì)算系統(tǒng)混合通信方法還包括利用信用管理邏輯進(jìn)行信用管理和維護(hù)，以使得上網(wǎng)數(shù)據(jù)采用基于信用的流控機(jī)制。
9.根據(jù)權(quán)利要求3至8之一所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于，發(fā)送隊(duì)列、轉(zhuǎn)發(fā)隊(duì)列和接收隊(duì)列的隊(duì)列深度可配置。
10.根據(jù)權(quán)利要求3至9之一所述的基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法，其特征在于，發(fā)送隊(duì)列、轉(zhuǎn)發(fā)隊(duì)列和接收隊(duì)列均具有一個(gè)空滿(mǎn)信號(hào)，用于進(jìn)行流控。
全文摘要
本發(fā)明提供了一種基于嵌入式處理器存儲(chǔ)接口的集群計(jì)算系統(tǒng)混合通信方法。將嵌入式處理器集成的網(wǎng)絡(luò)控制器通過(guò)網(wǎng)絡(luò)收發(fā)器連接至第一網(wǎng)絡(luò)。將并行存儲(chǔ)接口通過(guò)混合網(wǎng)絡(luò)通信模塊連接至第二網(wǎng)絡(luò)。當(dāng)并行接口狀態(tài)機(jī)從與并行存儲(chǔ)接口連接的存儲(chǔ)總線接收到數(shù)據(jù)時(shí)，將數(shù)據(jù)存放到發(fā)送隊(duì)列。利用接收控制邏輯從第二網(wǎng)絡(luò)接收到數(shù)據(jù)包并拆解數(shù)據(jù)包，然后根據(jù)數(shù)據(jù)包的目的地址，選擇將數(shù)據(jù)包存放到接收隊(duì)列或轉(zhuǎn)發(fā)隊(duì)列，其中接收隊(duì)列緩存待轉(zhuǎn)發(fā)至并行存儲(chǔ)接口的數(shù)據(jù)。當(dāng)接收隊(duì)列非空，且與并行存儲(chǔ)接口連接的存儲(chǔ)總線未占用時(shí)，將數(shù)據(jù)發(fā)送到存儲(chǔ)總線上。利用發(fā)送控制邏輯對(duì)發(fā)送隊(duì)列和轉(zhuǎn)發(fā)隊(duì)列進(jìn)行仲裁，基于年齡策略選擇最老年齡的數(shù)據(jù)包進(jìn)行發(fā)送。
文檔編號(hào)H04L12/863GK102904943SQ201210372418
公開(kāi)日2013年1月30日 申請(qǐng)日期2012年9月28日 優(yōu)先權(quán)日2012年9月28日
發(fā)明者謝向輝, 錢(qián)磊, 吳東, 郝子宇, 臧春峰, 原昊, 陸菲菲, 周浩杰, 葉楠 申請(qǐng)人:無(wú)錫江南計(jì)算技術(shù)研究所