專利名稱：一種多格式視頻解碼器的測(cè)試系統(tǒng)和測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多格式視頻解碼器的測(cè)試系統(tǒng)和測(cè)試方法。
背景技術(shù)：
在SOC(系統(tǒng)級(jí)芯片，System on Chip)設(shè)計(jì)領(lǐng)域,眾多IP(知識(shí)產(chǎn)權(quán),IntellectualProperty)在使用前,都必須做充分的驗(yàn)證,包括模塊驗(yàn)證、集成驗(yàn)證、系統(tǒng)驗(yàn)證和FPGA (現(xiàn)場(chǎng)可編程門陣列，F(xiàn)ield — Programmable Gate Array)驗(yàn)證。前三者一般是軟件仿真，可 以詳細(xì)地記錄下仿真不同時(shí)刻各種信號(hào)的變化情況，缺點(diǎn)是仿真速度慢，仿真的測(cè)試案例有限。而FPGA驗(yàn)證能夠以接近實(shí)際的速度運(yùn)行各種測(cè)試案例，大大加快了仿真速度，有利于提高測(cè)試案例的覆蓋率，加快測(cè)試的進(jìn)度。多格式視頻解碼器用于采用硬件的方式解碼各種格式的視頻碼流，不同于以往的用軟件的方式對(duì)視頻碼流進(jìn)行解碼，用硬件的方式可以極大解降低CPU的負(fù)荷，提升整個(gè)系統(tǒng)的性能，減少系統(tǒng)的總體功耗等?，F(xiàn)有的情況是，由于多格式視頻解碼器所占用的邏輯資源很大，普通的FPGA裝不下，所以，通常較多地采用模塊驗(yàn)證、集成驗(yàn)證和系統(tǒng)驗(yàn)證，而作FPGA驗(yàn)證較少；另外，即使作FPGA驗(yàn)證，對(duì)于測(cè)試案例所需的大量數(shù)據(jù)輸入和輸出操作，包括用什么設(shè)備存儲(chǔ)、如何進(jìn)行傳輸和傳輸速度如何等，也是一個(gè)很大的問題。

發(fā)明內(nèi)容
本發(fā)明主要解決的技術(shù)問題是提供一種多格式視頻解碼器的測(cè)試系統(tǒng)和測(cè)試方法。為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是提供一種多格式視頻解碼器測(cè)試方法，包括如下步驟系統(tǒng)上電，雙FPGA從配置FLASH中讀取編程文件，進(jìn)行SOC系統(tǒng)初始化；PC機(jī)通過ARM JTAG調(diào)試器連接線連接到SOC系統(tǒng)的JTAG接口 ；ARMJTAG調(diào)試器初始化SOC系統(tǒng)的內(nèi)存控制器，內(nèi)存控制器將測(cè)試程序從PC機(jī)加載到SOC系統(tǒng)的內(nèi)存芯片；以及SOC系統(tǒng)的CPU執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試。其中，所述步驟“S0C系統(tǒng)的CPU執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試”包括初始化文件系統(tǒng)；判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀；當(dāng)確定所述內(nèi)存芯片中待解碼視頻碼流足夠解碼一幀時(shí)，配置視頻解碼器對(duì)待解碼視頻流進(jìn)行解碼；將解碼后的幀數(shù)據(jù)寫入內(nèi)存芯片中；從存儲(chǔ)卡中讀取正確的幀數(shù)據(jù)到內(nèi)存芯片；以及將解碼后的幀數(shù)據(jù)與正確的幀數(shù)據(jù)進(jìn)行比對(duì)，并根據(jù)比對(duì)的結(jié)果輸出log信息。其中，所述的多格式視頻解碼器測(cè)試方法，還包括判斷是否顯示視頻圖像；當(dāng)確定顯示視頻圖像時(shí)，將解碼后的幀數(shù)據(jù)送到顯示屏控制器，顯示屏控制器驅(qū)動(dòng)顯示屏進(jìn)行顯不O其中，當(dāng)判斷內(nèi)存芯片中待解碼視頻碼流不夠解碼一幀時(shí)，還包括判斷存儲(chǔ)卡中的待解碼視頻碼流是否消耗完；當(dāng)確定存儲(chǔ)卡中的待解碼視頻碼流尚未完全消耗完時(shí)，讀取存儲(chǔ)卡中的待解碼視頻碼流到內(nèi)存芯片中，然后返回所述步驟“判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀”；當(dāng)確定存儲(chǔ)卡中的待解碼視頻碼流已經(jīng)完全消耗完時(shí)，全部解碼結(jié)束并輸出log信息。其中，當(dāng)待解碼視頻流為大批量的視頻文件時(shí)，所述步驟“執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試”包括打開存儲(chǔ)卡中的測(cè)試列表文件，其中，所述測(cè)試列表文件包含各個(gè)待解碼視頻碼流的文件名、正確幀數(shù)據(jù)的文件名和視頻格式；判斷測(cè)試列表文件是否讀取到文件尾；當(dāng)確定測(cè)試列表文件尚未讀取到文件尾時(shí)，讀取測(cè)試列表文件，獲取待解碼視頻碼流文件名、正確幀數(shù)據(jù)文件名和視頻格式；根據(jù)獲取的待解碼視頻碼流文件名、正確幀數(shù)據(jù)文件名讀取存儲(chǔ)卡中的待解碼視頻碼流以及正確幀數(shù)據(jù)到內(nèi)存芯片；以及根據(jù)視頻格式對(duì)內(nèi)存芯片中的待解碼視頻碼流進(jìn)行視頻解碼，將解碼后的數(shù)據(jù)與正確幀數(shù)據(jù)進(jìn)行比對(duì)并根據(jù)比對(duì)的結(jié)果輸出log信息。本發(fā)明采用的另一個(gè)技術(shù)方案是
提供一種多格式視頻解碼器測(cè)試系統(tǒng)，包括PC機(jī)、存儲(chǔ)卡以及顯示屏，所述多格式視頻解碼器測(cè)試系統(tǒng)還包括SOC系統(tǒng)和內(nèi)存芯片，其中，所述SOC系統(tǒng)包括通過總線矩陣相互連接的第一 FPGA以及第二 FPGA，所述第二 FPGA與所述PC機(jī)、內(nèi)存芯片、存儲(chǔ)卡以及顯示屏分別電連接；所述內(nèi)存芯片用于存儲(chǔ)測(cè)試程序；所述PC機(jī)用于編譯和調(diào)試所述測(cè)試程序，所述PC機(jī)包括ARMJTAG調(diào)試器以及配置FLASH，其中，所述配置FLASH用于存儲(chǔ)編程文件，所述PC機(jī)通過所述ARM JTAG調(diào)試器連接線連接到SOC系統(tǒng)的JTAG接口 ；所述存儲(chǔ)卡用于存儲(chǔ)輸入輸出數(shù)據(jù)，所述輸入輸出數(shù)據(jù)包括待解碼視頻碼流、正確幀數(shù)據(jù)以及測(cè)試列表文件；所述第一 FPGA和第二 FPGA用于當(dāng)系統(tǒng)上電時(shí)從配置FLASH中讀取編程文件，完成SOC系統(tǒng)初始化；其中，所述第一 FPGA包括視頻解碼器；所述第二 FPGA包括存儲(chǔ)卡控制器，用于對(duì)所述存儲(chǔ)卡進(jìn)行讀寫控制；內(nèi)存控制器，用于將所述測(cè)試程序從所述PC機(jī)加載到所述內(nèi)存芯片，實(shí)現(xiàn)對(duì)內(nèi)存芯片的讀寫控制；CPU，用于執(zhí)行所述測(cè)試程序以對(duì)所述視頻解碼器進(jìn)行測(cè)試；以及顯示屏控制器，用于將經(jīng)過視頻解碼器解碼后得到的顯示數(shù)據(jù)送到所述顯示屏上進(jìn)行顯示。其中，所述CPU還用于初始化存儲(chǔ)卡文件系統(tǒng)，判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀。當(dāng)確定內(nèi)存芯片中待解碼視頻碼流足夠解碼一幀時(shí)，所述CPU還用于控制視頻解碼器對(duì)所述待解碼視頻流進(jìn)行解碼，并將解碼后得到的幀數(shù)據(jù)存儲(chǔ)到內(nèi)存芯片中；所述CPU還用于對(duì)比解碼后的幀數(shù)據(jù)與正確的幀數(shù)據(jù)，以根據(jù)比對(duì)結(jié)果輸出log信息，其中，所述log信息包括解碼是否正確以及當(dāng)解碼發(fā)生錯(cuò)誤時(shí)，所述錯(cuò)誤所在的位置信息。其中，所述CPU還用于當(dāng)確定內(nèi)存芯片中待解碼視頻碼流不夠解碼一幀時(shí)，判斷存儲(chǔ)卡中的待解碼視頻碼流是否已經(jīng)消耗完，若是，則確定全部解碼結(jié)束，否則，再次讀取存儲(chǔ)卡中的待解碼視頻碼流到內(nèi)存芯片中，并判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀。其中，所述CPU還用于當(dāng)輸出log信息后，判斷是否顯示視頻圖像，并當(dāng)確定顯示視頻圖像時(shí)將解碼后的幀數(shù)據(jù)傳送到顯示屏控制器，并由顯示屏控制器驅(qū)動(dòng)顯示屏顯示對(duì)應(yīng)圖像。其中，存儲(chǔ)卡中存儲(chǔ)的測(cè)試列表文件包含各個(gè)待解碼視頻碼流的文件名、正確幀數(shù)據(jù)的文件名和視頻格式，所述CPU還用于讀取存儲(chǔ)卡中的測(cè)試列表文件，并判斷所述測(cè)試列表文件是否已經(jīng)讀取到文件尾；所述CPU還用于當(dāng)確定所述測(cè)試列表文件尚未讀取到文件尾時(shí)，根據(jù)獲取的待解碼視頻碼流的文件名、正確幀數(shù)據(jù)文件名讀取存儲(chǔ)卡中的待解碼視頻碼流以及正確幀數(shù)據(jù)，并存儲(chǔ)到內(nèi)存芯片中，以及根據(jù)視頻格式對(duì)內(nèi)存芯片中存儲(chǔ)的待解碼視頻碼流進(jìn)行視頻解碼，從而實(shí)現(xiàn)大批量的視頻文件測(cè)試。本發(fā)明的有益效果是本發(fā)明在雙FPGA上搭建一套SOC系統(tǒng)，實(shí)現(xiàn)對(duì)視頻解碼器的快速高效測(cè)試驗(yàn)證。通過采用SD / MMC卡等存儲(chǔ)卡進(jìn)行輸入輸出數(shù)據(jù)的方式，實(shí)現(xiàn)了大數(shù)據(jù)量的輸入輸出；通過對(duì)SD / MMC卡等存儲(chǔ)卡上文件的遍歷，實(shí)現(xiàn)了對(duì)視頻解碼器進(jìn)行大批量文件數(shù)據(jù)的自動(dòng)驗(yàn)證；通過對(duì)解碼后的視頻圖像進(jìn)行顯示，實(shí)現(xiàn)了實(shí)時(shí)查看解碼效果的功能。


圖I是本發(fā)明一實(shí)施方式中多格式視頻解碼器的測(cè)試系統(tǒng)的結(jié)構(gòu)方框圖；圖2是本發(fā)明一實(shí)施方式中SOC系統(tǒng)框圖； 圖3是本發(fā)明一實(shí)施方式中多格式視頻解碼器的測(cè)試方法的流程圖；圖4是本發(fā)明一實(shí)施方式中對(duì)視頻解碼器進(jìn)行測(cè)試的具體方法流程圖；圖5是本發(fā)明一實(shí)施方式中對(duì)視頻解碼器解碼多格式大批量視頻文件時(shí)測(cè)試的方法流程圖。主要元件符號(hào)說明100、多格式視頻解碼器的測(cè)試系統(tǒng)；10、PC機(jī)；20、SOC系統(tǒng)；30、內(nèi)存芯片；40、存儲(chǔ)卡；50、顯示屏；60、總線矩陣；21、第一 FPGA ;22、第二FPGA ;11、ARM JTAG調(diào)試器;12、配置FLASH ;211、視頻解碼器；221、CPU ;222、內(nèi)存控制器；223、顯示屏控制器；224、存儲(chǔ)卡控制器。
具體實(shí)施例方式為詳細(xì)說明本發(fā)明的技術(shù)內(nèi)容、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合實(shí)施方式并配合附圖詳予說明。請(qǐng)參閱圖1，為本發(fā)明一實(shí)施方式中多格式視頻解碼器的測(cè)試系統(tǒng)的結(jié)構(gòu)方框圖。所述多格式視頻解碼器的測(cè)試系統(tǒng)100包括PC機(jī)10、S0C系統(tǒng)20、內(nèi)存芯片30、存儲(chǔ)卡40以及顯示屏50，其中，所述SOC系統(tǒng)20包括第一 FPGA21以及第二 FPGA 22，為方便描述，將所述第一 FPGA21及第二 FPGA22定義為雙FPGA。其中，所述第二 FPGA 22分別與所述PC機(jī)10、第一 FPGA 21、內(nèi)存芯片30、存儲(chǔ)卡40以及顯示屏50電連接。所述PC機(jī)10用于編譯和調(diào)試測(cè)試程序，所述PC機(jī)10包括ARM JTAG調(diào)試器11以及配置FLASH 12。其中，所述配置FLASH 12用于存儲(chǔ)編程文件，所述PC機(jī)10通過所述ARM JTAG調(diào)試器11的連接線連接到SOC系統(tǒng)20的JTAG接口。所述內(nèi)存芯片30用于存儲(chǔ)測(cè)試程序，所述存儲(chǔ)卡40用于存儲(chǔ)輸入輸出數(shù)據(jù)，所述輸入輸出數(shù)據(jù)包括待解碼視頻碼流、正確幀數(shù)據(jù)以及測(cè)試列表文件，所述顯示屏50用于顯示解碼出來的視頻流。在本實(shí)施方式中，所述存儲(chǔ)卡40為SD存儲(chǔ)卡或MMC存儲(chǔ)卡，所述顯示屏50為LCD屏，所述內(nèi)存芯片30為同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，例如SDR或DDR。
請(qǐng)參閱圖2，為本發(fā)明一實(shí)施方式中的SOC系統(tǒng)框圖。所述第一FPGA 21包括視頻解碼器211，所述第二 FPGA 22包括CPU 221、內(nèi)存控制器222、顯示屏控制器223以及存儲(chǔ)卡控制器224，所述內(nèi)存控制器222的外部接口與所述內(nèi)存芯片30相連接。在本實(shí)施方式中，所述存儲(chǔ)卡控制器224為SDMMC控制器。所述第一 FPGA 21與所述第二 FPGA 22通過總線矩陣60相連，所述總線矩陣60用于實(shí)現(xiàn)AXI / AHB / APB各種不同接口之間的互轉(zhuǎn)互聯(lián)，所述CPU221、內(nèi)存控制器222、顯示屏控制器223及存儲(chǔ)卡控制器等SOC系統(tǒng)20模塊分別通過AXI / AHB / APB接口掛接到總線矩陣60上，待測(cè)試的視頻解碼器211通過標(biāo)準(zhǔn)的AXI / AHB / APB接口掛接到總線矩陣60上。SOC系統(tǒng)20邏輯經(jīng)過FPGA工具編譯，生成雙FPGA對(duì)應(yīng)的編程文件，所述編程文件固化到配置FLASH 12中。當(dāng)系統(tǒng)上電時(shí)，雙FPGA自動(dòng)從配置FLASH 12中讀取所述編程文件，完成SOC系統(tǒng)20的初始化。所述顯示屏控制器223的外部接口與顯示屏50相連接，所述顯示屏控制器223用于將顯示數(shù)據(jù)送到顯示屏50上進(jìn)行顯示。所述存儲(chǔ)卡控制器224的外部接口與存儲(chǔ)卡相連接，所述存儲(chǔ)卡控制器224用于對(duì)存儲(chǔ)卡進(jìn)行讀寫控制。 所述ARM JTAG調(diào)試器11用于初始化所述內(nèi)存控制器222，所述內(nèi)存控制器222用于將測(cè)試程序從PC機(jī)10加載到內(nèi)存芯片30，從而實(shí)現(xiàn)對(duì)內(nèi)存芯片30的讀寫控制。所述CPU 221用于執(zhí)行測(cè)試程序以對(duì)所述視頻解碼器211進(jìn)行測(cè)試，具體地，所述CPU 221初始化存儲(chǔ)卡文件系統(tǒng)，判斷內(nèi)存芯片30中待解碼視頻碼流是否足夠解碼一幀。當(dāng)確定內(nèi)存芯片30中待解碼視頻碼流足夠解碼一幀時(shí)，所述CPU 221進(jìn)一步地控制視頻解碼器211對(duì)所述待解碼視頻流進(jìn)行解碼，并將解碼后得到的幀數(shù)據(jù)存儲(chǔ)到內(nèi)存芯片30中。所述CPU 221還用于對(duì)比解碼后的幀數(shù)據(jù)與正確的幀數(shù)據(jù)，以根據(jù)比對(duì)結(jié)果輸出log信息。其中，所述log信息包括解碼是否正確以及當(dāng)解碼發(fā)生錯(cuò)誤時(shí)，所述錯(cuò)誤所在的位置信息。當(dāng)確定內(nèi)存芯片30中待解碼視頻碼流不夠解碼一幀時(shí)，所述CPU 221進(jìn)一步地判斷存儲(chǔ)卡40中的待解碼視頻碼流是否已經(jīng)消耗完，若是，則確定全部解碼結(jié)束，否則，再次讀取存儲(chǔ)卡40中的待解碼視頻碼流到內(nèi)存芯片30中，并判斷內(nèi)存芯片30中待解碼視頻碼流是否足夠解碼一幀。在本實(shí)施方式中，當(dāng)輸出log信息后，所述CPU 221還用于判斷是否顯示視頻圖像，并當(dāng)確定顯示視頻圖像時(shí)將解碼后的幀數(shù)據(jù)傳送到顯示屏控制器223，并由顯示屏控制器223驅(qū)動(dòng)顯示屏50顯示對(duì)應(yīng)圖像。存儲(chǔ)卡40中存儲(chǔ)的測(cè)試列表文件包含各個(gè)待解碼視頻碼流的文件名、正確幀數(shù)據(jù)的文件名和視頻格式。所述CPU 211還用于讀取存儲(chǔ)卡40中的測(cè)試列表文件，并判斷所述測(cè)試列表文件是否已經(jīng)讀取到文件尾。當(dāng)確定所述測(cè)試列表文件尚未讀取到文件尾時(shí)，所述CPU 211根據(jù)獲取的待解碼視頻碼流的文件名、正確幀數(shù)據(jù)文件名讀取存儲(chǔ)卡40中的待解碼視頻碼流以及正確幀數(shù)據(jù)，并存儲(chǔ)到內(nèi)存芯片30中，以及根據(jù)視頻格式對(duì)內(nèi)存芯片30中存儲(chǔ)的待解碼視頻碼流進(jìn)行視頻解碼，從而實(shí)現(xiàn)大批量的視頻文件測(cè)試。請(qǐng)參閱圖3，為本發(fā)明一實(shí)施方式中多格式視頻解碼器的測(cè)試方法的流程圖。所述多格式視頻解碼器的測(cè)試方法包括以下步驟步驟SI、系統(tǒng)上電，雙FPGA 20從配置FLASH 12中讀取編程文件，完成SOC系統(tǒng)20初始化；
步驟S2、PC機(jī)10通過ARM JTAG調(diào)試器11連接線連接到SOC系統(tǒng)20的JTAG接Π ;步驟S3、ARM JTAG調(diào)試器11初始化內(nèi)存控制器222，內(nèi)存控制器222將測(cè)試程序從PC機(jī)10加載到內(nèi)存芯片30 ；步驟S4、CPU 211執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試。請(qǐng)參閱圖4，是對(duì)視頻解碼器進(jìn)行測(cè)試的方法流程圖。所述CPU執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試步驟具體包括步驟S31、初始化存儲(chǔ)卡文件系統(tǒng)；在本實(shí)施方式中，所述存儲(chǔ)卡文件系統(tǒng)為FAT32文件系統(tǒng)。步驟S32、判斷內(nèi)存芯片30中待解碼視頻碼流是否足夠解碼一幀，若是，則執(zhí)行步 驟S33，否則，執(zhí)行步驟S40。步驟S33、配置視頻解碼器211對(duì)待解碼視頻流進(jìn)行解碼；步驟S34、將解碼后的幀數(shù)據(jù)寫入內(nèi)存芯片30中；步驟S35、從存儲(chǔ)卡40中讀取正確的幀數(shù)據(jù)到內(nèi)存芯片30 ；步驟S36、將解碼后的幀數(shù)據(jù)與正確的幀數(shù)據(jù)進(jìn)行比對(duì)；步驟S37、根據(jù)比對(duì)的結(jié)果輸出log信息；其中，所述log信息包括解碼是否正確以及當(dāng)解碼發(fā)生錯(cuò)誤時(shí)，所述錯(cuò)誤所在的位置信息。步驟S38、判斷是否顯示視頻圖像，若是，執(zhí)行步驟S39，否則，返回步驟S32 ；步驟S39、將解碼后的幀數(shù)據(jù)送到顯示屏控制器223，顯示屏控制器223驅(qū)動(dòng)顯示屏50進(jìn)行顯示，然后返回步驟S32 ；步驟S40、判斷存儲(chǔ)卡中的待解碼視頻碼流是否消耗完，若是，則執(zhí)行步驟S42，否貝U，執(zhí)行步驟S41 ；步驟S41、讀取存儲(chǔ)卡中的待解碼視頻碼流到內(nèi)存芯片中，然后返回步驟S32 ；步驟S42、全部解碼結(jié)束，輸出log信息。對(duì)多格式視頻解碼器進(jìn)行測(cè)試，需要多種格式的視頻文件和解碼出來的正確的標(biāo)準(zhǔn)視頻文件，這樣大的數(shù)據(jù)流，可以通過SD或MMC等存儲(chǔ)卡40來實(shí)現(xiàn)。通過PC機(jī)10將運(yùn)行測(cè)試程序所需的輸入輸出數(shù)據(jù)寫入到SD或MMC存儲(chǔ)卡中，所述輸入輸出數(shù)據(jù)包括多種格式的待解碼視頻流和正確幀數(shù)據(jù)，然后將SD或MMC存儲(chǔ)卡插入到SOC系統(tǒng)20的SD / MMC存儲(chǔ)卡的外部接口，然后運(yùn)行測(cè)試程序。請(qǐng)參閱圖5，本發(fā)明一實(shí)施方式中對(duì)視頻解碼器解碼多格式大批量視頻文件時(shí)測(cè)試的方法流程圖。步驟S51、打開存儲(chǔ)卡40中的測(cè)試列表文件，其中，所述測(cè)試列表文件包含各個(gè)待解碼視頻碼流的文件名、正確幀數(shù)據(jù)的文件名和視頻格式；步驟S52、判斷測(cè)試列表文件是否讀取到文件尾，若是，執(zhí)行步驟S58，否則，執(zhí)行步驟S53 ；步驟S53、讀取測(cè)試列表文件，獲取待解碼視頻碼流文件名、正確幀數(shù)據(jù)文件名和視頻格式；步驟S54、根據(jù)獲取的待解碼視頻碼流文件名、正確幀數(shù)據(jù)文件名讀取存儲(chǔ)卡中的待解碼視頻碼流以及正確幀數(shù)據(jù)到內(nèi)存芯片30 ；
步驟S55、根據(jù)視頻格式對(duì)內(nèi)存芯片中的待解碼視頻碼流進(jìn)行視頻解碼；步驟S56、將解碼后的數(shù)據(jù)與正確幀數(shù)據(jù)進(jìn)行比對(duì)；步驟S57、根據(jù)比對(duì)的結(jié)果輸出log信息；步驟S58、測(cè)試結(jié)束。通過對(duì)log信息進(jìn)行分析，很容易查看到測(cè)試列表文件中各測(cè)試文件的解碼情況，進(jìn)而快速定位問題所在，例如，解碼器在解碼哪個(gè)測(cè)試文件時(shí)發(fā)生錯(cuò)誤，以及發(fā)生錯(cuò)誤的位置等。通過這些信息，就可以輔助查找到解碼器RTL代碼中的bug。本發(fā)明在雙FPGA上搭建一套SOC系統(tǒng)，實(shí)現(xiàn)對(duì)視頻解碼器的快速高效測(cè)試驗(yàn)證。通過采用SD / MMC卡等存儲(chǔ)卡進(jìn)行輸入輸出數(shù)據(jù)的方式，實(shí)現(xiàn)了大數(shù)據(jù)量的輸入輸出；通過對(duì)SD / MMC卡等存儲(chǔ)卡上文件的遍歷，實(shí)現(xiàn)了對(duì)視頻解碼器進(jìn)行大批量文件數(shù)據(jù)的自動(dòng)驗(yàn)證；通過對(duì)解碼后的視頻圖像進(jìn)行顯示，實(shí)現(xiàn)了實(shí)時(shí)查看解碼效果的功能。·
以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種多格式視頻解碼器測(cè)試方法，其特征在于，包括如下步驟 系統(tǒng)上電，雙FPGA從配置FLASH中讀取編程文件，進(jìn)行SOC系統(tǒng)初始化； PC機(jī)通過ARM JTAG調(diào)試器連接線連接到SOC系統(tǒng)的JTAG接口 ； ARM JTAG調(diào)試器初始化SOC系統(tǒng)的內(nèi)存控制器，內(nèi)存控制器將測(cè)試程序從PC機(jī)加載到SOC系統(tǒng)的內(nèi)存芯片；以及 SOC系統(tǒng)的CPU執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試。
2.根據(jù)權(quán)利要求I所述的多格式視頻解碼器測(cè)試方法，其特征在于，所述步驟“S0C系統(tǒng)的CPU執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試”包括 初始化文件系統(tǒng)； 判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀； 當(dāng)確定所述內(nèi)存芯片中待解碼視頻碼流足夠解碼一幀時(shí)，配置視頻解碼器對(duì)待解碼視頻流進(jìn)行解碼； 將解碼后的幀數(shù)據(jù)寫入內(nèi)存芯片中； 從存儲(chǔ)卡中讀取正確的幀數(shù)據(jù)到內(nèi)存芯片；以及 將解碼后的幀數(shù)據(jù)與正確的幀數(shù)據(jù)進(jìn)行比對(duì)，并根據(jù)比對(duì)的結(jié)果輸出log信息。
3.根據(jù)權(quán)利要求2所述的多格式視頻解碼器測(cè)試方法，其特征在于，還包括 判斷是否顯示視頻圖像； 當(dāng)確定顯示視頻圖像時(shí)，將解碼后的幀數(shù)據(jù)送到顯示屏控制器，顯示屏控制器驅(qū)動(dòng)顯示屏進(jìn)行顯示。
4.根據(jù)權(quán)利要求2所述的多格式視頻解碼器測(cè)試方法，其特征在于，當(dāng)判斷內(nèi)存芯片中待解碼視頻碼流不夠解碼一幀時(shí)，還包括 判斷存儲(chǔ)卡中的待解碼視頻碼流是否消耗完； 當(dāng)確定存儲(chǔ)卡中的待解碼視頻碼流尚未完全消耗完時(shí)，讀取存儲(chǔ)卡中的待解碼視頻碼流到內(nèi)存芯片中，然后返回所述步驟“判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀”;當(dāng)確定存儲(chǔ)卡中的待解碼視頻碼流已經(jīng)完全消耗完時(shí)，全部解碼結(jié)束并輸出log信息。
5.根據(jù)權(quán)利要求I所述的多格式視頻解碼器測(cè)試方法，其特征在于，當(dāng)待解碼視頻流為大批量的視頻文件時(shí)，所述步驟“執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試”包括 打開存儲(chǔ)卡中的測(cè)試列表文件，其中，所述測(cè)試列表文件包含各個(gè)待解碼視頻碼流的文件名、正確幀數(shù)據(jù)的文件名和視頻格式； 判斷測(cè)試列表文件是否讀取到文件尾； 當(dāng)確定測(cè)試列表文件尚未讀取到文件尾時(shí)，讀取測(cè)試列表文件，獲取待解碼視頻碼流文件名、正確幀數(shù)據(jù)文件名和視頻格式； 根據(jù)獲取的待解碼視頻碼流文件名、正確幀數(shù)據(jù)文件名讀取存儲(chǔ)卡中的待解碼視頻碼流以及正確幀數(shù)據(jù)到內(nèi)存芯片；以及 根據(jù)視頻格式對(duì)內(nèi)存芯片中的待解碼視頻碼流進(jìn)行視頻解碼，將解碼后的數(shù)據(jù)與正確幀數(shù)據(jù)進(jìn)行比對(duì)并根據(jù)比對(duì)的結(jié)果輸出log信息。
6.一種多格式視頻解碼器測(cè)試系統(tǒng)，包括PC機(jī)、存儲(chǔ)卡以及顯示屏，其特征在于，所述多格式視頻解碼器測(cè)試系統(tǒng)還包括SOC系統(tǒng)和內(nèi)存芯片，其中，所述SOC系統(tǒng)包括通過總線矩陣相互連接的第一 FPGA以及第二 FPGA，所述第二 FPGA與所述PC機(jī)、內(nèi)存芯片、存儲(chǔ)卡以及顯示屏分別電連接； 所述內(nèi)存芯片用于存儲(chǔ)測(cè)試程序； 所述PC機(jī)用于編譯和調(diào)試所述測(cè)試程序，所述PC機(jī)包括ARM JTAG調(diào)試器以及配置FLASH，其中，所述配置FLASH用于存儲(chǔ)編程文件，所述PC機(jī)通過所述ARM JTAG調(diào)試器連接線連接到SOC系統(tǒng)的JTAG接口 ； 所述存儲(chǔ)卡用于存儲(chǔ)輸入輸出數(shù)據(jù)，所述輸入輸出數(shù)據(jù)包括待解碼視頻碼流、正確幀數(shù)據(jù)以及測(cè)試列表文件； 所述第一 FPGA和第二 FPGA用于當(dāng)系統(tǒng)上電時(shí)從配置FLASH中讀取編程文件，完成SOC系統(tǒng)初始化；其中，所述第一 FPGA包括視頻解碼器；所述第二 FPGA包括 存儲(chǔ)卡控制器，用于對(duì)所述存儲(chǔ)卡進(jìn)行讀寫控制； 內(nèi)存控制器，用于將所述測(cè)試程序從所述PC機(jī)加載到所述內(nèi)存芯片，實(shí)現(xiàn)對(duì)內(nèi)存芯片的讀寫控制； CPU，用于執(zhí)行所述測(cè)試程序以對(duì)所述視頻解碼器進(jìn)行測(cè)試；以及 顯示屏控制器，用于將經(jīng)過視頻解碼器解碼后得到的顯示數(shù)據(jù)送到所述顯示屏上進(jìn)行顯不。
7.根據(jù)權(quán)利要求6所述的多格式視頻解碼器測(cè)試系統(tǒng)，其特征在于，所述CPU還用于初始化存儲(chǔ)卡文件系統(tǒng)，判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀，當(dāng)確定內(nèi)存芯片中待解碼視頻碼流足夠解碼一幀時(shí)，所述CPU還用于控制視頻解碼器對(duì)所述待解碼視頻流進(jìn)行解碼，并將解碼后得到的幀數(shù)據(jù)存儲(chǔ)到內(nèi)存芯片中；所述CPU還用于對(duì)比解碼后的幀數(shù)據(jù)與正確的幀數(shù)據(jù)，以根據(jù)比對(duì)結(jié)果輸出log信息，其中，所述log信息包括解碼是否正確以及當(dāng)解碼發(fā)生錯(cuò)誤時(shí)，所述錯(cuò)誤所在的位置信息。
8.根據(jù)權(quán)利要求7所述的多格式視頻解碼器測(cè)試系統(tǒng)，其特征在于，所述CPU還用于當(dāng)確定內(nèi)存芯片中待解碼視頻碼流不夠解碼一幀時(shí)，判斷存儲(chǔ)卡中的待解碼視頻碼流是否已經(jīng)消耗完，若是，則確定全部解碼結(jié)束，否則，再次讀取存儲(chǔ)卡中的待解碼視頻碼流到內(nèi)存芯片中，并判斷內(nèi)存芯片中待解碼視頻碼流是否足夠解碼一幀。
9.根據(jù)權(quán)利要求7所述的多格式視頻解碼器測(cè)試系統(tǒng)，其特征在于，所述CPU還用于當(dāng)輸出log信息后，判斷是否顯示視頻圖像，并當(dāng)確定顯示視頻圖像時(shí)將解碼后的幀數(shù)據(jù)傳送到顯示屏控制器，并由顯示屏控制器驅(qū)動(dòng)顯示屏顯示對(duì)應(yīng)圖像。
10.根據(jù)權(quán)利要求7所述的多格式視頻解碼器測(cè)試系統(tǒng)，其特征在于，存儲(chǔ)卡中存儲(chǔ)的測(cè)試列表文件包含各個(gè)待解碼視頻碼流的文件名、正確幀數(shù)據(jù)的文件名和視頻格式，所述CPU還用于讀取存儲(chǔ)卡中的測(cè)試列表文件，并判斷所述測(cè)試列表文件是否已經(jīng)讀取到文件尾；所述CPU還用于當(dāng)確定所述測(cè)試列表文件尚未讀取到文件尾時(shí)，根據(jù)獲取的待解碼視頻碼流的文件名、正確幀數(shù)據(jù)文件名讀取存儲(chǔ)卡中的待解碼視頻碼流以及正確幀數(shù)據(jù)，并存儲(chǔ)到內(nèi)存芯片中，以及根據(jù)視頻格式對(duì)內(nèi)存芯片中存儲(chǔ)的待解碼視頻碼流進(jìn)行視頻解碼，從而實(shí)現(xiàn)大批量的視頻文件測(cè)試。
全文摘要
本發(fā)明公開一種多格式視頻解碼器測(cè)試方法，包括如下步驟FPGA從配置FLASH中讀取編程數(shù)據(jù)，完成SOC系統(tǒng)初始化；將PC機(jī)通過ARM JTAG調(diào)試器連接線連接到SOC系統(tǒng)的JTAG接口；初始化內(nèi)存控制器，將測(cè)試程序從PC機(jī)加載到內(nèi)存芯片；執(zhí)行所述測(cè)試程序以對(duì)視頻解碼器進(jìn)行測(cè)試。本發(fā)明還公開了一種多格式視頻解碼器測(cè)試系統(tǒng)。
文檔編號(hào)H04N17/00GK102917242SQ201210331368
公開日2013年2月6日 申請(qǐng)日期2012年9月10日 優(yōu)先權(quán)日2012年9月10日
發(fā)明者陳祖尚 申請(qǐng)人:福州瑞芯微電子有限公司