專利名稱：一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備及其系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視音頻信號傳輸技術(shù)領(lǐng)域，尤其是涉及一種綜合高、標(biāo)清視音頻多媒體信號在光纖和同軸電纜上傳輸和轉(zhuǎn)換的設(shè)備及其系統(tǒng)。
背景技術(shù)：
近幾年數(shù)字視音頻系統(tǒng)和高清數(shù)字電視系統(tǒng)發(fā)展很快，逐步開始普及。市場上既有大量的標(biāo)清系統(tǒng)在使用，又不斷涌現(xiàn)出各種不同制式的高清數(shù)字系統(tǒng)。這個模擬系統(tǒng)和數(shù)字系統(tǒng)并存、標(biāo)清系統(tǒng)和高清系統(tǒng)并存的市場格局，對視音頻傳輸系統(tǒng)提出了新的要求。原有的傳輸設(shè)備基本上僅僅支持標(biāo)清視音頻的傳輸，而新的傳輸設(shè)備雖然有些可以支持高清數(shù)字接口，但是接口類型單一，功能有限，使用不夠靈活。為了適應(yīng)當(dāng)前市場視音頻信號多種制式多種接口并存的情況，有必要開發(fā)一種綜合的高、標(biāo)清視音頻多媒體信號傳輸和轉(zhuǎn)換系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明為解決上述技術(shù)問題，在于提供一種綜合高、標(biāo)清視音頻多媒體信號在光纖和同軸電纜上傳輸和轉(zhuǎn)換的設(shè)備及其系統(tǒng)。本發(fā)明所解決的技術(shù)問題采用以下技術(shù)方案來實現(xiàn):一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備，其特征在于，該設(shè)備包括:—信號輸入端，該信號輸入端用于接收多媒體信號；一主處理器，所述主處理器負(fù)責(zé)對來自所述信號輸入端的多媒體信號進(jìn)行轉(zhuǎn)換處理；一信號輸出端，該信號輸出端用于對所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行識別輸出；一寄存器，所述寄存器主要用于對所述信號輸入端接收的多媒體信號和所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存。所述信號輸入端包括SDI光信號輸入接口、SDI電信號輸入接口、模擬視頻信號輸入接口和網(wǎng)管信號輸入接口。所述信號輸出端包括SDI光信號輸出接口、SDI電信號輸出接口和模擬視頻信號輸出接口。一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)，其特征在于，包括:用于接收多媒體信號的信號輸入模塊；與所述信號輸入模塊通信相連，并負(fù)責(zé)轉(zhuǎn)換處理來自所述信號輸入模塊多媒體信號的主處理器模塊；與所述主處理器模塊通信相連，并用于對所述主處理器模塊轉(zhuǎn)換處理后的多媒體信號進(jìn)行輸出的信號輸出模塊；以及與所述主處理器模塊通信相連，用于對所述信號輸入模塊接收的和所述主處理器模塊轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存的寄存器模塊。
所述主處理器模塊包括，SDI接收模塊、音頻輸入模塊、視頻解碼器輸入模塊、HDMI 接收模塊、輔助數(shù)據(jù)輸入模塊、測試圖形生成模塊、數(shù)據(jù)庫路徑模塊、SDI發(fā)送模塊、音頻輸 出模塊、視頻編碼器輸出模塊、HDMI發(fā)送模塊、輔助數(shù)據(jù)輸出模塊。
所述SDI接收模塊，用以實現(xiàn)將LVDS視頻信號的5比特串行數(shù)據(jù)轉(zhuǎn)換為20比特 并行數(shù)據(jù)，包括以下步驟，
a.根據(jù)SDI的擾碼生成多項式G2 (x) = x+1和Gl (x) = x9+x4+l進(jìn)行將所述視頻 信號解擾；
b.搜索串行數(shù)據(jù)中的TRS，將串行數(shù)據(jù)流轉(zhuǎn)換為20比特寬的并行數(shù)據(jù)流；
c.檢測SDI的速率、分辨率；
d.CRC 和 EDH 檢測；
e.輔助數(shù)據(jù)解嵌；
f.音頻解嵌。
所述音頻輸入模塊，用以接收音頻的I2S或AES格式的數(shù)據(jù)并轉(zhuǎn)換為AES格式數(shù) 據(jù)流。
所述視頻解碼器輸入模塊，用以將外部輸入的視頻信號轉(zhuǎn)換為20比特的視頻信 號數(shù)據(jù)流。
所述HDMI接收模塊，用以對HDMI數(shù)據(jù)進(jìn)行時鐘域的轉(zhuǎn)換，同步到系統(tǒng)時鐘域上， 然后再根據(jù)輸入的場同步、垂直同步和水平同步，對數(shù)據(jù)流進(jìn)行重新封裝，更改TRS，換為 20比特寬的并行數(shù)據(jù)流。
所述測試圖形生成模塊，用以產(chǎn)生常用的簡單測試信號和頻率的數(shù)字正弦波音 頻，頻率缺省1kHz，供測試音頻功能使用。
所述數(shù)據(jù)路徑模塊，實現(xiàn)對各個視頻源和音頻源進(jìn)行路由切換的功能，可以把一 路輸入切換到一路或多路輸出上。輸出的視頻部分通過20比特的格式輸出，音頻部分通過 AES格式輸出，輔助數(shù)據(jù)則通過單比特串行模式輸出。
所述SDI發(fā)送模塊，用以實現(xiàn)將20比特并行數(shù)據(jù)轉(zhuǎn)換為LVDS視頻信號的5比特 串行數(shù)據(jù)，包括以下步驟，
a.計算并插入TRS ；
b.對于高清信號(HD和3G)計算CRC并插入視頻流，對于標(biāo)清信號(SD)計算CRC， 封裝成EDH包并插入視頻流；
c.音頻ACP的生成和嵌入和音頻ADP的生成和嵌入；
d.輔助數(shù)據(jù)封裝為輔助數(shù)據(jù)包，插入視頻流；
e.20bit到5bit的串行化變換；
f.根據(jù)擾碼生成多項式gl (X) = x9+x4+l和g2 (X) = x+1進(jìn)行擾碼。
所述音頻輸出模塊，用以AES格式的音頻數(shù)據(jù)轉(zhuǎn)換為的I2S或AES格式的音頻數(shù) 據(jù)輸出。
所述視頻編碼器輸出模塊，把內(nèi)部20比特的數(shù)據(jù)轉(zhuǎn)換為視頻編碼數(shù)模轉(zhuǎn)換器芯 片可以接受的格式輸出，根據(jù)數(shù)據(jù)流，提供對應(yīng)的場同步、垂直同步和水平同步。
所述HDMI發(fā)送模塊，據(jù)轉(zhuǎn)換為CEA格式的數(shù)據(jù)，生成對應(yīng)的場同步、垂直同步、水平同步和時鐘域，送給外部HDMI發(fā)送信號。本發(fā)明的有益效果是，能夠?qū)崿F(xiàn)各種視頻模式之間相互轉(zhuǎn)換，方便快捷。


圖1為本發(fā)明:一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備的結(jié)構(gòu)示意圖；圖2為本發(fā)明:一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)的結(jié)構(gòu)示意圖。
具體實施例方式為了使本發(fā)明實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本發(fā)明。參照圖1-圖2所示，一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備，其特征在于，該設(shè)備包括:—信號輸入端，該信號輸入端用于接收多媒體信號；一主處理器，所述主處理器負(fù)責(zé)對來自所述信號輸入端的多媒體信號進(jìn)行轉(zhuǎn)換處理；一信號輸出端，該信號輸出端用于對所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行識別輸出；一寄存器，所述寄存器主要用于對所述信號輸入端接收的多媒體信號和所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存。所述信號輸入端包括SDI光信號輸入接口、SDI電信號輸入接口、模擬視頻信號輸入接口和網(wǎng)管信號輸入接口。所述信號輸出端包括SDI光信號輸出接口、SDI電信號輸出接口和模擬視頻信號輸出接口。一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)，其特征在于，包括:用于接收多媒體信號的信號輸入模塊；與所述信號輸入模塊通信相連，并負(fù)責(zé)轉(zhuǎn)換處理來自所述信號輸入模塊多媒體信號的主處理器模塊；與所述主處理器模塊通信相連，并用于對所述主處理器模塊轉(zhuǎn)換處理后的多媒體信號進(jìn)行輸出的信號輸出模塊；以及與所述主處理器模塊通信相連，用于對所述信號輸入模塊接收的和所述主處理器模塊轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存的寄存器模塊。所述主處理器模塊包括，SDI接收模塊、音頻輸入模塊、視頻解碼器輸入模塊、HDMI接收模塊、輔助數(shù)據(jù)輸入模塊、測試圖形生成模塊、數(shù)據(jù)庫路徑模塊、SDI發(fā)送模塊、音頻輸出模塊、視頻編碼器輸出模塊、HDMI發(fā)送模塊、輔助數(shù)據(jù)輸出模塊。SDI_RX: (SDI 接收模塊)從SDI接口芯片接收LVDS視頻信號，該信號為5_bit串行數(shù)據(jù)。該模塊完成以下功能，(I)根據(jù)SDI的擾碼生成多項式G2(x) = x+1和Gl (x) = x9+x4+l進(jìn)行解擾。(2)搜索串行數(shù)據(jù)中的TRS (Timing Reference Signal),即數(shù)據(jù)流里面的EAV、SAV的前三個字十六進(jìn)制的3FF、000、000，這3個字節(jié)的圖形不會在正常的視頻數(shù)據(jù)中出現(xiàn)，只 會出現(xiàn)于TRS中，所以可以判斷出數(shù)據(jù)流中字的邊界。根據(jù)判斷出的邊界，把串行數(shù)據(jù)流通 過串并變化，轉(zhuǎn)換為20比特寬的并行數(shù)據(jù)流，對應(yīng)的時鐘也相應(yīng)降低，以便后續(xù)對數(shù)據(jù)流 進(jìn)行處理。
(3)檢測輸入SDI的速率、分辨率。檢測速率的方法是用本地固定頻率的時鐘設(shè)置 一個計數(shù)周期，該周期為固定時間長度，在這個周期內(nèi)去計數(shù)輸入視頻的時鐘脈沖數(shù)，根據(jù) 該脈沖數(shù)和本地計數(shù)周期的比例，可以換算出輸入的時鐘頻率，從而推算出輸入的速率。本 系統(tǒng)準(zhǔn)確檢測出下列速率:270MHz, 1.485GHz, 1.485/1.001GHz，2.97GHz，2.97/1.00IGHz0 檢測時間幾微秒即可，檢測時間越長，精度越高。檢測分辨率則根據(jù)TRS中的FVH標(biāo)志的 變化情況，計算一場中有多少行，一行的長度有多少像素，是隔行掃描系統(tǒng)還是逐行掃描系 統(tǒng)，從而可以準(zhǔn)確判斷出具體的視頻格式。
(4)CRC和EDH檢測。對于高清視頻格式，每一行都內(nèi)嵌有CRC計算，本地對接收的 視頻數(shù)據(jù)進(jìn)行CRC計算，和接收到的CRC值進(jìn)行比較，如果相同則沒有CRC錯誤，如果不同 則有CRC錯誤，固件程序?qū)Υ隋e誤進(jìn)行累計，并存入寄存器，網(wǎng)管可以讀取該數(shù)值。對于標(biāo) 清視頻格式，使用EDH數(shù)據(jù)包的方式傳送CRC。同樣，首先搜索到EDH并解析出CRC，再和本 地計算出的CRC進(jìn)行比較，有錯誤則寄存器累加。寄存器在網(wǎng)管控制下可以清零重新開始。
(5)輔助數(shù)據(jù)的解嵌。其中包括用戶定義的數(shù)據(jù)，例如網(wǎng)管遠(yuǎn)程信息、云臺鏡頭控 制信息、環(huán)境變量信息等數(shù)據(jù)，這些數(shù)據(jù)通過輔助數(shù)據(jù)包進(jìn)行傳輸。
(6)音頻的解嵌。通過搜索和解析音頻的ACP和ADP，判斷SDI中的音頻的通道數(shù) 量、音頻采樣率和位深。通過搜索和解析ADP，把其中的音頻數(shù)據(jù)解出來，并通過FIFO去除 抖動，恢復(fù)成連續(xù)均勻的輸出碼率。該模塊可以檢測到所有16個音頻通道的嵌入狀態(tài)，并 解嵌所有音頻通道。根據(jù)實際需要和FPGA的資源狀況，可以通過設(shè)置模塊的參數(shù)來控制實 際解出的音頻通道數(shù)量。
AUD10_IN:(音頻輸入模塊)
接收音頻的I2S或AES格式的數(shù)據(jù)，其通道數(shù)量可以通過參數(shù)進(jìn)行設(shè)置為1_8路。 如果輸入的是I2S，內(nèi)部根據(jù)AES3-2003標(biāo)準(zhǔn)封裝為AES格式。在該系統(tǒng)中I2S為模擬音 頻轉(zhuǎn)數(shù)字的ADC芯片的輸出，和HDMI接收器從HDMI數(shù)據(jù)流里解析出來的音頻數(shù)據(jù)流。AES 接口為外部AES輸入信號經(jīng)過接收器進(jìn)行電平轉(zhuǎn)換和信號整形之后的數(shù)據(jù)流。
VDEC_IN:(視頻解碼器輸入模塊)
模擬視頻解碼器把外部輸入的視頻信號轉(zhuǎn)換為數(shù)字格式的視頻信號，輸入到FPGA 芯片。FPGA在進(jìn)行時鐘域變換，把接收的數(shù)據(jù)變到內(nèi)部系統(tǒng)時鐘域上，以便后續(xù)高速處理。
HDMI_RX: (HDMI 接收模塊)
從HDMI接收器過來的數(shù)據(jù)，采用的是CEA的標(biāo)準(zhǔn)。這與內(nèi)部的SMPTE標(biāo)準(zhǔn)的場 行定時標(biāo)準(zhǔn)不同。首先對HDMI數(shù)據(jù)進(jìn)行時鐘域的轉(zhuǎn)換，同步到系統(tǒng)時鐘域上，然后再根據(jù) 輸入的場同步、垂直同步和水平同步，對數(shù)據(jù)流進(jìn)行重新封裝，更改TRS，使之符合SMPTE標(biāo) 準(zhǔn)。
Aux_data_in:(輔助數(shù)據(jù)輸入模塊)
這里僅僅提供一個UART_RX接口，對外部輸入信號進(jìn)行高速過采樣，這樣可以實 現(xiàn)外部輸入數(shù)據(jù)的透明傳輸，而不用去考慮數(shù)據(jù)的具體速率、校驗位、停止位和數(shù)據(jù)位長度。過采樣速率一般在2MHz以上，可以實現(xiàn)115200kbps以上的UART無誤傳輸。Tpg:(測試圖形生成模塊)測試圖形生成模塊(test pattern generator),產(chǎn)生常用的簡單測試信號,如黑場信號、白場信號、漸變信號、彩條信號。另外還產(chǎn)生可以設(shè)置頻率的數(shù)字正弦波音頻，頻率缺省1kHz，供測試音頻功能使用。以上模塊的視頻部分通過20比特的YC標(biāo)準(zhǔn)格式輸入到數(shù)據(jù)路徑模塊，而音頻部分通過AES格式輸入到數(shù)據(jù)路徑模塊。輔助數(shù)據(jù)則是串行模式輸入數(shù)據(jù)路徑模塊。Datapath:(數(shù)據(jù)路徑模塊)實現(xiàn)對各個視頻源和音頻源進(jìn)行路由切換的功能?？梢园岩宦份斎肭袚Q到一路或多路輸出上。輸出的視頻部分通過20比特的YC標(biāo)準(zhǔn)格式輸出，音頻部分通過AES格式輸出，輔助數(shù)據(jù)則通過單比特串行模式輸出。這部分還負(fù)責(zé)視音頻處理模塊和寄存器控制接口的通信，這是通過內(nèi)部數(shù)據(jù)總線實現(xiàn)的。SDI_TX: (SDI 發(fā)送模塊)該模塊完成以下功能，并最終輸出5比特串行的LVDS視頻信號(根據(jù)配置，可能內(nèi)嵌音頻)。(I)重新計算并插入TRS。這一步主要考慮到輸入視頻中會出現(xiàn)不正確的TRS，這種情況一般出現(xiàn)在輸入數(shù)據(jù)不穩(wěn)定或丟失的情況下，所以重新生成TRS會使得后續(xù)設(shè)備穩(wěn)定地工作于同步狀態(tài)下。(2)對于高清信號(HD和3G)計算CRC并插入視頻流。(3)對于標(biāo)清信號(SD)計算CRC，封裝成EDH包，并插入視頻流。(4)音頻ACP的生成和嵌入。(5)音頻ADP的生成和嵌入。(6)輔助數(shù)據(jù)封裝為輔助數(shù)據(jù)包，插入視頻流。(7) 20bit到5bit的串行化變換。(8)根據(jù)擾碼生成多項式gl (X) = x9+x4+l和g2 (x) = x+1進(jìn)行擾碼。Audio_out:(音頻輸出模塊)對于外部I2S接口，把內(nèi)部AES數(shù)據(jù)流轉(zhuǎn)換為均勻連續(xù)的I2S輸出。對于外部AES數(shù)據(jù)則直接輸出數(shù)據(jù)。在本系統(tǒng)中接受I2S音頻數(shù)據(jù)流的芯片有HDMI發(fā)送器芯片和數(shù)字到模擬轉(zhuǎn)換的DAC音頻芯片，接收AES音頻數(shù)據(jù)流的芯片為AES數(shù)字音頻驅(qū)動器。Venc_out:(視頻編碼器輸出模塊)把內(nèi)部20比特的YC數(shù)據(jù)轉(zhuǎn)換為視頻編碼數(shù)模轉(zhuǎn)換器芯片可以接受的格式輸出，根據(jù)數(shù)據(jù)流，提供對應(yīng)的Field, Hsync, Vsync和Clock信號。HDMI_TX: (HDMI 發(fā)送模塊)這里首先要把內(nèi)部20比特的YC數(shù)據(jù)轉(zhuǎn)換為CEA格式的數(shù)據(jù)，生成對應(yīng)的Field，Hsync, Vsync, DE (data enable)和 Clock,送給外部 HDMI 發(fā)送信號。Aux_out:(輔助數(shù)據(jù)輸出)把DATAPATH從SDI數(shù)據(jù)流中或者輔助數(shù)據(jù)輸入模塊中選擇出來的高速過采樣的輔助數(shù)據(jù)，通過UART_TX發(fā)送給外部UART驅(qū)動器，如RS232，RS485或RS422芯片。另外還生成一個UART_DE信號，用來自動控制RS485這種半雙工芯片的收發(fā)方向。UART_DE的生成是簡單對數(shù)據(jù)流進(jìn)行反向即可。以上顯示和描述了本發(fā)明的基本原理和主要特征和本發(fā)明的優(yōu)點。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。本發(fā)明要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
權(quán)利要求
1.一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備，其特征在于，該設(shè)備包括:一信號輸入端，該信號輸入端用于接收多媒體信號；一主處理器，所述主處理器負(fù)責(zé)對來自所述信號輸入端的多媒體信號進(jìn)行轉(zhuǎn)換處理；一信號輸出端，該信號輸出端用于對所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行識別輸出；一寄存器，所述寄存器主要用于對所述信號輸入端接收的多媒體信號和所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存。
2.根據(jù)權(quán)利要求1所述的一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備，其特征在于，所述信號輸入端還包括SDI光信號輸入接口、SDI電信號輸入接口、模擬視頻信號輸入接口和網(wǎng)管信號輸入接口。
3.根據(jù)權(quán)利要求1所述的一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備，其特征在于，所述信號輸出端還包括SDI光信號輸出接口、SDI電信號輸出接口和模擬視頻信號輸出接口。
4.一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)，其特征在于，該系統(tǒng)包括:用于接收多媒體信號的信號輸入模塊；與所述信號輸入模塊通信相連，并負(fù)責(zé)轉(zhuǎn)換處理來自所述信號輸入模塊多媒體信號的主處理器模塊；與所述主處理器模塊通信相連，并用于對所述主處理器模塊轉(zhuǎn)換處理后的多媒體信號進(jìn)行輸出的信號輸出模塊；以及與所述主處理器模塊通信相連，用于對所述信號輸入模塊接收的和所述主處理器模塊轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存的寄存器模塊；其中，所述主處理器模塊還包括:SDI接收模塊、音頻輸入模塊、視頻解碼器輸入模塊、 HDMI接收模塊、輔助數(shù)據(jù)輸入模塊、測試圖形生成模塊、數(shù)據(jù)庫路徑模塊、SDI發(fā)送模塊、音頻輸出模塊、視頻編碼器輸出模塊、HDMI發(fā)送模塊、輔助數(shù)據(jù)輸出模塊。
5.根據(jù)權(quán)利要求4所述的一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)，其特征在于:所述SDI 接收模塊，主要是用以實現(xiàn)將LVDS視頻信號的5比特串行數(shù)據(jù)轉(zhuǎn)換為20比特并行數(shù)據(jù)，該轉(zhuǎn)換過程包括以下步驟，步驟A、所述視頻信號根據(jù)SDI擾碼生成的多項式進(jìn)行解擾；步驟B、搜索上述串行數(shù)據(jù)中的TRS，并將上述串行數(shù)據(jù)流轉(zhuǎn)換為20比特寬的并行數(shù)據(jù)流；步驟C、檢測SDI的速率和分辨率；步驟D、CRC和EDH檢測；步驟E、對輔助數(shù)據(jù)進(jìn)行音頻解嵌。
6.根據(jù)權(quán)利要求4所述的一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)，其特征在于:所述音頻輸入模塊，用以接收音頻的I2S或AES格式的數(shù)據(jù)并轉(zhuǎn)換為AE S格式數(shù)據(jù)流；所述視頻解碼器輸入模塊，用以將外部輸入的視頻信號轉(zhuǎn)換為20比特的視頻信號數(shù)據(jù)流；所述HDMI接收模塊，用以對HDMI數(shù)據(jù)進(jìn)行時鐘域的轉(zhuǎn)換，同步到系統(tǒng)時鐘域上，然后再根據(jù)輸入的場同步、垂直同步和水平同步，并對數(shù)據(jù)流進(jìn)行重新封裝，更改TRS，換為20 比特寬的并行數(shù)據(jù)流；所述測試圖形生成模塊，用以產(chǎn)生常用的簡單測試信號和頻率的數(shù)字正弦波音頻，頻率缺省IkHz，供測試音頻功能使用。
7.根據(jù)權(quán)利要求4所述的一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng),其特征在于，所述SDI 發(fā)送模塊，用以實現(xiàn)將20比特并行數(shù)據(jù)轉(zhuǎn)換為LVDS視頻信號的5比特串行數(shù)據(jù)，包括以下步驟，a.計算并插入TRS；b.對于高清信號計算CRC并插入視頻流，對于標(biāo)清信號計算CRC，封裝成EDH包并插入視頻流；c.音頻ACP和音頻ADP生成并嵌入視頻流內(nèi)；d.輔助數(shù)據(jù)封裝為輔助數(shù)據(jù)包，插入視頻流；e.20bit到5bit的串行化變換；f.根據(jù)擾碼生成的多項式進(jìn)行擾碼。
8.根據(jù)權(quán)利要求4所述的一種多媒體信號的傳輸和轉(zhuǎn)換的系統(tǒng)，其特征在于:所述音頻輸出模塊，用以AES格式的音頻數(shù)據(jù)轉(zhuǎn)換為的I2S或AES格式的音頻數(shù)據(jù)輸出；所述視頻編碼器輸出模塊 ，把內(nèi)部20比特的數(shù)據(jù)轉(zhuǎn)換為視頻編碼數(shù)模轉(zhuǎn)換器芯片可以接受的格式輸出，根據(jù)數(shù)據(jù)流，提供對應(yīng)的場同步、垂直同步和水平同步；所述HDMI發(fā)送模塊，據(jù)轉(zhuǎn)換為CEA格式的數(shù)據(jù)，生成對應(yīng)的場同步、垂直同步、水平同步和時鐘域，送給外部HDMI發(fā)送信號。
全文摘要
一種多媒體信號的傳輸和轉(zhuǎn)換的設(shè)備及其系統(tǒng)屬于視音頻信號傳輸技術(shù)領(lǐng)域，其特征在于，該設(shè)備包括一信號輸入端，該信號輸入端用于接收多媒體信號；一主處理器，所述主處理器負(fù)責(zé)對來自所述信號輸入端的多媒體信號進(jìn)行轉(zhuǎn)換處理；一信號輸出端，該信號輸出端用于對所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行識別輸出；一寄存器，所述寄存器主要用于對所述信號輸入端接收的多媒體信號和所述主處理器轉(zhuǎn)換處理后的多媒體信號進(jìn)行儲存。有益效果是能夠?qū)崿F(xiàn)各種視頻模式之間相互轉(zhuǎn)換，方便快捷。
文檔編號H04N7/24GK103139553SQ20111038769
公開日2013年6月5日 申請日期2011年11月29日 優(yōu)先權(quán)日2011年11月29日
發(fā)明者謝晨晨, 章俊, 賈成志 申請人:上海全維光纖網(wǎng)絡(luò)系統(tǒng)有限公司