專利名稱：一種實時部分動態(tài)可重構(gòu)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于可重構(gòu)電路系統(tǒng)設(shè)計技術(shù)領(lǐng)域，具體為一種部分動態(tài)可重構(gòu)系統(tǒng)芯片。
背景技術(shù)：
可重構(gòu)計算(Reconfigurable Computing)被廣泛應(yīng)用于自適應(yīng)系統(tǒng)、容錯系統(tǒng)等的設(shè)計中。它基于FPGA等可重構(gòu)電路的靈活性，利用FPGA位流的靜態(tài)或動態(tài)改變來實現(xiàn)硬件電路的靜態(tài)或動態(tài)改變。可重構(gòu)計算結(jié)合了傳統(tǒng)的ASIC技術(shù)和通用處理器技術(shù)的特點，既具有通用處理器的靈活性，又具有ASIC的高計算速度與效率。部分動態(tài)可重構(gòu)(Partially and Dynamically Reconfigurable, PDR)系統(tǒng)是指系統(tǒng)能夠在運行時，動態(tài)修改部分位流，以達到動態(tài)修改部分電路結(jié)構(gòu)的目的。部分動態(tài)可重構(gòu)往往是將任務(wù)劃分成更細粒度的功能模塊，根據(jù)任務(wù)執(zhí)行的階段分時執(zhí)行，動態(tài)地重構(gòu)相應(yīng)的部分電路，而不需要重構(gòu)的部分不受此過程影響。PDR系統(tǒng)通常采用總線宏(Bus Macro)結(jié)構(gòu)來實現(xiàn)，該方法需要使用物理約束來限定總線宏的位置，使用方法較為不便。另外，加入總線宏結(jié)構(gòu)，可能會降低系統(tǒng)的性能。而在基于可配置片上互連網(wǎng)絡(luò)的部分動態(tài)可重構(gòu)系統(tǒng)中，每個FPGA IP被自然地劃分為了一個重構(gòu)單元，部分重構(gòu)即為部分IP的重配置，這使得開發(fā)極為便捷。另外，各模塊之間通過片上互連網(wǎng)絡(luò)進行通信，有利于系統(tǒng)性能的提升。

發(fā)明內(nèi)容
本發(fā)明目的在于提供一種靈活、高性能的部分動態(tài)可重構(gòu)系統(tǒng)。本發(fā)明提供的部分動態(tài)可重構(gòu)系統(tǒng)，是一種基于可配置片上互連網(wǎng)絡(luò)及可重構(gòu)IP 核的部分動態(tài)可重構(gòu)系統(tǒng)，該系統(tǒng)由多個可重構(gòu)IP核及其他專用IP核組成，各IP核通過可配置片上互連網(wǎng)絡(luò)連接；可配置片上互連網(wǎng)絡(luò)中的路由器與各IP的網(wǎng)絡(luò)接口分為兩個部分普通數(shù)據(jù)接口和配置接口 ；普通數(shù)據(jù)接口傳遞網(wǎng)絡(luò)數(shù)據(jù)，用于各個IP核之間的通信； 配置接口用于通過網(wǎng)絡(luò)控制IP核的配置；將專用IP與部分可重構(gòu)IP設(shè)置為靜態(tài)電路模塊，另一部分可重構(gòu)IP設(shè)置為動態(tài)電路模塊，在系統(tǒng)運行時，通過配置接口實現(xiàn)系統(tǒng)的部分動態(tài)可重構(gòu)。系統(tǒng)結(jié)構(gòu)參見圖1所示。本發(fā)明中，所述的適合于部分動態(tài)可重構(gòu)的可配置片上互連網(wǎng)絡(luò)，在路由與可重構(gòu)IP核的網(wǎng)絡(luò)接口中加入有控制可重構(gòu)IP配置的配置接口模塊，并在網(wǎng)絡(luò)數(shù)據(jù)包中加入有區(qū)分普通數(shù)據(jù)與配置數(shù)據(jù)的控制位。參見圖2所示。具體地說，網(wǎng)絡(luò)接口中設(shè)有普通數(shù)據(jù)傳輸控制模塊，配置位流下載控制模塊。當(dāng)網(wǎng)絡(luò)接口從路由收到數(shù)據(jù)包時，先通過查詢包頭信息確定數(shù)據(jù)是普通數(shù)據(jù)還是配置數(shù)據(jù)，然后根據(jù)數(shù)據(jù)類型，將數(shù)據(jù)傳遞到相應(yīng)的普通數(shù)據(jù)接口或配置接口進行傳輸。本發(fā)明所述的可配置片上互連網(wǎng)絡(luò)系統(tǒng)，是在傳統(tǒng)的片上網(wǎng)絡(luò)系統(tǒng)中，加入了配置可重構(gòu)IP核的配置接口，通過該配置接口使得系統(tǒng)能動態(tài)配置各可重構(gòu)IP，為提供高性能部分動態(tài)重構(gòu)提供了基礎(chǔ)。為了支持配置接口，需要在數(shù)據(jù)包包頭中加入控制信息，以區(qū)分數(shù)據(jù)是普通數(shù)據(jù)還是配置數(shù)據(jù)。另外，網(wǎng)絡(luò)接口也必須分為兩個部分，普通數(shù)據(jù)接口及配置數(shù)據(jù)接口。通過獲取網(wǎng)絡(luò)中的配置數(shù)據(jù)，配置接口控制可重構(gòu)IP的重配置。本發(fā)明中，可重構(gòu)IP包括細粒度可重構(gòu)IP (如基于SRAM LUT的細粒度可重構(gòu)IP 等)，以及粗粒度可重構(gòu)IP，可重構(gòu)專用處理器IP等。系統(tǒng)根據(jù)需要還可以加入各類靜態(tài) IP，如CPU IP、專用ASIC IP等，這些IP不需要使用配置接口，僅僅通過片上互連網(wǎng)絡(luò)來傳遞數(shù)據(jù)。部分動態(tài)可重構(gòu)系統(tǒng)在設(shè)計時被劃分為靜態(tài)電路和動態(tài)電路。靜態(tài)電路可使用靜態(tài)IP以及可重構(gòu)IP，在系統(tǒng)運行前完成配置，并在整個系統(tǒng)運行期間固定功能。動態(tài)電路使用可重構(gòu)IP實現(xiàn)，在系統(tǒng)運行期間動態(tài)改變，以完成系統(tǒng)需要的動態(tài)功能。本發(fā)明提供的基于可配置片上互連網(wǎng)絡(luò)及可重構(gòu)IP的部分動態(tài)可重構(gòu)系統(tǒng)芯片，能夠簡化系統(tǒng)開發(fā)，快速構(gòu)建高性能的部分動態(tài)可重構(gòu)系統(tǒng)。


圖1為基于可配置片上互連網(wǎng)絡(luò)及可重構(gòu)IP核的部分動態(tài)可重構(gòu)系統(tǒng)芯片示例。圖2為支持網(wǎng)絡(luò)配置的網(wǎng)絡(luò)接口結(jié)構(gòu)示意。
具體實施例方式為了實現(xiàn)系統(tǒng)的部分動態(tài)可重構(gòu)，需在系統(tǒng)中支持部分電路的在系統(tǒng)重構(gòu)功能。 該發(fā)明通過在片上網(wǎng)絡(luò)中支持配置數(shù)據(jù)的傳遞的方式，來支持在系統(tǒng)的部分電路重構(gòu)。整個系統(tǒng)如附圖1所示。系統(tǒng)主要包括支持配置位流傳輸?shù)钠暇W(wǎng)絡(luò)系統(tǒng)，控制普通數(shù)據(jù)傳輸和配置位流下載網(wǎng)絡(luò)接口，支持實時在系統(tǒng)配置的可重構(gòu)IP核電路，以及其他靜態(tài)功能IP核電路，如CPU IP, ASIC IP等。附圖2示意了網(wǎng)絡(luò)接口的內(nèi)部結(jié)構(gòu)。網(wǎng)絡(luò)接口主要分為普通數(shù)據(jù)傳輸控制模塊， 配置位流下載控制模塊。當(dāng)網(wǎng)絡(luò)接口從路由收到數(shù)據(jù)包時，先通過查詢包頭信息確定數(shù)據(jù)是普通數(shù)據(jù)還是配置數(shù)據(jù)，然后根據(jù)數(shù)據(jù)類型，將數(shù)據(jù)傳遞到相應(yīng)端口進行傳輸。這樣的設(shè)計在保證正常片上網(wǎng)絡(luò)通信的基礎(chǔ)功能的同時，也提供了通過網(wǎng)絡(luò)配置可重構(gòu)IP的能力。下面以一個實例來對系統(tǒng)的部分動態(tài)可重構(gòu)功能進行描述。如附圖1所示，芯片由3x3的mesh網(wǎng)絡(luò)構(gòu)成，系統(tǒng)中有9個IP核電路，實現(xiàn)一個支持部分動態(tài)可重構(gòu)的圖像濾波器電路設(shè)計。由于圖像濾波運算中，每個點的計算只跟周圍一些點相關(guān)，于是可以對圖像濾波運算提供并行性。另外，隨著圖像噪聲的不同，需要使用不同的圖像濾波器，這樣又可以利用重構(gòu)性能。例如，當(dāng)處理高斯噪聲時，系統(tǒng)采用均值濾波器進行濾除。這時，將多塊細粒度或粗粒度可重構(gòu)IP核配置為均值濾波器，專用處理器IP負責(zé)從外部存儲器讀入輸出圖像數(shù)據(jù)。這樣就可以讓多塊濾波電路并行處理，加快運行。當(dāng)處理椒鹽噪聲時，系統(tǒng)采用中值濾波器。此時，CPU IP控制將細粒度或粗粒度可重構(gòu)IP重構(gòu)為中值濾波器，并進行并行處理。
工作流程如下
1、系統(tǒng)上電后，CPU啟動，讀取外部存儲位流并通過片上網(wǎng)絡(luò)控制多塊細粒度或粗粒度可重構(gòu)IP進行初始配置，如配置為均值濾波器；
2、系統(tǒng)濾除高斯噪聲時，CPU控制專用處理器IP讀入圖像數(shù)據(jù)，并讓多個細粒度或粗粒度可重構(gòu)IP進行并行計算；
3、當(dāng)需要濾除椒鹽噪聲時，CPU控制細粒度或粗粒度可重構(gòu)IP重配置為中值濾波器；
4、重配置完成后，CPU控制專用處理器IP讀入圖像數(shù)據(jù)，并讓多個細粒度或粗粒度可重構(gòu)IP進行并行運算。這樣，系統(tǒng)便實現(xiàn)了基于可配置片上互連網(wǎng)絡(luò)的部分動態(tài)可重構(gòu)運算。
權(quán)利要求
1.一種部分動態(tài)可重構(gòu)系統(tǒng)，其特征在于是一種基于可配置片上互連網(wǎng)絡(luò)及可重構(gòu) IP核的部分動態(tài)可重構(gòu)系統(tǒng)，該系統(tǒng)由多個可重構(gòu)IP核及其他專用IP核組成，各IP核通過可配置片上互連網(wǎng)絡(luò)連接；可配置片上互連網(wǎng)絡(luò)中的路由器與各IP的網(wǎng)絡(luò)接口分為兩個部分普通數(shù)據(jù)接口和配置接口 ；普通數(shù)據(jù)接口傳遞網(wǎng)絡(luò)數(shù)據(jù)，用于各個IP核之間的通信；配置接口用于通過網(wǎng)絡(luò)控制IP核的配置；將專用IP與部分可重構(gòu)IP設(shè)置為靜態(tài)電路模塊，另一部分可重構(gòu)IP設(shè)置為動態(tài)電路模塊，在系統(tǒng)運行時，通過配置接口實現(xiàn)系統(tǒng)的部分動態(tài)可重構(gòu)。
2.根據(jù)權(quán)利要求1所述的部分動態(tài)可重構(gòu)系統(tǒng)，其特征在于所述的可配置片上互連網(wǎng)絡(luò)，是將路由與可重構(gòu)IP核的網(wǎng)絡(luò)接口中加入了控制可重構(gòu)IP配置的配置接口模塊，并在網(wǎng)絡(luò)數(shù)據(jù)包中加入了區(qū)分普通數(shù)據(jù)與配置數(shù)據(jù)的控制位。
3.根據(jù)權(quán)利要求1所述的部分動態(tài)可重構(gòu)系統(tǒng)，其特征在于所述的可配置片上互連網(wǎng)絡(luò)的網(wǎng)絡(luò)接口中設(shè)有普通數(shù)據(jù)傳輸控制模塊和配置位流下載控制模塊；當(dāng)網(wǎng)絡(luò)接口從路由收到數(shù)據(jù)包時，先通過查詢包頭信息確定數(shù)據(jù)是普通數(shù)據(jù)還是配置數(shù)據(jù)，然后根據(jù)數(shù)據(jù)類型，將數(shù)據(jù)傳遞到相應(yīng)的普通數(shù)據(jù)接口或配置接口進行傳輸。
4.根據(jù)權(quán)利要求1或3所述的部分動態(tài)可重構(gòu)系統(tǒng)，其特征在于所述的可重構(gòu)IP包括細粒度可重構(gòu)IP，粗粒度可重構(gòu)IP，可重構(gòu)專用處理器IP。
5.根據(jù)權(quán)利要求4所述的部分動態(tài)可重構(gòu)系統(tǒng)，其特征在于系統(tǒng)還加入有各類靜態(tài) IP，這些靜態(tài)IP僅通過片上互連網(wǎng)絡(luò)傳遞數(shù)據(jù)。
全文摘要
本發(fā)明屬于可重構(gòu)電路系統(tǒng)設(shè)計技術(shù)領(lǐng)域，具體為一種部分動態(tài)可重構(gòu)系統(tǒng)。該系統(tǒng)是基于可配置片上互連網(wǎng)絡(luò)結(jié)構(gòu)實現(xiàn)的，具體包括細粒度可重構(gòu)IP、粗粒度可重構(gòu)IP、可重構(gòu)專用處理器IP等，各IP之間采用層次化的片上互連網(wǎng)絡(luò)相連。片上互連網(wǎng)絡(luò)設(shè)置有配置接口，使得任一可重構(gòu)IP均能通過互連網(wǎng)絡(luò)進行實時動態(tài)重配置。這樣，實時動態(tài)重配置部分可重構(gòu)IP，即實現(xiàn)了整體芯片的部分動態(tài)可重構(gòu)。該發(fā)明與傳統(tǒng)的總線宏結(jié)構(gòu)相比，具有更大的靈活性，實現(xiàn)方法也更為簡潔。對于快速構(gòu)建高性能部分動態(tài)可重構(gòu)系統(tǒng)有著重大意義。
文檔編號H04L12/56GK102413036SQ201110241488
公開日2012年4月11日 申請日期2011年8月22日 優(yōu)先權(quán)日2011年8月22日
發(fā)明者張芷英, 來金梅, 陳利光 申請人:復(fù)旦大學(xué)