專利名稱：一種軟硬件結(jié)合的廣播定位基帶處理芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動廣播電視技術(shù)領(lǐng)域，尤其涉及一種廣播定位基帶處理芯片。背景技術(shù)：
近年來，人們對室內(nèi)外精確定位的需求與日俱增，特別是在應對緊急情況時，準確定位更是顯得尤為重要?，F(xiàn)有技術(shù)中定位技術(shù)主要包括GPS定位、移動終端基站定位等。 現(xiàn)有技術(shù)中存在以下問題采用GPS定位的方式需要與衛(wèi)星進行通訊，因此現(xiàn)有的GPS(全球定位系統(tǒng))定位終端成本比較高。采用移動終端基站定位的方式需要與基站進行通訊， 因此需要移動終端具有定位功能，而當前的大量移動終端并不具有定位功能，而如果大量移動終端都與基站進行定位則會占用通訊資源?，F(xiàn)有技術(shù)中提供一種廣播定位信號生成方法、定位方法及裝置，見
公開日為2011 年02月16日，申請公開號為101977172的中國發(fā)明專利。其中所述廣播定位信號生成方法包括接收數(shù)據(jù)流，對所述數(shù)據(jù)流進行前向糾錯編碼和0FDM(正交頻分復用)調(diào)制，生成OFDM信號，并生成第一擴頻碼；根據(jù)所述第一擴頻碼對預設的電文比特信息進行擴頻調(diào)制，生成擴頻調(diào)制信號；在所述OFDM信號的每個時隙的傳輸標識信號和第一個同步信號之間，插入一個或一個以上所述擴頻調(diào)制信號，以及一個或一個以上所述第一擴頻碼，生成廣播定位信號。所述定位方法包括發(fā)送端生成廣播定位信號，并進行廣播；接收端根據(jù)接收到的至少三個不同的發(fā)送端的所述廣播定位信號，以及所述三個不同發(fā)送端的坐標對接收端進行定位。所述廣播定位信號生成裝置包括編碼調(diào)制模塊，用于接收數(shù)據(jù)流，對所述數(shù)據(jù)流進行前向糾錯編碼和OFDM調(diào)制，生成OFDM信號；擴頻碼生成模塊，用于生成第一擴頻碼； 擴頻調(diào)制模塊，用于根據(jù)所述第一擴頻碼對預設的電文比特信息進行擴頻調(diào)制，生成擴頻調(diào)制信號；插播成幀模塊，用于接收編碼調(diào)制模塊輸出的OFDM信號、擴頻碼生成模塊發(fā)送的第一擴頻碼和擴頻調(diào)制模塊發(fā)送的擴頻調(diào)制信號，在OFDM信號的每個時隙的傳輸標識信號和連接該傳輸標識信號的第一個同步信號之間，插入一個或一個以上所述擴頻調(diào)制信號，以及一個或一個以上所述第一擴頻碼，生成廣播定位信號。然而針對目前的廣播定位信號接收的基帶處理技術(shù)，只能夠接收廣播信號并不能得到廣播定位信號傳輸?shù)牟煌l(fā)射裝置發(fā)射的電文、廣播定位信號的時延差、信噪比參數(shù)，其基帶處理技術(shù)不能實現(xiàn)定位功能。

發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題，在于提供一種軟硬件結(jié)合的廣播定位基帶處理芯片， 它能夠?qū)崿F(xiàn)廣播接收和定位功能的基帶處理，而且兼顧了低功耗和靈活性，易于進行升級和擴展，易于支持多種廣播標準。本發(fā)明是這樣實現(xiàn)的一種軟硬件結(jié)合的廣播定位基帶處理芯片，它包括處理器單元、硬件加速接口單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元；所述OFDM信號解調(diào)解碼硬件加速單元連接到硬件加速接口單元、擴頻信號解擴硬件加速單元，所述硬件加速接口單元分別連接到擴頻信號解擴硬件加速單元、處理器單元；所述處理器單元完成OFDM信號和擴頻信號的基帶處理的部分或全部操作及整個系統(tǒng)工作流程的控制；所述OFDM信號解調(diào)解碼硬件加速單元接收基帶信號，并與處理器單元配合完成 OFDM信號的基帶處理，得到廣播定位信號中廣播的信源數(shù)據(jù)；所述擴頻信號解擴硬件加速單元與OFDM信號解調(diào)解碼硬件加速單元和處理器單元配合完成擴頻信號的基帶處理，得到廣播定位信號傳輸?shù)牟煌l(fā)射裝置發(fā)射的電文、廣播定位信號的時延差、信噪比的參數(shù)；從而實現(xiàn)對廣播定位信號中OFDM信號和擴頻信號進行基帶處理的功能。進一步的，所述處理器單元完成整個系統(tǒng)工作流程的控制，具體包括對OFDM信號進行基帶處理的工作流程控制、對擴頻信號進行基帶處理的工作流程控制及同時對OFDM 信號和擴頻信號進行基帶處理的工作流程控制。進一步的，所述OFDM信號解調(diào)解碼硬件加速單元，具體包括:AGC模塊、幀同步模塊、前端處理模塊、FFT模塊、解映射量化模塊、解交織解碼模塊，輸入信號分別輸送到AGC 模塊、幀同步模塊、前端處理模塊，所述幀同步模塊將幀同步的結(jié)果輸送到前端處理模塊， 所述前端處理模塊、FFT模塊、解映射量化模塊、解交織解碼模塊依次連接；所述AGC模塊進行輸入信號的增益控制；所述幀同步模塊進行幀同步，確定廣播信號幀的幀頭位置；所述前端處理模塊進行低通濾波、利用OFDM信號的循環(huán)前綴進行小數(shù)頻偏估計、進行定時同步調(diào)整、采樣鐘偏移校正、IQ不平衡的估計和校正、頻偏校正；所述FFT模塊進行FFT變換，將時域數(shù)據(jù)變換到頻域；所述解映射量化模塊進行均衡、解映射和量化；所述解交織解碼模塊將交織后的數(shù)據(jù)恢復為原先傳輸?shù)捻樞虿⑼瓿尚诺兰m錯碼的解碼。進一步的，所述擴頻信號解擴硬件加速單元還對精捕獲和跟蹤的所有路徑進行頻率校正和解擴。進一步的，所述OFDM信號解調(diào)解碼硬件加速單元還將輸入數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器中，使處理器單元能夠?qū)FDM信號和擴頻信號的數(shù)據(jù)直接進行基帶處理。進一步的，所述OFDM信號解調(diào)解碼硬件加速單元將定時調(diào)整和頻偏校正后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器和擴頻信號解擴硬件加速單元；或者所述OFDM信號解調(diào)解碼硬件加速單元將前端處理模塊處理好并經(jīng)過FFT模塊變換后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器；或者對于帶導頻的OFDM信號，所述OFDM信號解調(diào)解碼硬件加速單元還將提取出的導頻信號數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器，使處理器單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元能夠相互配合。進一步的，所述對OFDM信號進行基帶處理的工作流程控制，包括對輸入數(shù)據(jù)直接進行整個OFDM信號的基帶處理；或者，讓OFDM信號解調(diào)解碼硬件加速單元開始工作，等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的幀頭同步信號和小數(shù)頻偏估計的結(jié)果，對幀頭同步信號進行整數(shù)頻偏估計、采樣鐘偏移估計和定時估計，并將結(jié)果反饋給OFDM信號解調(diào)解碼硬件加速單元；其中所述的整數(shù)頻偏估計只在剛開始執(zhí)行1次；對于帶導頻的OFDM信號還要等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的導頻信號，對導頻信號進行小數(shù)頻偏估計和信道估計，并將結(jié)果反饋給OFDM信號解調(diào)解碼硬件加速單元；或者，讓OFDM信號解調(diào)解碼硬件加速單元開始工作，等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的幀頭同步信號、采樣鐘偏移估計和小數(shù)頻偏估計的結(jié)果，對幀頭同步信號進行整數(shù)頻偏估計和定時估計，并將結(jié)果反饋給OFDM信號解調(diào)解碼硬件加速單元；其中所述的整數(shù)頻偏估計只在剛開始執(zhí)行1次；然后，將解調(diào)解碼硬件加速單元進行FFT變換后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器，處理器單元對該數(shù)據(jù)進行解映射量化和解交織解碼，完成整個基帶處理。進一步的，所述對擴頻信號進行基帶處理的工作流程控制，包括對輸入數(shù)據(jù)直接進行整個擴頻信號的基帶處理；或者首先讓OFDM信號解調(diào)解碼硬件加速單元的AGC模塊、幀同步模塊、前端處理模塊開始工作，等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的進行了定時調(diào)整和頻偏校正的幀頭同步信號和小數(shù)頻偏估計的結(jié)果，對幀頭同步信號進行整數(shù)頻偏估計和粗捕獲，其中所述的整數(shù)頻偏估計只在剛開始計算粗略頻偏時執(zhí)行1 次；所述處理器單元根據(jù)粗捕獲的結(jié)果控制擴頻信號解擴硬件加速單元對哪些路徑信號進行精捕獲的頻率校正和解擴；根據(jù)精捕獲的結(jié)果和跟蹤環(huán)路的結(jié)果控制跟蹤的頻率校正和解擴的計算。進一步的，所述同時對OFDM信號和擴頻信號進行基帶處理的工作流程控制，將對 OFDM信號進行基帶處理的工作流程控制任選一種與對擴頻信號進行基帶處理的工作流程控制任選一種組合起來完成。本發(fā)明具有如下優(yōu)點本發(fā)明提出了一種軟硬件結(jié)合的廣播定位基帶處理芯片， 在實現(xiàn)廣播接收和定位功能的基帶處理的同時，兼顧了低功耗和靈活性，易于進行升級和擴展，易于支持多種廣播標準。

下面參照附圖結(jié)合實施例對本發(fā)明作進一步的說明。圖1為本發(fā)明芯片的結(jié)構(gòu)框圖。圖2為本發(fā)明OFDM信號解調(diào)解碼硬件加速單元的結(jié)構(gòu)框圖。圖3為擴頻信號解擴硬件加速單元一個通道的框圖。
具體實施方式請參閱圖1至圖3所示，對本發(fā)明的實施例進行詳細的說明。如圖1，一種軟硬件結(jié)合的廣播定位基帶處理芯片，它包括處理器單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元；所述OFDM信號解調(diào)解碼硬件加速單元連接到硬件加速接口單元、擴頻信號解擴硬件加速單元，所述硬件加速接口單元分別連接到擴頻信號解擴硬件加速單元、處理器單元。所述處理器單元完成OFDM信號和擴頻信號的基帶處理的部分或全部操作及整個系統(tǒng)工作流程的控制；所述OFDM信號解調(diào)解碼硬件加速單元接收基帶信號，并與處理器單元配合完成OFDM信號的基帶處理，得到廣播定位信號中廣播的信源數(shù)據(jù)；所述擴頻信號解擴硬件加速單元與OFDM信號解調(diào)解碼硬件加速單元和處理器單元配合完成擴頻信號的基帶處理，得到廣播定位信號傳輸?shù)牟煌l(fā)射裝置發(fā)射的電文、廣播定位信號的時延差、信噪比的參數(shù)；從而實現(xiàn)對廣播定位信號中OFDM信號和擴頻信號進行基帶處理的功能。所述處理器單元完成整個系統(tǒng)工作流程的控制，具體包括對OFDM信號進行基帶處理的工作流程控制、對擴頻信號進行基帶處理的工作流程控制及同時對OFDM信號和擴頻信號進行基帶處理的工作流程控制。如圖2，所述OFDM信號解調(diào)解碼硬件加速單元，具體包括AGC模塊、幀同步模塊、 前端處理模塊、FFT模塊、解映射量化模塊、解交織解碼模塊，輸入信號分別輸送到AGC模塊、幀同步模塊、前端處理模塊，所述幀同步模塊輸送到前端處理模塊，所述前端處理模塊、 FFT模塊、解映射量化模塊、解交織解碼模塊依次連接。所述AGC模塊進行輸入信號的增益控制；所述幀同步模塊進行幀同步，確定廣播信號幀的幀頭位置；所述前端處理模塊進行低通濾波、利用OFDM信號的循環(huán)前綴進行小數(shù)頻偏估計、進行定時同步調(diào)整、采樣鐘偏移校正、IQ不平衡的估計和校正、頻偏校正；所述FFT模塊進行FFT變換，將時域數(shù)據(jù)變換到頻域；所述解映射量化模塊進行均衡、解映射和量化；所述解交織解碼模塊將交織后的數(shù)據(jù)恢復為原先傳輸?shù)捻樞虿⑼瓿尚诺兰m錯碼的解碼。 所述OFDM信號解調(diào)解碼硬件加速單元能夠?qū)⑤斎霐?shù)據(jù)通過硬件加速接口單元傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器中，使處理器單元能夠?qū)FDM信號和擴頻信號的數(shù)據(jù)直接進行基帶處理，實現(xiàn)了全軟件的基帶處理方式。所述OFDM信號解調(diào)解碼硬件加速單元也能夠?qū)⑶岸颂幚砟K進行定時同步后的數(shù)據(jù)通過硬件加速接口單元傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器，同時將該數(shù)據(jù)傳輸?shù)綌U頻信號解擴硬件加速單元；所述OFDM信號解調(diào)解碼硬件加速單元還可以將前端處理模塊處理好并經(jīng)過FFT模塊變換后的數(shù)據(jù)通過硬件加速接口單元傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器；對于帶導頻的OFDM信號，所述OFDM信號解調(diào)解碼硬件加速單元還能夠?qū)⑻崛〕龅膶ьl信號數(shù)據(jù)通過硬件加速接口單元傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器；使處理器單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元能夠相互配合，實現(xiàn)對OFDM信號和擴頻信號進行軟硬件結(jié)合的基帶處理。所述擴頻信號解擴硬件加速單元對精捕獲和跟蹤的所有路徑進行頻率校正和解擴。它分為復數(shù)個通道，每個通道對應一個頻率校正和解擴處理由于精捕獲和跟蹤的頻率校正和解擴做的運算相同，只是處理的數(shù)據(jù)不同，因此不對精捕獲和跟蹤單獨設計通道，通過寄存器的不同配置值來確定一個通道進行精捕獲還是跟蹤的頻率校正和解擴處理。對一個路徑的跟蹤需要根據(jù)采用的算法占用多個通道。如圖3，為一個通道的框圖，本地載波發(fā)生器生成本地載波與輸入數(shù)據(jù)通過第一乘法器相乘完成頻率校正操作，然后再與本地參考序列發(fā)生器生成的本地參考序列，通過第二乘法器相乘并通過積分累加器進行累加得到解擴的結(jié)果。所述硬件加速接口單元包含一個異步橋，使處理器單元和OFDM信號解調(diào)解碼硬件加速單元、擴頻信號解擴硬件加速單元能夠工作在不同頻率，處理器單元一般要運行在較高的頻率以提高其處理能力，OFDM信號解調(diào)解碼硬件加速單元、擴頻信號解擴硬件加速單元一般要運行在較低的頻率以降低芯片功耗。所述對OFDM信號進行基帶處理的工作流程控制，包括全軟件的工作流程和軟硬件結(jié)合的工作流程。所述全軟件的工作流程據(jù)是對輸入數(shù)據(jù)直接進行整個OFDM信號的基帶處理。所述軟硬件結(jié)合的工作流程有兩種方式。第一種通過寫硬件加速接口單元的配置寄存器讓OFDM信號解調(diào)解碼硬件加速單元開始工作，通過硬件加速接口單元將幀頭同步信號和小數(shù)頻偏估計的結(jié)果傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器進行整數(shù)頻偏估計、定時估計和采樣鐘偏移估計，并將結(jié)果通過硬件加速接口單元反饋給解調(diào)解碼硬件加速單元；其中所述的整數(shù)頻偏估計只在剛開始執(zhí)行1次；對于帶導頻的OFDM信號還要通過硬件加速接口單元將解調(diào)解碼硬件加速單元傳輸過來的導頻信號傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器，對導頻信號進行小數(shù)頻偏估計和信道估計，并將結(jié)果通過硬件加速接口單元反饋給解調(diào)解碼硬件加速單元；對于帶導頻的OFDM信號的采樣鐘偏移估計也可以利用導頻信號進行計算；第二種，通過寫硬件加速接口單元的配置寄存器讓OFDM信號解調(diào)解碼硬件加速單元開始工作，通過硬件加速接口單元將幀頭同步信號傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器進行整數(shù)頻偏估計、定時估計和采樣鐘偏移估計，并將結(jié)果通過硬件加速接口單元反饋給解調(diào)解碼硬件加速單元；其中所述的整數(shù)頻偏估計只在剛開始執(zhí)行1次；然后，通過硬件加速接口單元將解調(diào)解碼硬件加速單元進行FFT變換后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器，處理器單元對該數(shù)據(jù)進行解映射量化和解交織解碼，完成整個基帶處理。所述對擴頻信號進行基帶處理的工作流程控制，包括全軟件的工作流程和軟硬件結(jié)合的工作流程。所述全軟件的工作流程就是對輸入數(shù)據(jù)直接進行整個擴頻信號的基帶處理；所述軟硬件結(jié)合的工作流程具體如下首先通過寫硬件加速接口單元的配置寄存器讓OFDM信號解調(diào)解碼硬件加速單元的AGC模塊、幀同步模塊和前端處理模塊開始工作， 通過硬件加速接口單元將解調(diào)解碼硬件加速單元進行了定時調(diào)整的幀頭同步信號和小數(shù)頻偏估計的結(jié)果傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器，對幀頭同步信號進行整數(shù)頻偏估計和粗捕獲，將整數(shù)頻偏估計的結(jié)果和小數(shù)頻偏估計的結(jié)果相加得到粗略頻偏，得到粗略頻偏后，整數(shù)頻偏估計和小數(shù)頻偏估計不再進行；所述處理器單元根據(jù)粗捕獲的結(jié)果通過寫硬件加速接口單元的配置寄存器控制擴頻信號解擴硬件加速單元對哪些路徑信號進行精捕獲的頻率校正和解擴；根據(jù)精捕獲的結(jié)果和跟蹤環(huán)路的結(jié)果改變硬件加速接口單元的配置寄存器的值，以控制跟蹤的頻率校正和解擴的計算。所述同時對OFDM信號和擴頻信號進行基帶處理的工作流程控制，將對OFDM信號進行基帶處理的工作流程控制任選一種與對擴頻信號進行基帶處理的工作流程控制任選一種組合起來完成。本發(fā)明的基帶處理芯片在使用第一種軟硬件結(jié)合的工作流程進行OFDM信號的基帶處理，使用軟硬件結(jié)合的工作流程進行擴頻信號的基帶處理時，系統(tǒng)功耗最低，且處理器單元資源消耗最少。當OFDM信號解調(diào)解碼硬件加速單元中實現(xiàn)的功能有更好的算法或者要支持原來未設計的標準時，在處理器單元能力足夠的前提下可以使用第二種軟硬件結(jié)合的工作流程或者全軟件的工作流程來進行OFDM信號的基帶處理。當擴頻信號解擴硬件加速單元中實現(xiàn)的功能有更好的算法或者要支持原來未設計的標準時，在處理器單元能力足夠的前提下可以使用全軟件的工作流程來進行擴頻信號的基帶處理。這樣，本發(fā)明的基帶處理芯片易于進行升級和擴展，且易于支持多種廣播標準。本發(fā)明基帶處理芯片可以通過增加處理器單元的處理能力或處理器單元的數(shù)量將信源解碼和定位程序也集成到一顆芯片中，也可以將射頻調(diào)諧器和模數(shù)轉(zhuǎn)換器也集成到該芯片中來提高芯片的集成度。
以上所述，僅為本發(fā)明較佳實施例而已，故不能依此限定本發(fā)明實施的范圍，即依本發(fā)明專利范圍及說明書內(nèi)容所作的等效變化與修飾，皆應仍屬本發(fā)明涵蓋的范圍內(nèi)。
權(quán)利要求
1.一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于它包括處理器單元、硬件加速接口單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元；所述OFDM 信號解調(diào)解碼硬件加速單元連接到硬件加速接口單元、擴頻信號解擴硬件加速單元，所述硬件加速接口單元分別連接到擴頻信號解擴硬件加速單元、處理器單元；所述處理器單元完成OFDM信號和擴頻信號的基帶處理的部分或全部操作及整個系統(tǒng)工作流程的控制；所述OFDM信號解調(diào)解碼硬件加速單元接收基帶信號，并與處理器單元配合完成OFDM 信號的基帶處理，得到廣播定位信號中廣播的信源數(shù)據(jù)；所述擴頻信號解擴硬件加速單元與OFDM信號解調(diào)解碼硬件加速單元和處理器單元配合完成擴頻信號的基帶處理，得到廣播定位信號傳輸?shù)牟煌l(fā)射裝置發(fā)射的電文、廣播定位信號的時延差、信噪比的參數(shù)；從而實現(xiàn)對廣播定位信號中OFDM信號和擴頻信號進行基帶處理的功能。
2.根據(jù)權(quán)利要求1所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述處理器單元完成整個系統(tǒng)工作流程的控制，具體包括對OFDM信號進行基帶處理的工作流程控制、對擴頻信號進行基帶處理的工作流程控制及同時對OFDM信號和擴頻信號進行基帶處理的工作流程控制。
3.根據(jù)權(quán)利要求1所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述OFDM信號解調(diào)解碼硬件加速單元，具體包括:AGC模塊、幀同步模塊、前端處理模塊、FFT 模塊、解映射量化模塊、解交織解碼模塊，輸入信號分別輸送到AGC模塊、幀同步模塊、前端處理模塊，所述幀同步模塊將幀同步的結(jié)果輸送到前端處理模塊，所述前端處理模塊、FFT 模塊、解映射量化模塊、解交織解碼模塊依次連接；所述AGC模塊進行輸入信號的增益控制；所述幀同步模塊進行幀同步，確定廣播信號幀的幀頭位置；所述前端處理模塊進行低通濾波、利用OFDM信號的循環(huán)前綴進行小數(shù)頻偏估計、進行定時同步調(diào)整、采樣鐘偏移校正、IQ不平衡的估計和校正、頻偏校正；所述FFT模塊進行FFT變換，將時域數(shù)據(jù)變換到頻域；所述解映射量化模塊進行均衡、解映射和量化；所述解交織解碼模塊將交織后的數(shù)據(jù)恢復為原先傳輸?shù)捻樞虿⑼瓿尚诺兰m錯碼的解碼。
4.根據(jù)權(quán)利要求1所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述擴頻信號解擴硬件加速單元還對精捕獲和跟蹤的所有路徑進行頻率校正和解擴。
5.根據(jù)權(quán)利要求1所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述OFDM信號解調(diào)解碼硬件加速單元還將輸入數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器中，使處理器單元能夠?qū)FDM信號和擴頻信號的數(shù)據(jù)直接進行基帶處理。
6.根據(jù)權(quán)利要求1所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述OFDM信號解調(diào)解碼硬件加速單元將定時調(diào)整和頻偏校正后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器和擴頻信號解擴硬件加速單元；或者所述OFDM信號解調(diào)解碼硬件加速單元將前端處理模塊處理好并經(jīng)過FFT模塊變換后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器；或者對于帶導頻的OFDM信號，所述OFDM信號解調(diào)解碼硬件加速單元還將提取出的導頻信號數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部的存儲器，使處理器單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元能夠相互配合。
7.根據(jù)權(quán)利要求2所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述對OFDM信號進行基帶處理的工作流程控制，包括對輸入數(shù)據(jù)直接進行整個OFDM信號的基帶處理；或者，讓OFDM信號解調(diào)解碼硬件加速單元開始工作，等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的幀頭同步信號和小數(shù)頻偏估計的結(jié)果，對幀頭同步信號進行整數(shù)頻偏估計、采樣鐘偏移估計和定時估計，并將結(jié)果反饋給OFDM信號解調(diào)解碼硬件加速單元；其中所述的整數(shù)頻偏估計只在剛開始執(zhí)行1次；對于帶導頻的OFDM信號還要等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的導頻信號，對導頻信號進行小數(shù)頻偏估計和信道估計，并將結(jié)果反饋給OFDM信號解調(diào)解碼硬件加速單元；或者，讓OFDM信號解調(diào)解碼硬件加速單元開始工作，等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的幀頭同步信號、采樣鐘偏移估計和小數(shù)頻偏估計的結(jié)果，對幀頭同步信號進行整數(shù)頻偏估計和定時估計，并將結(jié)果反饋給OFDM信號解調(diào)解碼硬件加速單元；其中所述的整數(shù)頻偏估計只在剛開始執(zhí)行1次；然后，將解調(diào)解碼硬件加速單元進行FFT變換后的數(shù)據(jù)傳輸?shù)教幚砥鲉卧獌?nèi)部存儲器，處理器單元對該數(shù)據(jù)進行解映射量化和解交織解碼， 完成整個基帶處理。
8.根據(jù)權(quán)利要求2所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述對擴頻信號進行基帶處理的工作流程控制，包括對輸入數(shù)據(jù)直接進行整個擴頻信號的基帶處理；或者首先讓OFDM信號解調(diào)解碼硬件加速單元的AGC模塊、幀同步模塊、前端處理模塊開始工作，等待OFDM信號解調(diào)解碼硬件加速單元傳輸過來的進行了定時調(diào)整和頻偏校正的幀頭同步信號和小數(shù)頻偏估計的結(jié)果，對幀頭同步信號進行整數(shù)頻偏估計和粗捕獲，其中所述的整數(shù)頻偏估計只在剛開始計算粗略頻偏時執(zhí)行1次；所述處理器單元根據(jù)粗捕獲的結(jié)果控制擴頻信號解擴硬件加速單元對哪些路徑信號進行精捕獲的頻率校正和解擴；根據(jù)精捕獲的結(jié)果和跟蹤環(huán)路的結(jié)果控制跟蹤的頻率校正和解擴的計算。
9.根據(jù)權(quán)利要求2所述的一種軟硬件結(jié)合的廣播定位基帶處理芯片，其特征在于所述同時對OFDM信號和擴頻信號進行基帶處理的工作流程控制，將對OFDM信號進行基帶處理的工作流程控制任選一種與對擴頻信號進行基帶處理的工作流程控制任選一種組合起來完成。
全文摘要
本發(fā)明公開了一種軟硬件結(jié)合的廣播定位基帶處理芯片，包括處理器單元、OFDM信號解調(diào)解碼硬件加速單元和擴頻信號解擴硬件加速單元；所述處理器單元完成OFDM信號和擴頻信號的基帶處理的部分或全部操作及系統(tǒng)工作流程的控制；所述OFDM信號解調(diào)解碼硬件加速單元與處理器單元配合完成OFDM信號的基帶處理；所述擴頻信號解擴硬件加速單元與OFDM信號解調(diào)解碼硬件加速單元和處理器單元配合完成擴頻信號的基帶處理；從而實現(xiàn)對廣播定位信號中OFDM信號和擴頻信號進行基帶處理的功能。本發(fā)明基帶處理芯片兼顧了低功耗和靈活性，易于進行升級和擴展，易于支持多種廣播標準。
文檔編號H04L27/26GK102325113SQ20111012980
公開日2012年1月18日 申請日期2011年5月18日 優(yōu)先權(quán)日2011年5月18日
發(fā)明者夏海軍, 張善旭, 張毅敏 申請人:福州瑞芯微電子有限公司