專利名稱：移動(dòng)窗求和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字信號(hào)處理和數(shù)字通信技術(shù)領(lǐng)域，尤其是涉及一種移動(dòng)累加求和電路。
背景技術(shù)：
移動(dòng)窗求和電路廣泛應(yīng)用于數(shù)字信號(hào)處理和數(shù)字通信中。在正交頻分復(fù)用技術(shù) (OFDM)等系統(tǒng)中，經(jīng)過(guò)復(fù)雜的無(wú)線信道，載波信號(hào)會(huì)發(fā)生偏移現(xiàn)象，這會(huì)導(dǎo)致系統(tǒng)性能?chē)?yán)重 下降。由于接收端無(wú)法得知接收信號(hào)的初始發(fā)送時(shí)間以及信道造成的相位旋轉(zhuǎn)，需要用最 大似然估計(jì)(ML—Maximum Likelihood)來(lái)估計(jì)符號(hào)偏移和頻率偏移。最大似然估計(jì)需要 對(duì)連續(xù)長(zhǎng)度為m的數(shù)據(jù)流進(jìn)行實(shí)時(shí)累加求和，可用如

圖1所示的移動(dòng)窗來(lái)實(shí)現(xiàn)最大似然估 計(jì)。圖中，k表示數(shù)據(jù)編號(hào)，在當(dāng)前時(shí)刻，需要對(duì)Din[K]到Din[K+m-l]的數(shù)據(jù)進(jìn)行累加求 和，在下一個(gè)時(shí)間節(jié)拍，數(shù)據(jù)向前移動(dòng)一位至Din[K+l]，則需要對(duì)Din [k+Ι]到Din [K+m]的 數(shù)據(jù)進(jìn)行累加求和?，F(xiàn)有技術(shù)中，最大似然估計(jì)的基本實(shí)現(xiàn)方法可采用如圖2所示寄存器鏈和圖3所 示華萊士樹(shù)加法器。使用如圖4所示的累加器替代華萊士樹(shù)，可有效簡(jiǎn)化加法電路。但該 電路中仍存在大移位的寄存器組，電路面積和功耗仍有進(jìn)一步優(yōu)化的空間。相比而言，SRAM 存儲(chǔ)單元的硬件資源消耗要小于寄存器，同時(shí)，當(dāng)移位寄存器向前移動(dòng)一位時(shí)，所有的寄存 器都存在翻轉(zhuǎn)的可能，而基于SRAM的FIFO，只需更完成一個(gè)數(shù)據(jù)存儲(chǔ)單元的讀和寫(xiě)。為進(jìn) 一步減小面積、電路節(jié)點(diǎn)翻轉(zhuǎn)、降低功耗，本發(fā)明提出用SRAM實(shí)現(xiàn)FIFO替代原有結(jié)構(gòu)中的 移位寄存器鏈。本發(fā)明提供一種移動(dòng)窗求和電路，克服現(xiàn)有技術(shù)的以上缺陷，使得移位寄存器鏈 路得以簡(jiǎn)化，從而有效地減小芯片面積及功耗。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種移動(dòng)窗求和電路，用于OFDM接收端同步系統(tǒng)。本發(fā)明 移動(dòng)窗求和電路，包括
先進(jìn)先出數(shù)據(jù)緩存器，其輸入端輸入外部數(shù)據(jù)輸入序列； 取負(fù)模塊，其輸入端與所述先進(jìn)先出數(shù)據(jù)緩存器的輸出端連接； 加法器，其輸入端與所述取負(fù)模塊的輸出端連接；
加法器，其一個(gè)輸入端與所述加法器的輸出端連接，另一個(gè)輸入端輸入外部數(shù)據(jù)輸入 序列；
寄存器，其輸入端與所述加法器的輸出端連接；其輸出端輸出數(shù)據(jù)累加和，所述數(shù)據(jù)累 加和輸入到所述加法器的輸入端；
其中，當(dāng)k < m時(shí)，所述輸出數(shù)據(jù)累加和為連續(xù)輸入的k個(gè)外部數(shù)據(jù)的累加和
權(quán)利要求
1.一種移動(dòng)窗求和電路，其特征在于，包括先進(jìn)先出數(shù)據(jù)緩存器(1 )，其輸入端輸入外部數(shù)據(jù)輸入序列Din (η)； 取負(fù)模塊(2)，其輸入端與所述先進(jìn)先出數(shù)據(jù)緩存器(1)的輸出端連接； 加法器(3)，其輸入端與所述取負(fù)模塊(2)的輸出端連接；加法器(4)，其一個(gè)輸入端與所述加法器(3)的輸出端連接，另一個(gè)輸入端輸入所述外 部數(shù)據(jù)輸入序列Din (η)；寄存器(5)，其輸入端與所述加法器(4)的輸出端連接；其輸出端輸出數(shù)據(jù)累加和 Delta(Ii),并且所述數(shù)據(jù)累加和Delta(Ii)被輸入到所述加法器(3)的輸入端；其中，當(dāng)時(shí)，所述輸出數(shù)據(jù)累加和為連續(xù)輸入的k個(gè)外部數(shù)據(jù)的累加和
2.如權(quán)利要求1所述移動(dòng)窗求和電路，其特征在于，所述先進(jìn)先出數(shù)據(jù)緩存器(1)的存 儲(chǔ)深度(m)等于移動(dòng)窗連續(xù)累加數(shù)據(jù)的個(gè)數(shù)。
3.如權(quán)利要求1所述移動(dòng)窗求和電路，其特征在于，當(dāng)所述外部數(shù)據(jù)輸入序列的數(shù)據(jù) 序列個(gè)數(shù)(η)小于或等于所述存儲(chǔ)深度(m)時(shí)，所述先進(jìn)先出數(shù)據(jù)緩存器(1)的輸出為O ； 當(dāng)所述數(shù)據(jù)序列個(gè)數(shù)(η)大于存儲(chǔ)深度(m)時(shí)，所述先進(jìn)先出數(shù)據(jù)緩存器(1)的輸出為所述 數(shù)據(jù)序列個(gè)數(shù)(η)減去所述存儲(chǔ)深度(m)。
全文摘要
本發(fā)明公開(kāi)了一種移位窗求和電路，包括先進(jìn)先出數(shù)據(jù)緩存器、取負(fù)模塊、兩個(gè)加法器、寄存器、數(shù)據(jù)初始化控制模塊。本發(fā)明可根據(jù)移位窗內(nèi)的輸入數(shù)據(jù)進(jìn)行累加求和，避免大量移位寄存器的使用，電路結(jié)構(gòu)簡(jiǎn)單，減少電路節(jié)點(diǎn)翻轉(zhuǎn)次數(shù)，有效降低電路資源和功耗，可應(yīng)用于OFDM接收系統(tǒng)同步中實(shí)現(xiàn)最大似然估計(jì)。
文檔編號(hào)H04L27/26GK102148794SQ20111008359
公開(kāi)日2011年8月10日 申請(qǐng)日期2011年4月2日 優(yōu)先權(quán)日2011年4月2日
發(fā)明者李小進(jìn), 賴宗聲 申請(qǐng)人:華東師范大學(xué)