專利名稱：基于發(fā)射天線的多通道同步上變頻系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雷達(dá)通信技術(shù)領(lǐng)域，更進(jìn)一步涉及一種可用于雷達(dá)發(fā)射多波束檢測、 地面測控通信一站多星的發(fā)射數(shù)字多波束形成系統(tǒng)的同步上變頻方法，可用于解決多波束多路相干發(fā)射同步性問題。
背景技術(shù)：
目前，上變頻技術(shù)主要有模擬上變頻和數(shù)字上變頻(Digital Up Converter, DUC) 兩種實現(xiàn)方法，已成熟使用的是數(shù)字上變頻技術(shù)。胡應(yīng)添等人在其專利申請文件《多通道數(shù)字上變頻系統(tǒng)及其數(shù)字上變頻方法》(公開號CN 101119356A，申請?zhí)?00710145181. 7，申請日2007. 8. 21)中公開了一種多通道數(shù)字上變頻方法。該方法對每個通道數(shù)據(jù)先進(jìn)行通道選擇處理，然后將通道數(shù)據(jù)進(jìn)行獨立處理，最后對通道數(shù)據(jù)進(jìn)行累加計算，輸出高速的調(diào)制信號。該方法雖然實現(xiàn)了多通道數(shù)字上變頻功能，但對于大陣列發(fā)射通信系統(tǒng)而言，該方法不僅需要大量硬件資源，而且難以保證系統(tǒng)的多路相干發(fā)射同步性問題。由此導(dǎo)致該數(shù)字上變頻方法在大陣列發(fā)射通信系統(tǒng)中難以廣泛應(yīng)用。梁廣、龔文斌、劉會杰、余金培等人在文獻(xiàn)“星載多波束發(fā)射陣列天線多通道數(shù)字上變頻設(shè)計”(《宇航學(xué)報》2009年11月第30卷，第6期，第2270頁)中公開了一種多波束多通道上變頻技術(shù)。該上變頻技術(shù)采用多通道數(shù)字上變頻并行處理算法，同時設(shè)計了一個集混頻濾波和預(yù)加重處理功能于一體的復(fù)合濾波器，并結(jié)合反饋式增強鎖相環(huán)技術(shù)提高了陣列天線各通道的幅相一致性。該技術(shù)雖然提高了射頻通道幅頻響應(yīng)的平坦性與一致性，但沒有解決多通道通信的同步問題。對于一些實時性能要求高的實際通信環(huán)境中，要求精確地實現(xiàn)載波同步、時鐘同步與幀同步來保證系統(tǒng)的優(yōu)越性和先進(jìn)性，否則直接影響整個通信系統(tǒng)的性能。由此導(dǎo)致該數(shù)字上變頻方法在發(fā)射數(shù)字多波束技術(shù)中難以廣泛應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)不足，提出一個基于發(fā)射天線的多通道數(shù)字上變頻系統(tǒng)，用于對處理速度、精度、穩(wěn)定度要求較高的數(shù)字信號處理領(lǐng)域，并使用多路通道時鐘同步、信號幀同步和信號相位同步的處理方法，避免了多通道間由于干擾和延遲造成的不同步現(xiàn)象，從而解決了多波束多路相干發(fā)射的同步性問題，保證了系統(tǒng)的穩(wěn)定性和可靠性。為實現(xiàn)上述目的，本發(fā)明的多通道數(shù)字上變頻系統(tǒng)，包括數(shù)據(jù)高速傳輸單元、同步時鐘單元、多路數(shù)據(jù)幀同步處理單元、數(shù)據(jù)解包單元、數(shù)據(jù)相位同步調(diào)整單元、多通道多通道數(shù)字上變頻單元及發(fā)射機(jī)和發(fā)射天線。串行數(shù)據(jù)高速傳輸單元通過總線和線纜分別與多路數(shù)據(jù)幀同步處理單元和同步時鐘單元相連，同步時鐘單元和多路數(shù)據(jù)幀同步處理單元分別通過線纜和數(shù)據(jù)總線與數(shù)據(jù)解包單元相連，數(shù)據(jù)解包單元通過數(shù)據(jù)總線與數(shù)據(jù)相位調(diào)整單元相連，數(shù)據(jù)相位調(diào)整單元通過數(shù)據(jù)總線與多通道數(shù)字上變頻單元連接。發(fā)射機(jī)和發(fā)射天線設(shè)置多個通道。 本發(fā)明實現(xiàn)多通道同步上變頻方法的具體步驟如下(1)接收串行數(shù)據(jù)數(shù)據(jù)高速傳輸單元將系統(tǒng)輸入端口接收的時鐘和高速定點數(shù)據(jù)，經(jīng)同步串行總線分別傳輸?shù)酵綍r鐘單元和多路數(shù)據(jù)幀同步單元。(2)同步時鐘設(shè)計同步時鐘單元將數(shù)據(jù)高速傳輸單元送來的1路時鐘分為N路時鐘，選標(biāo)準(zhǔn)通道的時鐘作為標(biāo)準(zhǔn)時鐘，其余N-I路時鐘信號以該標(biāo)準(zhǔn)時鐘為參考進(jìn)行并行處理。(3)多路數(shù)據(jù)幀同步處理多路數(shù)據(jù)幀同步處理單元中的LVDS接收器對步驟1接收的串行數(shù)據(jù)進(jìn)行字節(jié)邊界對準(zhǔn)，實現(xiàn)了多路數(shù)據(jù)幀同步處理。(4)數(shù)據(jù)解包數(shù)據(jù)解包單元將步驟(3)得到的幀同步數(shù)據(jù)，在步驟(2)輸出的同步時鐘控制下進(jìn)行幀頭檢測，然后重新分配通道數(shù)據(jù)，解析出各個通道的原始數(shù)據(jù)。(5)數(shù)據(jù)相位同步調(diào)整數(shù)據(jù)相位調(diào)整單元接收步驟4的輸出結(jié)果，將標(biāo)準(zhǔn)通道對應(yīng)的DUC芯片配置為主片，對應(yīng)的數(shù)據(jù)相位做為標(biāo)準(zhǔn)相位，其余N-I個參考通道的數(shù)據(jù)相位內(nèi)部依次以標(biāo)準(zhǔn)相位為參考，對每個參考通道進(jìn)行相位差補償。(6)數(shù)字上邊頻多通道數(shù)字上變頻單元將步驟(5)的輸出對應(yīng)送入DUC芯片，對其進(jìn)行頻譜搬移和數(shù)模轉(zhuǎn)換。本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點第一，由于本發(fā)明多通道同步上變頻系統(tǒng)采用了全局并行、局部串行的結(jié)構(gòu)提高了系統(tǒng)實時性能，保證系統(tǒng)能夠?qū)崟r、快速、穩(wěn)定的并行處理獲得數(shù)據(jù)。第二，本發(fā)明的數(shù)據(jù)解包方法采用幀頭標(biāo)記技術(shù)，在保證前后級接口間數(shù)據(jù)流速匹配的基礎(chǔ)上簡單、快捷、準(zhǔn)確地解析出各個通道的原始數(shù)據(jù)。第三，本發(fā)明的多通道數(shù)字上變頻單元在多通道并行數(shù)據(jù)幀同步和相位同步的基礎(chǔ)上采用全數(shù)字式處理，實現(xiàn)了多通道數(shù)據(jù)同步變頻，不僅解決了發(fā)射天線多路相干發(fā)射的同步性問題，而且提高了多通道同步上變頻系統(tǒng)的可靠性和通用性。


圖1為本發(fā)明多通道同步上變頻系統(tǒng)的方框圖。圖2為本發(fā)明同步時鐘單元的方框圖。圖3為本發(fā)明多路數(shù)據(jù)幀同步處理單元的方框圖。圖4為本發(fā)明同步上變頻方法的流程圖。圖5為本發(fā)明同步上變頻系統(tǒng)實現(xiàn)同步的測試結(jié)果圖。
具體實施例方式下面結(jié)合圖1對本發(fā)明的基于發(fā)射天線的多通道同步上變頻系統(tǒng)做進(jìn)一步描述。
本發(fā)明的基于發(fā)射陣 列天線平臺的多通道同步上變頻系統(tǒng)包括數(shù)據(jù)高速傳輸單元、同步時鐘單元、多路數(shù)據(jù)幀同步處理單元、數(shù)據(jù)解包單元、數(shù)據(jù)相位同步調(diào)整單元、多通道數(shù)字上變頻單元及發(fā)射機(jī)和發(fā)射天線。發(fā)射通道包括N個發(fā)射機(jī)通道和與之一一對應(yīng)的 N個發(fā)射天線通道，本實施例中選取的通道個數(shù)N為16，其中通道1根據(jù)用戶實際需要選為標(biāo)準(zhǔn)通道，其余15路為參考通道。本發(fā)明的所有單元均在一片F(xiàn)PGA芯片和16片DUC芯片上實現(xiàn)，其中FPGA芯片將高速傳輸單元接收的串行數(shù)據(jù)依次經(jīng)過幀同步處理和數(shù)據(jù)解包處理，得到的16路幀同步信號并行發(fā)送至對應(yīng)的DUC芯片。DUC芯片用于完成時鐘同步、相位同步調(diào)整和數(shù)字上變頻，每一片DUC與一路發(fā)射通道對應(yīng)，本實施例中選用AD公司的AD9957芯片作為DUC芯片。數(shù)據(jù)高速傳輸單元接收串行高速數(shù)據(jù)。接收的串行數(shù)據(jù)傳輸格式定義如下標(biāo)準(zhǔn)通道的數(shù)據(jù)幀頭以一些特殊的碼形或自定義的特殊字節(jié)標(biāo)記，其余15個通道數(shù)據(jù)依次排列在標(biāo)準(zhǔn)通道數(shù)據(jù)之后，然后16路數(shù)據(jù)依次串行輸出。本實施例中，接收的標(biāo)準(zhǔn)通道數(shù)據(jù)幀頭定義為十六進(jìn)制數(shù)EB。串行數(shù)據(jù)輸入數(shù)據(jù)幀同步處理單元，通過字節(jié)邊界對準(zhǔn)找到數(shù)據(jù)字節(jié)邊界，完成數(shù)據(jù)的串并轉(zhuǎn)換，實現(xiàn)了 16路并行數(shù)據(jù)的幀同步。同步時鐘單元將1路系統(tǒng)時鐘分為N路時鐘，N路時鐘并行處理，實現(xiàn)多路時鐘同步。數(shù)據(jù)解包單元接收時鐘同步單元和數(shù)據(jù)幀同步單元的時鐘與數(shù)據(jù)，即16路幀同步數(shù)據(jù)在16路同步時鐘的獨立控制下送入數(shù)據(jù)解包單元。數(shù)據(jù)解包單元檢測輸入的并行數(shù)據(jù)，尋找特殊碼標(biāo)記的數(shù)據(jù)幀頭，然后將含幀頭標(biāo)記的一路數(shù)據(jù)送至標(biāo)準(zhǔn)通道，其余15 路數(shù)據(jù)按順序并行送入?yún)⒖纪ǖ?。本實施例中?shù)據(jù)解包單元檢測并行16路數(shù)據(jù)的幀頭，一旦檢測出幀頭為EB的通道數(shù)據(jù)，開始并行分配通道數(shù)據(jù)，即解析出各個通道的原始數(shù)據(jù)。解析數(shù)據(jù)通過數(shù)據(jù)總線送至AD9957芯片的數(shù)據(jù)相位同步調(diào)整單元。參考通道的數(shù)據(jù)相位依次以標(biāo)準(zhǔn)通道的相位為參考，對各個參考通道進(jìn)行相位差補償，實現(xiàn)多路并行數(shù)據(jù)的相位同步。多通道數(shù)字上變頻單元通過使用16片AD9957芯片，采用全數(shù)字模式，將完成了幀同步和相位同步的16路信號進(jìn)行頻譜搬移，并實現(xiàn)通道數(shù)據(jù)的數(shù)模轉(zhuǎn)換。為了保證數(shù)據(jù)傳輸時鐘的同步性，本發(fā)明的同步時鐘單元由2片時鐘分配器、16 片AD9957組成，結(jié)合圖2對同步時鐘單元實現(xiàn)16路時鐘同步的方法做進(jìn)一步描述，其具體步驟如下步驟1.獲取16路同源時鐘。將系統(tǒng)時鐘經(jīng)過時鐘分配器1得到16路同源時鐘，16路同源時鐘從FPGA芯片并行送至對應(yīng)的AD9957芯片。這里必須在繪制電路原理圖時將16路同源時鐘從FPGA到16 片AD9957的時鐘線纜設(shè)計為等長，避免AD9957內(nèi)部控制字因為板間線路距離不等而不能同時寫入多通道數(shù)字上變頻單元引起的時鐘延遲。步驟2.時鐘同步處理。由步驟1得到的16路同源時鐘分別分配給16片AD9957芯片，將標(biāo)準(zhǔn)通道對應(yīng)的 DUC芯片設(shè)為主片，主片在同步時鐘接口輸出一個時鐘，將這個時鐘經(jīng)過時鐘分配器2分出 16路時鐘，新的16路時鐘分別接至對應(yīng)的16片DUC芯片的同步時鐘接口，在DUC芯片內(nèi)部同步脈沖的作用下得到16路同步時鐘。圖3為本發(fā)明的多路數(shù)據(jù) 幀同步處理單元方框圖。當(dāng)數(shù)據(jù)高速傳輸時，時鐘不能保證對數(shù)據(jù)的正確采樣，所以要對數(shù)據(jù)進(jìn)行幀同步處理。實現(xiàn)多路數(shù)據(jù)幀同步有以下兩個步驟步驟1.實現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換。多路數(shù)據(jù)幀同步處理單元接收數(shù)據(jù)高速傳輸單元的串行數(shù)據(jù)。該單元使用經(jīng)PLL 倍頻后產(chǎn)生的位時鐘控制串行位流。因為傳輸信道上存在干擾和延時，所以該單元必須添加動態(tài)相位調(diào)整(DPA)和通道數(shù)據(jù)排列(CDA)電路補償數(shù)據(jù)和數(shù)據(jù)、數(shù)據(jù)和時鐘間的走線偏斜，串行位流經(jīng)DPA和CDA進(jìn)入移位寄存器。移位寄存器中的數(shù)據(jù)在位時鐘控制下并行打出，實現(xiàn)串行位流的并行轉(zhuǎn)換。步驟2.完成并行數(shù)據(jù)的幀同步處理。因為數(shù)據(jù)高速傳輸單元接收的數(shù)據(jù)字節(jié)是一位接一位串行傳送過來的，所以關(guān)鍵是在LVDS接收器內(nèi)找到這些以特殊碼定義的數(shù)據(jù)字節(jié)邊界。CDA電路有一控制端，此端每加上一個脈沖，串行數(shù)據(jù)流加入一位延遲，對應(yīng)的并行輸出數(shù)據(jù)右移一位，直至找到數(shù)據(jù)字節(jié)邊界。對脈沖的要求是高電平至少一個幀同步時鐘周期，低電平至少一個幀同步時鐘周期。例如，當(dāng)解串因子為4時，串行數(shù)據(jù)為0101_1100_0101_1100，則輸出中間兩個并行數(shù)據(jù)應(yīng)該為1100和0101，當(dāng)在CDA控制端加一脈沖后并行數(shù)據(jù)為1110_0010，再加脈沖并行數(shù)據(jù)為 0111_0001。圖4為本發(fā)明的同步上變頻方法流程圖。本發(fā)明使用16片AD9957實現(xiàn)數(shù)字上變頻功能，其方法為通過配置AD9957芯片內(nèi)部寄存器RAMI RAM5來實現(xiàn)的。根據(jù)AD9957芯片的串口寫操作時序，每個寄存器寫控制字時必須保證I0_UPDATE信號為低電平狀態(tài)。這里在同步寄存器RAM4配置完畢后應(yīng)將I0_UPDATE信號置高一段時間，保證寄存器RAMI RAM4控制字完全寫入AD9957芯片，然后再對RAM5寫控制字。所有寄存器寫完控制字之后， 16片AD9957的初始化完成，即實現(xiàn)了 16路數(shù)字上變頻。圖5為本發(fā)明同步上變頻系統(tǒng)實現(xiàn)同步的測試結(jié)果圖。為檢測本發(fā)明效果，系統(tǒng)實現(xiàn)多通道同步上變頻的方法為系統(tǒng)輸入端接收串行多通道數(shù)據(jù)，每個通道的數(shù)據(jù)相同， 如果各通道對應(yīng)的DUC芯片輸出端數(shù)據(jù)在每一時刻完全一致，則系統(tǒng)實現(xiàn)了同步上變頻的功能。本實施例的檢測環(huán)境為Altera公司的QuartuSII7. 2開發(fā)平臺，利用QuartusII7. 2 開發(fā)平臺自帶的測試工具SignalTap在線觀察。檢測結(jié)果顯示輸入相同的串行多路數(shù)據(jù)， 在AD9957輸出端得到的16路數(shù)據(jù)在每一時刻的值完全相同，即實現(xiàn)了多通道同步上變頻。
權(quán)利要求
1.一種基于發(fā)射天線的多通道同步上變頻系統(tǒng)，包括數(shù)據(jù)高速傳輸單元、同步時鐘單元、多路數(shù)據(jù)幀同步處理單元、數(shù)據(jù)解包單元、數(shù)據(jù)相位同步調(diào)整單元、多通道數(shù)字上變頻單元及發(fā)射機(jī)和發(fā)射天線；串行數(shù)據(jù)高速傳輸單元通過總線和線纜分別與多路數(shù)據(jù)幀同步處理單元和同步時鐘單元相連，同步時鐘單元和多路數(shù)據(jù)幀同步處理單元分別通過線纜和數(shù)據(jù)總線與數(shù)據(jù)解包單元相連，數(shù)據(jù)解包單元通過數(shù)據(jù)總線與數(shù)據(jù)相位調(diào)整單元相連，數(shù)據(jù)相位調(diào)整單元通過數(shù)據(jù)總線與多通道數(shù)字上變頻單元連接。
2.根據(jù)權(quán)利要求1所述的一種基于發(fā)射天線的多通道同步上變頻系統(tǒng)，其特征在于， 所述的發(fā)射機(jī)和發(fā)射天線設(shè)置N個發(fā)射通道，任選其中一個作為標(biāo)準(zhǔn)通道，其余為參考通道。
3.根據(jù)權(quán)利要求1所述的一種基于發(fā)射天線的多通道同步上變頻系統(tǒng)，其特征在于， 所述系統(tǒng)中的所有單元均由一片F(xiàn)PGA芯片和N片DUC芯片實現(xiàn)。
4.根據(jù)權(quán)利要求1所述的一種基于發(fā)射天線的多通道同步上變頻系統(tǒng)，其特征在于， 所述的DUC芯片選用AD9957芯片。
5.一種基于發(fā)射天線的多通道同步上變頻方法，包括如下步驟(1)接收串行數(shù)據(jù)數(shù)據(jù)高速傳輸單元將系統(tǒng)輸入端口接收的時鐘和高速定點數(shù)據(jù)，經(jīng)同步串行總線分別傳輸?shù)酵綍r鐘單元和多路數(shù)據(jù)幀同步單元；(2)同步時鐘設(shè)計同步時鐘單元將數(shù)據(jù)高速傳輸單元送來的1路時鐘分為N路時鐘，選標(biāo)準(zhǔn)通道的時鐘作為標(biāo)準(zhǔn)時鐘，其余N-I路時鐘信號以該標(biāo)準(zhǔn)時鐘為參考進(jìn)行并行處理；(3)多路數(shù)據(jù)幀同步處理單元中的LVDS接收器對步驟1接收的串行數(shù)據(jù)進(jìn)行字節(jié)邊界對準(zhǔn)，實現(xiàn)了多路數(shù)據(jù)幀同步處理；(4)數(shù)據(jù)解包數(shù)據(jù)解包單元將步驟(3)得到的幀同步數(shù)據(jù)，在步驟(2)輸出的同步時鐘控制下進(jìn)行幀頭檢測，然后重新分配通道數(shù)據(jù)，解析出各個通道的原始數(shù)據(jù)；(5)數(shù)據(jù)相位同步調(diào)整數(shù)據(jù)相位調(diào)整單元接收步驟4的輸出結(jié)果，將標(biāo)準(zhǔn)通道對應(yīng)的DUC芯片配置為主片， 對應(yīng)的數(shù)據(jù)相位做為標(biāo)準(zhǔn)相位，其余N-I個參考通道的數(shù)據(jù)相位內(nèi)部依次以標(biāo)準(zhǔn)相位為參考，對每個參考通道進(jìn)行相位差補償；(6)數(shù)字上邊頻多通道數(shù)字上變頻單元將步驟(5)的輸出對應(yīng)送入DUC芯片，對其進(jìn)行頻譜搬移和數(shù)模轉(zhuǎn)換。
6.根據(jù)權(quán)利要求5所述的基于發(fā)射天線的多通道同步上變頻方法，其特征在于，所述步驟(2)中的時鐘同步方法具體步驟如下2a)獲取N路同源時鐘同步時鐘單元中的時鐘分配器1將標(biāo)準(zhǔn)通道的系統(tǒng)時鐘分為N路同源時鐘，然后并行的N路同源時鐘分別并行驅(qū)動對應(yīng)通道的DUC芯片；2b)時鐘同步處理主片DUC芯片的同步時鐘接口經(jīng)過時鐘分配器2，分出的新的N路時鐘在DUC芯片內(nèi)部同步脈沖的控制下分別驅(qū)動對應(yīng)DUC芯片的同步時鐘產(chǎn)生寄存器，在同步時鐘接口得到 N路同步時鐘。
7.根據(jù)權(quán)利要求5所述的基于發(fā)射天線的多通道同步上變頻方法，其特征在于，所述步驟(3)中的多路數(shù)據(jù)幀同步處理方法具體步驟如下3a)實現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換多路數(shù)據(jù)幀同步處理單元以PLL倍頻后產(chǎn)生的位時鐘傳輸串行數(shù)據(jù)，經(jīng)過多路數(shù)據(jù)幀同步處理單元中的動態(tài)相位調(diào)整(DPA)和通道數(shù)據(jù)排列(CDA)電路補償數(shù)據(jù)和數(shù)據(jù)、數(shù)據(jù)和時鐘間的走線偏斜，再將串行數(shù)據(jù)進(jìn)入移位寄存器，然后在位時鐘的控制下并行打出數(shù)據(jù)；3b)完成并行數(shù)據(jù)的幀同步處理多路數(shù)據(jù)幀同步處理單元通過對CDA電路控制端加脈沖，將數(shù)據(jù)高速傳輸單元接收的串行數(shù)據(jù)進(jìn)行右移操作，直至找到以特殊碼定義的數(shù)據(jù)字節(jié)邊界。
8.根據(jù)權(quán)利要求5所述的基于發(fā)射天線的多通道同步上變頻方法，其特征在于，所述步驟(4)中的數(shù)據(jù)解包方法的步驟為在并行數(shù)據(jù)中尋找特殊碼標(biāo)記的數(shù)據(jù)幀頭，數(shù)據(jù)解包單元將含特殊碼標(biāo)記幀頭的一路數(shù)據(jù)分配給標(biāo)準(zhǔn)通道，其余數(shù)據(jù)按順序并行分配給參考通道，解析出各個通道的原始數(shù)據(jù)。
9.根據(jù)權(quán)利要求5所述的基于發(fā)射天線的多通道同步上變頻方法，其特征在于，所述步驟(5)中的相位同步調(diào)整方法的步驟為參考通道的數(shù)據(jù)相位依次以標(biāo)準(zhǔn)通道的相位為參考，對每個參考通道進(jìn)行相位差補償。
10.根據(jù)權(quán)利要求5所述的基于發(fā)射天線的多通道同步上變頻方法，其特征在于，所述步驟(6)中的多通道數(shù)字上變頻通過AD9957芯片中的寄存器RAMI RAM5配置實現(xiàn)。
全文摘要
一種基于發(fā)射天線的多通道同步上變頻系統(tǒng)及方法，該系統(tǒng)包括數(shù)據(jù)高速傳輸單元、同步時鐘單元、多路數(shù)據(jù)幀同步處理單元、數(shù)據(jù)解包單元、數(shù)據(jù)相位同步調(diào)整單元、多通道數(shù)字上變頻單元及發(fā)射機(jī)和發(fā)射天線。本發(fā)明的多通道同步上變頻方法為接收的串行數(shù)據(jù)經(jīng)過幀同步處理和數(shù)據(jù)解包變?yōu)椴⑿袛?shù)據(jù)，并行數(shù)據(jù)在同步時鐘的控制下再進(jìn)行相位同步調(diào)整，在完成幀同步和相位同步的基礎(chǔ)上采用全數(shù)字式進(jìn)行信號的頻譜搬移，最后通過發(fā)射機(jī)將射頻信號通過天線饋源發(fā)射出去。本發(fā)明能在通信信道存在干擾和延遲情況下，精確實現(xiàn)多通道同步上變頻，解決了發(fā)射天線多路相干發(fā)射的同步性問題，保證了系統(tǒng)各發(fā)射通道通信的可靠性與穩(wěn)定性。
文檔編號H04B7/26GK102201848SQ20111007159
公開日2011年9月28日 申請日期2011年3月23日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者宮延云, 廖桂生, 徐青, 曾操, 柳葉, 王青, 蘇磊, 陶海紅 申請人:西安電子科技大學(xué)