專利名稱：可使用外接同步的多種數(shù)據(jù)輸出格式攝像機(jī)的設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明屬計算機(jī)應(yīng)用范疇，特別涉及攝像機(jī)的數(shù)據(jù)。
背景技術(shù)：
現(xiàn)有攝像機(jī)，數(shù)據(jù)輸出格式單一，沒有采用外同步，也沒有多種數(shù)據(jù)格式的輸出。 這樣，在需要與外部事件同步的情況下，沒法實(shí)現(xiàn)與外部事件的同步。同時，由于輸出信號 單一，在外接設(shè)備需要進(jìn)行數(shù)字圖像處理時，必須有外部設(shè)備進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，既影響原 始數(shù)據(jù)質(zhì)量，又占用了外接設(shè)備的處理時間。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可使用外接同步的多種數(shù)據(jù)輸出格式攝像機(jī)的設(shè)計方 法。按照這種方法，實(shí)現(xiàn)現(xiàn)有攝像機(jī)外接場同步和行同步信號。并且數(shù)據(jù)可以用網(wǎng)絡(luò)接口輸 出，也可以用高速串行通信方式輸出，也可以用并行接口輸出。數(shù)據(jù)輸出格式可以為JPEG， Bayer, RGB, YUV 的任意一種。本發(fā)明的目的是這樣達(dá)到的利用可編程門陣列模塊FPGA進(jìn)行外接同步信號與 CCD時序的轉(zhuǎn)換，利用可編程門陣列模塊FPGA實(shí)現(xiàn)與外接同步的雙向通信。實(shí)現(xiàn)的方式是 在現(xiàn)有攝像機(jī)上外接發(fā)送同步信號和通信接口電路的外接設(shè)備，外接設(shè)備中發(fā)送同步信號 的模塊包括輸入行模塊、輸入場模塊、輸入時鐘模塊和輸入曝光模塊，通信接口電路包括高 速串行接口、并行接口、低壓差分信號接口和網(wǎng)絡(luò)接口電路，各個模塊通過弓I腳連接在可編 程門陣列FPGA相關(guān)引腳上。外接設(shè)備發(fā)送給攝像機(jī)控制命令，通過通信接口電路控制或通 過輸入同步信號對可編程門陣列進(jìn)行控制，輸入的同步信號可以是輸入場同步信號、輸入 行同步信號、輸入時鐘信號和輸入曝光控制信號的一種或兩種或三種或四種?？删幊踢壿?門陣列根據(jù)外接設(shè)備指令以及所輸入的控制信號產(chǎn)生圖像傳感器所需要的場同步信號，行 同步信號，時鐘信號，驅(qū)動時序信號，曝光控制信號，控制圖像傳感器按序輸出成像平面像 素的亮度信號?？删幊踢壿嬮T陣列收到圖像傳感器輸出成像平面像素的亮度信號；進(jìn)行Bayer變 換，生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號，對YUV格式 視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻壓縮。并根據(jù)外接設(shè)備的控制命令選擇像 素的亮度信號，RGB格式視頻信號，YUV格式視頻信號，M-JPEG格式視頻壓縮信號，H264視 頻壓縮信號中的一種或多種，輸出給外接設(shè)備。所述可編程門陣列所產(chǎn)生圖像傳感器所需要的場同步信號，行同步信號，時鐘信 號，驅(qū)動時序信號，曝光控制信號也可自己產(chǎn)生。在可編程門陣列FPGA上還外接有視頻壓縮處理芯片及其外圍電路?？删幊踢壿?門陣列收到圖像傳感器輸出成像平面像素的亮度信號后進(jìn)行Bayer變換，生成RGB格式視 頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號；可編程邏輯門陣列將視頻輸出信 號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA。在可編程門陣列FPGA上還外接有嵌入式芯片及其外圍電路。在外接的通信接口 中，高速串行接口，并行接口，低壓差分信號接口由FPGA實(shí)現(xiàn)，網(wǎng)絡(luò)接口由嵌入式芯片完 成，嵌入式芯片與FPGA之間通信通過板內(nèi)并行接口完成。可編程邏輯門陣列收到圖像傳感 器輸出成像平面像素的亮度信號后進(jìn)行Bayer變換，生成RGB格式視頻信號，再將RGB格式 視頻信號轉(zhuǎn)換為YUV格式視頻信號，對YUV格式視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264 視頻壓縮；并根據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，RGB格式視頻信號，YUV格式 視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或多種，輸出給外接設(shè) 備。在可編程門陣列FPGA上還外接有視頻壓縮處理芯片及其外圍電路和嵌入式芯片 及其外圍電路。在外接通信接口中，高速串行接口，并行接口，低壓差分信號接口由FPGA實(shí) 現(xiàn)，網(wǎng)絡(luò)接口由嵌入式芯片完成。嵌入式芯片與FPGA之間通信通過板內(nèi)并行接口完成；可 編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮度信號進(jìn)行Bayer變換，生成RGB 格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號。可編程邏輯門陣列將視 頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完成M-JPEG壓縮或H264壓縮， 并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA ；可編程邏輯門陣列FPGA根據(jù)外接設(shè)備的控制 命令選擇像素的亮度信號，RGB格式視頻信號，YUV格式視頻信號，M-JPEG格式視頻壓縮信 號，H264視頻壓縮信號中的一種或多種，輸出給外接設(shè)備。外接設(shè)備的通信接口中的高速串行接口包括PCI Express接口和RocketIO接□。本發(fā)明的優(yōu)點(diǎn)是提供了一種外接同步，可以使得曝光時刻與特定事件同步。比 如，在攝像機(jī)中，與50HZ工頻信號同步。也可以由外邊產(chǎn)生行場同步，與外接設(shè)備的運(yùn)算處 理同步。多種輸出接口和數(shù)據(jù)輸出格式，使得外接設(shè)備接口更加容易。外接設(shè)備軟件編程 更加快捷，并可以使用更少的程序運(yùn)行時間和使用更少的內(nèi)存。


圖1是本發(fā)明的方法示意圖。圖2是在可編程門陣列模塊上外接外部設(shè)備示意圖。圖3是在圖2基礎(chǔ)上，增加視頻壓縮處理芯片以及外圍電路接口模塊示意圖。圖4在圖2基礎(chǔ)上，增加嵌入式處理芯片以及外圍電路接口模塊示意圖。圖5在圖2基礎(chǔ)上，增加視頻壓縮處理芯片以及外圍電路接口模塊和嵌入式處理 芯片以及外圍電路接口模塊示意圖。圖6可編程門陣列產(chǎn)生圖像傳感器所需要的信息數(shù)據(jù)處理流程圖。圖7外接輸入行，場，時鐘和曝光電路圖。圖8外接串行，并行接口輸入電路圖。圖9網(wǎng)絡(luò)接口電路圖。圖10、11共同構(gòu)成視頻壓縮以及外圍電路接口模塊電路圖。圖12、13 (U10C)、14、15、16、17 (U10C)共同構(gòu)成嵌入式模塊以及外圍電路接口模 塊電路圖。
具體實(shí)施例方式附圖給出了本方法的四種具體實(shí)施例。在實(shí)施例1的基礎(chǔ)上可根據(jù)實(shí)際需要增加 不同的模塊實(shí)現(xiàn)不同外接輸出。實(shí)施例中，在模塊內(nèi)部以及模塊之間，網(wǎng)絡(luò)名相同的芯片引 腳存在短接關(guān)系。在實(shí)施例中，采用芯片的公司和型號如下
圖像傳感器 SONY公司，ICX205 可編程門陣列Xilnx公司，X3S1200 視頻壓縮芯片TOKYO公司，TE3310 嵌入式芯片Atmel公司，AR91RM9200 外接輸入行，場，時鐘和曝光電路均采用MAXIM公司，MAX3491 外接串行，并行接口輸入電路TI公司，SN74LVC16245。在四種實(shí)施例中，可編程門陣列對輸入數(shù)據(jù)的處理一致。保證了在有外接輸入信 號時使用輸入信號，沒有外接信號時使用可編程門陣列自己的信號。從圖6可知，可編程門 陣列產(chǎn)生圖像傳感器所需要的信息數(shù)據(jù)處理流程圖是分別對輸入場同步信號、輸入行同 步信號、輸入時鐘同步信號和輸入曝光同步信號進(jìn)行檢測，若有上述輸入信號，首先使用輸 入信號，若沒有輸入信號則使用可編程門陣列自己的場同步信號、行同步信號、時鐘同步信 號和曝光同步信號，控制圖像傳感器按序輸出成像平面像素的亮度信號。輸入信號模塊采 用了四塊MAX3491模塊，分別作為輸入行模塊、輸入場模塊、輸入時鐘模塊和曝光模塊。在實(shí)施例1，參見附圖2。在現(xiàn)有攝像機(jī)上外接發(fā)送同步信號和通信接口電路的外 接設(shè)備，外接設(shè)備中發(fā)送同步信號的模塊包括輸入行模塊、輸入場模塊、輸入時鐘模塊和曝 光模塊，通信接口電路包括高速串行接口、并行接口、低壓差分信號接口和網(wǎng)絡(luò)接口電路， 各個模塊通過引腳連接在可編程門陣列FPGA相關(guān)引腳上。外接設(shè)備發(fā)送給攝像機(jī)控制命 令，通過通信接口電路控制或通過輸入同步信號對可編程門陣列進(jìn)行控制，輸入的同步信 號可以是輸入場同步信號、輸入行同步信號、輸入時鐘信號和輸入曝光控制信號的一種或 兩種或三種或四種。可編程邏輯門陣列根據(jù)外接設(shè)備指令以及所輸入的控制信號產(chǎn)生圖像 傳感器所需要的場同步信號，行同步信號，時鐘信號，驅(qū)動時序信號，曝光控制信號，控制圖 像傳感器按序輸出成像平面像素的亮度信號。可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮度信號；進(jìn)行Bayer變 換，生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號，對YUV格式 視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻壓縮。并根據(jù)外接設(shè)備的控制命令選擇像 素的亮度信號，RGB格式視頻信號，YUV格式視頻信號，M-JPEG格式視頻信號，H264視頻壓 縮信號中的一種或多種，輸出給外接設(shè)備。實(shí)施例2，參見附圖3。實(shí)施例1的基礎(chǔ)上增加了視頻壓縮處理芯片及其外圍電路。 增加視頻壓縮處理芯片可以使專用的壓縮集成電路，也可以使數(shù)字信號處理(DSP)芯片。本 例使用的是TOKYO公司的TE3310芯片?？删幊踢壿嬮T陣列收到圖像傳感器輸出成像平面像素的亮度信號。進(jìn)行Bayer變 換，生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號?？删幊踢壿?門陣列將視頻輸出信號(RGB信號或者YUV信號)輸出給視頻壓縮處理芯片，由視頻壓縮處 理芯片完成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA。實(shí)施例3，參見附圖4。在實(shí)施例1的基礎(chǔ)上增加嵌入式處理芯片以及外圍電路接
6口模塊。增加的嵌入式處理芯片可以是ARM芯片，也可以是POWER PC芯片。本例使用的是 Atmel公司的AR91RM9200芯片。外接通信接口中的高速串行接口，并行接口，低壓差分信 號接口連接在可編程門陣列模塊上，由可編程門陣列模塊FPGA實(shí)現(xiàn)上述接口的雙向通信。 網(wǎng)絡(luò)接口連接在嵌入式芯片上，由嵌入式芯片完成網(wǎng)絡(luò)通信。嵌入式芯片與可編程門陣列 模塊FPGA之間的通信通過板內(nèi)并行接口完成?？删幊踢壿嬮T陣列收到圖像傳感器輸出成 像平面像素的亮度信號。進(jìn)行Bayer變換，生成RGB格式視頻信號，再將RGB格式視頻信號 轉(zhuǎn)換為YUV格式視頻信號，并對YUV格式視頻信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻 壓縮。并根據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，RGB格式視頻信號，YUV格式視頻 信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或多種，輸出給外接設(shè)備。實(shí)施例4，參見附圖5。在實(shí)施例1的基礎(chǔ)上增加視頻壓縮處理芯片及其外圍電路 和嵌入式處理芯片以及外圍電路接口模塊。與實(shí)施例3—樣，外接通信接口中的高速串行 接口，并行接口，低壓差分信號接口連接在可編程門陣列模塊上，由可編程門陣列模塊FPGA 實(shí)現(xiàn)上述接口的雙向通信。網(wǎng)絡(luò)接口連接在嵌入式芯片上，由嵌入式芯片完成網(wǎng)絡(luò)通信。嵌 入式芯片與可編程門陣列模塊FPGA之間的通信通過板內(nèi)并行接口完成?？删幊踢壿嬮T陣列收到圖像傳感器輸出成像平面像素的亮度信號。進(jìn)行Bayer變 換，生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號?？删幊踢壿?門陣列將視頻輸出信號(RGB信號或者YUV信號)輸出給視頻壓縮處理芯片，由視頻壓縮處 理芯片完成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA?？删幊?邏輯門陣列FPGA根據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，RGB格式視頻信號，YUV格 式視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或多種，輸出給外接 設(shè)備。
權(quán)利要求
1.一種可使用外接同步的多種數(shù)據(jù)輸出格式攝像機(jī)的設(shè)計方法，其特征在于利用可 編程門陣列模塊FPGA進(jìn)行外接同步信號與CCD時序的轉(zhuǎn)換，利用可編程門陣列模塊FPGA 實(shí)現(xiàn)與外接同步的雙向通信；實(shí)現(xiàn)的方式是在現(xiàn)有攝像機(jī)上外接發(fā)送同步信號和通信接 口電路的外接設(shè)備，外接設(shè)備中發(fā)送同步信號的模塊包括輸入行模塊、輸入場模塊、輸入時 鐘模塊和輸入曝光模塊，通信接口電路包括高速串行接口、并行接口、低壓差分信號接口和 網(wǎng)絡(luò)接口電路，各個模塊通過引腳連接在可編程門陣列FPGA相關(guān)引腳上；外接設(shè)備發(fā)送給 攝像機(jī)控制命令，通過通信接口電路控制或通過輸入同步信號對可編程門陣列進(jìn)行控制， 輸入的同步信號可以是輸入場同步信號、輸入行同步信號、輸入時鐘信號和輸入曝光控制 信號的一種或兩種或三種或四種；可編程邏輯門陣列根據(jù)外接設(shè)備指令以及所輸入的控制 信號產(chǎn)生圖像傳感器所需要的場同步信號，行同步信號，時鐘信號，驅(qū)動時序信號，曝光控 制信號，控制圖像傳感器按序輸出成像平面像素的亮度信號；可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮度信號；進(jìn)行Bayer變換， 生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號，對YUV格式視頻 信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻壓縮；并根據(jù)外接設(shè)備的控制命令選擇像素的 亮度信號，RGB格式視頻信號，YUV格式視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓 縮信號中的一種或多種，輸出給外接設(shè)備；所述可編程門陣列所產(chǎn)生圖像傳感器所需要的場同步信號，行同步信號，時鐘信 號，驅(qū)動時序信號，曝光控制信號也可自己產(chǎn)生。
2.如權(quán)利要求1所述的方法，其特征在于在可編程門陣列FPGA上還外接有視頻壓縮 處理芯片及其外圍電路；可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮度信號 后進(jìn)行Bayer變換，生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信 號；可編程邏輯門陣列將視頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理芯片完 成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA。
3.如權(quán)利要求1所述的方法，其特征在于在可編程門陣列FPGA上還外接有嵌入式 芯片及其外圍電路；在外接的通信接口中，高速串行接口，并行接口，低壓差分信號接口由 FPGA實(shí)現(xiàn)，網(wǎng)絡(luò)接口由嵌入式芯片完成，嵌入式芯片與FPGA之間通信通過板內(nèi)并行接口完 成；可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的亮度信號后進(jìn)行Bayer變換， 生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式視頻信號，對YUV格式視頻 信號進(jìn)行M-JPEG格式視頻壓縮和H264視頻壓縮；并根據(jù)外接設(shè)備的控制命令選擇像素的 亮度信號，RGB格式視頻信號，YUV格式視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓 縮信號中的一種或多種，輸出給外接設(shè)備。
4.如權(quán)利要求1所述的方法，其特征在于在可編程門陣列FPGA上還外接有視頻壓縮 處理芯片及其外圍電路和嵌入式芯片及其外圍電路；在外接通信接口中，高速串行接口，并 行接口，低壓差分信號接口由FPGA實(shí)現(xiàn)，網(wǎng)絡(luò)接口由嵌入式芯片完成；嵌入式芯片與FPGA 之間通信通過板內(nèi)并行接口完成；可編程邏輯門陣列收到圖像傳感器輸出成像平面像素的 亮度信號進(jìn)行Bayer變換，生成RGB格式視頻信號，再將RGB格式視頻信號轉(zhuǎn)換為YUV格式 視頻信號；可編程邏輯門陣列將視頻輸出信號輸出給視頻壓縮處理芯片，由視頻壓縮處理 芯片完成M-JPEG壓縮或H264壓縮，并將壓縮數(shù)據(jù)送給可編程邏輯門陣列FPGA ；可編程邏 輯門陣列FPGA根據(jù)外接設(shè)備的控制命令選擇像素的亮度信號，RGB格式視頻信號，YUV格式視頻信號，M-JPEG格式視頻壓縮信號，H264視頻壓縮信號中的一種或多種，輸出給外接設(shè)備。
5.如權(quán)利要求1或2或3或4所述的方法，其特征在于所述外接設(shè)備的通信接口中 的高速串行接口包括PCI Express接口和RocketIO接口。
全文摘要
可使用外接同步的多種數(shù)據(jù)輸出格式攝像機(jī)的設(shè)計方法涉及攝像機(jī)的數(shù)據(jù)輸出。利用可編程門陣列模塊進(jìn)行外接同步信號與CCD時序的轉(zhuǎn)換，實(shí)現(xiàn)與外接同步的雙向通信。在FPGA上外接輸入行模塊、輸入場模塊、輸入時鐘模塊和輸入曝光模塊來發(fā)送同步信號，外接高速串行接口、并行接口、低壓差分信號接口和網(wǎng)絡(luò)接口實(shí)現(xiàn)與外接同步的雙向通信。軟件控制FPGA首先使用外接控制信號。控制信號可以是輸入場同步信號、輸入行同步信號、輸入時鐘信號和輸入曝光控制信號的一種或兩種或三種或四種。外接設(shè)備還可增加視頻壓縮芯片或增加嵌入式芯片或增加視頻壓縮芯片和嵌入式芯片。本發(fā)明可使曝光時刻與特定事件同步、與外接設(shè)備的運(yùn)算處理同步，軟件編程快捷，程序運(yùn)行時間和內(nèi)存使用更少。
文檔編號H04N5/235GK102006420SQ20101059291
公開日2011年4月6日 申請日期2010年12月17日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者馮達(dá)敏, 吳志紅, 胡術(shù), 莫思特 申請人:四川川大智勝軟件股份有限公司