專利名稱：具有usb通信和自定位功能的無線電基站及通信方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線電通信技術(shù)，水聲浮標(biāo)測(cè)量技術(shù)，具體涉及水聲浮標(biāo)測(cè)量系統(tǒng)中 的船載分系統(tǒng)。
背景技術(shù)：
水聲浮標(biāo)測(cè)量系統(tǒng)主要由海面浮標(biāo)分系統(tǒng)和船載分系統(tǒng)兩部分組成。海面浮標(biāo)分 系統(tǒng)負(fù)責(zé)水下目標(biāo)信號(hào)的采集和處理；船載分系統(tǒng)負(fù)責(zé)水下目標(biāo)運(yùn)動(dòng)軌跡的解算和顯示。 海面浮標(biāo)分系統(tǒng)和船載分系統(tǒng)之間利用無線電通信進(jìn)行數(shù)據(jù)交換。船載分系統(tǒng)包括無線電 基站和顯控計(jì)算機(jī)。無線電基站需要完成與浮標(biāo)間無線電通信、與顯控計(jì)算機(jī)間數(shù)據(jù)通信，以及自身 的GPS定位。顯控計(jì)算機(jī)負(fù)責(zé)監(jiān)控整個(gè)系統(tǒng)的工作狀態(tài)、根據(jù)基站上傳的各種數(shù)據(jù)信息來 解算和顯示目標(biāo)的運(yùn)動(dòng)軌跡并將試驗(yàn)數(shù)據(jù)以文件形式保存。無線電通信鏈路通暢是系統(tǒng)正 常工作的重要條件之一。一旦無線電通信中斷，浮標(biāo)分系統(tǒng)的測(cè)量數(shù)據(jù)無法上傳到顯控計(jì) 算機(jī)，也就無法解算和顯示目標(biāo)的運(yùn)動(dòng)軌跡，同時(shí)也無法監(jiān)控浮標(biāo)分系統(tǒng)。無線電基站是水聲浮標(biāo)測(cè)量系統(tǒng)的關(guān)鍵設(shè)備之一，穩(wěn)定可靠的無線電基站是整個(gè) 系統(tǒng)正常工作的保證。相關(guān)文獻(xiàn)主要有文獻(xiàn)1.專利申請(qǐng)?zhí)?00580034463. 9通信控制方法、無線電通信系統(tǒng)、基站和移動(dòng) 站；文獻(xiàn)2.專利申請(qǐng)?zhí)?00580031494. 9通信控制方法、移動(dòng)通信系統(tǒng)、基站和無線電 網(wǎng)絡(luò)控制器；文獻(xiàn)3.專利申請(qǐng)?zhí)?00310123903. 0基站、通信系統(tǒng)和基站控制裝置；文獻(xiàn)4.專利申請(qǐng)?zhí)?00710180282. 8通信系統(tǒng)、基站及移動(dòng)站；文獻(xiàn)5.專利申請(qǐng)?zhí)?00710107940. 0無線電基站系統(tǒng)；文獻(xiàn)6.專利申請(qǐng)?zhí)?4107860. 4無線電通信裝置；文獻(xiàn)7.專利申請(qǐng)?zhí)?00810167479. 2無線電中繼站和無線電終端；文獻(xiàn)8.專利申請(qǐng)?zhí)?00710078845. 2 一種基站；文獻(xiàn)9.專利申請(qǐng)?zhí)?00710100709. 9 一種下行數(shù)據(jù)傳輸方法、系統(tǒng)及基站；文獻(xiàn)10.專利申請(qǐng)?zhí)?00580039638. 5移動(dòng)通信系統(tǒng)、移動(dòng)臺(tái)及無線基站；文獻(xiàn)11.專利申請(qǐng)?zhí)?00710108976. 0中繼站、基站以及通信系統(tǒng)；文獻(xiàn)12. Patent No :US2010080194 (Al) RADIO BASE STATION AND MOBILESTATION ；文獻(xiàn) 13.Patent No :US2010081446(Al)Wireless Base Station and Mobile Station。文獻(xiàn)1發(fā)明了一種通信控制方法、無線電通信系統(tǒng)、基站和移動(dòng)站，在執(zhí)行 HARQ (混合自動(dòng)重發(fā)控制)的無線電通信系統(tǒng)中，當(dāng)移動(dòng)站接收到ACK時(shí)，它使它的HARQ過程狀態(tài)返回自由狀態(tài)。文獻(xiàn)2發(fā)明了一種通信控制方法、移動(dòng)通信系統(tǒng)、基站和無線電網(wǎng)絡(luò)控制器，當(dāng)基 站向無線電網(wǎng)絡(luò)控制器遞交針對(duì)用作相位參考的S-CPICH的請(qǐng)求時(shí)，根據(jù)來自基站的請(qǐng) 求，在無線電網(wǎng)絡(luò)控制器中設(shè)置S-CPICH，并將所設(shè)置的S-CPICH報(bào)告給基站和移動(dòng)站。文獻(xiàn)3提供一種移動(dòng)通信系統(tǒng)，在基站無空閑通話信道或話務(wù)量為某一定程度以 上時(shí)，利用鄰近基站存在的空閑通話信道，謀求減小整個(gè)系統(tǒng)的呼損率，同時(shí)移動(dòng)臺(tái)不介入 無空閑通話信道的基站，能在短時(shí)間內(nèi)可靠地連接有空閑通話信道的基站。文獻(xiàn)4發(fā)明了一種通信系統(tǒng)、基站及移動(dòng)站。移動(dòng)站的各周期的值經(jīng)選擇未能0， 1，以外的值為互相不成倍數(shù)關(guān)系的數(shù)，且為質(zhì)數(shù)的多組，以所選擇的周期進(jìn)行各移動(dòng)站的 發(fā)送。文獻(xiàn)5提供一種無線電基站系統(tǒng)，包括用于執(zhí)行基帶信號(hào)處理的處理設(shè)備和通過 CPRI連接到處理設(shè)備的用于執(zhí)行RF信號(hào)處理的無線電設(shè)備。文獻(xiàn)6提供了一種無線電通信裝置在基站與各終端之間通信，當(dāng)基站向一個(gè)終端 發(fā)送呼叫終端消息時(shí)，將僅對(duì)呼叫終接的終端有用的識(shí)別消息插到指配該終端的一個(gè)時(shí)隙 的頭標(biāo)內(nèi)并發(fā)送出去。文獻(xiàn)7發(fā)明了一種無線電中繼站和無線電終端?？刂平邮仗幚?，使得可從第一無 線電單元接受無線電信號(hào)的第一接收周期，和可使用與用于從第一無線電單元接收無線電 信號(hào)的頻率不同的頻率從第一無線電單元接收無線電信號(hào)的第二接受周期至少部分交疊。文獻(xiàn)8發(fā)明了一種基站，發(fā)明的目的是要在基站使用定向射束發(fā)射專用信道時(shí)改 進(jìn)信道評(píng)估的準(zhǔn)確度并且增加下行鏈路容量。文獻(xiàn)9發(fā)明一種下行數(shù)據(jù)傳輸方法、系統(tǒng)及基站，公開了一種通信領(lǐng)域中下行數(shù) 據(jù)傳輸?shù)姆椒?、系統(tǒng)及基站。文獻(xiàn)10發(fā)明一種信道分配方法，連接無線接入網(wǎng)絡(luò)與IP網(wǎng)絡(luò)并提供聲音通信及 非聲音通信的IP多媒體子系統(tǒng)中的信道分配方法。文獻(xiàn)11發(fā)明了一種中繼站、基站以及通信系統(tǒng)，該中繼站可操作地從基站接收用 于控制移動(dòng)站的發(fā)送操作的第一信號(hào)，并且可操作地接收所述移動(dòng)站根據(jù)所述第一信號(hào)發(fā) 送的第二信號(hào)。文獻(xiàn)12公開了獲得一種基站和移動(dòng)站之間信號(hào)傳輸周期的方法，該周期與無線 電環(huán)境有關(guān)。文獻(xiàn)13發(fā)明了一種無線電基站，無線電基站的存儲(chǔ)器存儲(chǔ)了多元化計(jì)時(shí)模式，將 時(shí)間資源分配給各個(gè)移動(dòng)站。綜上所述，未見具有USB通信和自定位功能無線電基站的相關(guān)報(bào)道。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種穩(wěn)定可靠的具有USB通信和自定位功能的無線電基站。本發(fā)明的目的是這樣實(shí)現(xiàn)的本發(fā)明的具有USB通信和自定位功能的無線電基站的組成包括數(shù)字信號(hào)處理器 DSP1、可編程邏輯器件FPGA2、直接序列擴(kuò)頻電臺(tái)DSSS3、GPS接收機(jī)4、USB接口 6，基站通過USB接口 6與主控計(jì)算機(jī)5相連，可編程邏輯器件FPGA2和數(shù)字信號(hào)處理器DSPl相連， 直接序列擴(kuò)頻電臺(tái)DSSS3和可編程邏輯器件FPGA2相連，GPS接收機(jī)4和可編程邏輯器件 FPGA2相連。所述USB接口 6芯片是數(shù)字信號(hào)處理器DSPl自帶的USB模塊，通過USB固件程序 將應(yīng)用程序操作方式和硬件緊密相連?？删幊踢壿嬈骷﨔PGA2的接口邏輯包括可編程邏輯器件FPGA2與數(shù)字信號(hào)處理器 DSPl間的接口，可編程邏輯器件FPGA2與直接序列擴(kuò)頻電臺(tái)DSSS3間的接口，可編程邏輯器 件FPGA2與GPS接收機(jī)4間的接口?？删幊踢壿嬈骷﨔PGA2與數(shù)字信號(hào)處理器DSPl間的接口功能是數(shù)字信號(hào)處理器 DSPl將可編程邏輯器件FPGA2作為一個(gè)外設(shè)，主要的接口線包括數(shù)字信號(hào)處理器DSPl的數(shù) 據(jù)線9，地址線7以及必要的控制線8。可編程邏輯器件FPGA2與直接序列擴(kuò)頻電臺(tái)DSSS3間接口主要包括直接序列擴(kuò) 頻電臺(tái)基帶處理器3824A的控制接口 14、直接序列擴(kuò)頻電臺(tái)頻率綜合器3524A的控制接口 15、直接序列擴(kuò)頻電臺(tái)的數(shù)據(jù)接收接口 12、直接序列擴(kuò)頻電臺(tái)DSSS發(fā)送接口 13。基帶處理 器3824A主要控制無線電通信的碼片速率，調(diào)制方式等。頻率綜合器主要確定電臺(tái)的工作頻率。可編程邏輯器件FPGA2與GPS接收機(jī)4間接口主要包括GPS數(shù)據(jù)發(fā)送接口 10和 GPS數(shù)據(jù)接收接口 11。數(shù)字信號(hào)處理器DSPl中嵌有具有如下特征的軟件在上電復(fù)位19后，首先進(jìn)行 CSL庫(kù)初始化20，CSL庫(kù)初始化后就要對(duì)D使用到的片內(nèi)外設(shè)進(jìn)行初始化21，包括時(shí)鐘信號(hào) 發(fā)生器、定時(shí)器、DMA控制器、多通道緩沖串口 McBSP、外部存儲(chǔ)器接口 EMIF和USB模塊，在 對(duì)外設(shè)初始化后需要進(jìn)行直接序列擴(kuò)頻通信電臺(tái)和GPS接收機(jī)初始化22，所有初始化工作 完成后，DSP軟件就不斷查詢是否接收到來自主控計(jì)算機(jī)5的控制命令23，一旦接收到控制 命令就執(zhí)行相應(yīng)的控制命令程序24，執(zhí)行完后繼續(xù)查詢是否接收到新的控制命令。數(shù)字信號(hào)處理器上電復(fù)位后先初始化CSL庫(kù)20，CSL庫(kù)初始化后對(duì)數(shù)字信號(hào)處理 器所有使用到的片內(nèi)外設(shè)進(jìn)行初始化21，包括時(shí)鐘信號(hào)發(fā)生器、定時(shí)器、DMA控制器、多通 道緩沖串口 McBSP、外部存儲(chǔ)器接口 EMIF和USB接口，數(shù)字信號(hào)處理器初始化后對(duì)擴(kuò)頻通信 電臺(tái)和GPS接收機(jī)進(jìn)行必要的初始化設(shè)置22，所有初始化工作完成后，數(shù)字信號(hào)處理器就 在等待中斷，根據(jù)中斷向量表進(jìn)入相應(yīng)中斷服務(wù)程序23。中斷服務(wù)程序有三種接收PC機(jī)命令中斷26，接收GPS數(shù)據(jù)中斷25，接收無線電 數(shù)據(jù)中斷24。當(dāng)可編程成邏輯器件FPGA2接收到一個(gè)字節(jié)的GPS數(shù)據(jù)就向數(shù)字信號(hào)處理器DSPl 發(fā)出一個(gè)中斷信號(hào)，通知數(shù)字信號(hào)處理器DSPl讀取最新接收到的一個(gè)字節(jié)數(shù)據(jù)，數(shù)字信號(hào) 處理器DSPl中斷服務(wù)程序根據(jù)GPS消息數(shù)據(jù)結(jié)構(gòu)來判斷數(shù)據(jù)接收是否正確，詳細(xì)程序流程 圖參見圖12。當(dāng)可編程成邏輯器件FPGA2正確檢測(cè)到數(shù)據(jù)幀頭和基站地址后，每接收一個(gè)字就 向數(shù)字信號(hào)處理器DSPl觸發(fā)一次中斷信號(hào)，通知數(shù)字信號(hào)處理器DSPl來讀取新數(shù)據(jù)，數(shù)字 信號(hào)處理器DSPl根據(jù)數(shù)據(jù)結(jié)構(gòu)來提取相應(yīng)數(shù)據(jù)，詳細(xì)程序流程圖參見圖13。數(shù)字信號(hào)處理器DSPl通過USB6接收到PC機(jī)命令，根據(jù)數(shù)據(jù)結(jié)構(gòu)提取命令類型，并執(zhí)行相應(yīng)命令子程序。本發(fā)明技術(shù)方案包括兩個(gè)部分硬件設(shè)計(jì)和軟件設(shè)計(jì)。無線電基站硬件平臺(tái)是以 DSP和FPGA為核心的數(shù)字通信控制系統(tǒng)，其主要外部擴(kuò)展設(shè)備包括直接序列擴(kuò)頻通信OEM 電臺(tái)和GPS OEM接收機(jī)。DSP作為無線電基站的主控制器，負(fù)責(zé)協(xié)調(diào)基站各部分的工作。 FPGA作為DSP的協(xié)處理器，負(fù)責(zé)對(duì)GPS接收機(jī)和直接序列擴(kuò)頻通信OEM電臺(tái)等外部設(shè)備的 管理。GPS接收機(jī)為基站提供位置信息和時(shí)間信息。直接序列擴(kuò)頻通信OEM電臺(tái)實(shí)現(xiàn)基站 和浮標(biāo)之間的無線電數(shù)據(jù)交換。無線電基站的軟件設(shè)計(jì)包括了 FPGA軟件設(shè)計(jì)和DSP軟件 設(shè)計(jì)。DSP軟件是基站的上層控制程序，F(xiàn)PGA軟件是對(duì)底層硬件的邏輯控制程序，DSP軟件 和FPGA軟件相互配合，共同完成無線電基站的軟件功能。本發(fā)明的有益效果PC機(jī)通過USB接口與基站進(jìn)行通信，實(shí)時(shí)回傳測(cè)量數(shù)據(jù)，對(duì)浮 標(biāo)進(jìn)行參數(shù)設(shè)置，并且實(shí)現(xiàn)自定位功能。


圖1是用戶、軟件和硬件關(guān)系；
圖2是基站硬件結(jié)構(gòu)框圖3是FPGA主要接口框圖4是FPGA功能結(jié)構(gòu)模塊框圖5是GPS OEM接收機(jī)發(fā)送邏輯時(shí)序圖6是GPS OEM接收機(jī)接收邏輯時(shí)序圖7 (a)是直接序列擴(kuò)頻OEM電臺(tái)基帶處理器3824A控制邏輯寫時(shí)序圖
圖7 (b)是直接序列擴(kuò)頻OEM電臺(tái)基帶處理器3824A控制邏輯讀時(shí)序圖
圖8是直接序列擴(kuò)頻OEM電臺(tái)頻率綜合器3524控制邏輯時(shí)序圖9是直接序列擴(kuò)頻OEM電臺(tái)無線數(shù)據(jù)發(fā)射邏輯時(shí)序圖10是直接序列擴(kuò)頻OEM電臺(tái)同步接收邏輯時(shí)序圖11是DSP軟件程序流程圖12是GPS數(shù)據(jù)接收程序流程圖13是無線電通信數(shù)據(jù)接收程序流程圖14是接收PC機(jī)命令程序流程圖15是實(shí)時(shí)數(shù)據(jù)回傳程序流程圖16是USB固件程序流程圖。
具體實(shí)施例方式下面結(jié)合附圖舉例對(duì)本發(fā)明做更詳細(xì)地描述圖1是用戶、軟件和硬件關(guān)系?；臼且訢SP和FPGA為核心，集成了無線擴(kuò)頻通 信電臺(tái)和GPS接收機(jī)的數(shù)字通信控制系統(tǒng)，所以基站的軟件設(shè)計(jì)主要集中在FPGA和DSP軟 件設(shè)計(jì)上。DSP軟件是基站的上層控制程序，F(xiàn)PGA軟件是對(duì)底層硬件的邏輯控制程序，DSP 軟件和FPGA軟件相互配合，共同完成無線電基站的軟件功能。從圖1中可以看出顯控計(jì)算 機(jī)用戶、軟件、硬件之間層次非常清晰。DSP程序?yàn)轱@控計(jì)算機(jī)用戶提供服務(wù)支持，顯控計(jì)算 機(jī)用戶的任何操作都只和DSP軟件有關(guān)，與FPGA軟件和底層硬件沒有關(guān)系。同樣，F(xiàn)PGA程序?yàn)镈SP程序提供服務(wù)支持，當(dāng)DSP程序需要對(duì)擴(kuò)頻通信電臺(tái)和GPS接收機(jī)進(jìn)行操作時(shí)，只 需要使用FPGA程序提供的服務(wù)就行了，無需關(guān)心底層硬件。真正與擴(kuò)頻通信電臺(tái)和GPS接 收機(jī)有直接聯(lián)系的是FPGA軟件，F(xiàn)PGA軟件一方面保持與DSP軟件間的良好接口，另一方面 就是管理和控制擴(kuò)頻通信電臺(tái)和GPS接收機(jī)。這種層次性很強(qiáng)的結(jié)構(gòu)便于我們對(duì)各層進(jìn)行 管理和維護(hù)，并盡量減少對(duì)其他層的影響。圖2是系統(tǒng)硬件結(jié)構(gòu)框圖。系統(tǒng)硬件結(jié)構(gòu)包括通信DSP板(主要是DSP和FPGA)， 直接序列擴(kuò)頻通信模塊，GPS模塊等幾部分。基站通過USB 口與主控計(jì)算機(jī)之間進(jìn)行數(shù)據(jù) 交換，它是主控計(jì)算機(jī)與浮標(biāo)分系統(tǒng)之間通信的必經(jīng)之路并且向主控計(jì)算機(jī)提供基站分系 統(tǒng)的GPS定位信息。DSP只要完成與主控計(jì)算機(jī)和FPGA之間地?cái)?shù)據(jù)通信；并對(duì)數(shù)據(jù)進(jìn)行處 理。FPGA主要完成數(shù)據(jù)的串并-并串轉(zhuǎn)換和系統(tǒng)要求的接口邏輯；DGPS模塊主要提供基站 的GPS定位信息；直接序列擴(kuò)頻通信模塊主要完成綜合處理機(jī)和浮標(biāo)分系統(tǒng)之間的數(shù)據(jù)通
fn °從圖3中可以看出，F(xiàn)PGA要實(shí)現(xiàn)的接口邏輯包括FPGA與DSP間的接口，F(xiàn)PGA與 直接序列擴(kuò)頻電臺(tái)間的接口，F(xiàn)PGA與GPS間的接口以及FPGA與計(jì)算機(jī)間的接口。FPGA與 DSP間的接口功能是對(duì)DSP將FPGA作為一個(gè)外設(shè)訪問的時(shí)候作出相應(yīng)的響應(yīng)，主要的接口 線就是DSP的數(shù)據(jù)線，地址線以及必要的控制線。FPGA與直接序列擴(kuò)頻電臺(tái)間接口的主要 功能是對(duì)直接序列擴(kuò)頻電臺(tái)發(fā)送口，接收口和控制口的訪問。直接序列擴(kuò)頻電臺(tái)有它自己 專用的通信協(xié)議和控制接口。直接序列擴(kuò)頻電臺(tái)的通信協(xié)議相對(duì)比較簡(jiǎn)單，主要就是把并 行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。然而直接序列擴(kuò)頻電臺(tái)的控制卻很復(fù)雜，需要DSP和FPGA共同來 完成。直接序列擴(kuò)頻電臺(tái)的控制主要分成兩部分一部分是3824A的控制，主要是控制無線 電通信的碼片速率，調(diào)制方式等等；另一部分是3524A的控制，這一部分主要是確定電臺(tái)的 工作頻率。FPGA與GPS接收機(jī)間的接口是標(biāo)準(zhǔn)的RS232異步串口，用于發(fā)送命令和接收對(duì) 命令的執(zhí)行結(jié)果。FPGA與PC機(jī)的接口主要完成FPGA向PC機(jī)的標(biāo)志數(shù)據(jù)發(fā)送，通知計(jì)算機(jī) 可以通過USB接口從DSP讀取數(shù)據(jù)了，這也是個(gè)標(biāo)準(zhǔn)的RS232異步串口。圖4是FPGA功能結(jié)構(gòu)模塊框圖。FPGA內(nèi)部邏輯設(shè)計(jì)采用模塊化設(shè)計(jì)，各個(gè)模塊之 間相互獨(dú)立，這樣做的好處是系統(tǒng)的維護(hù)非常方便，增減系統(tǒng)的功能是只需要方使地加入 或刪除相應(yīng)的模塊即可，而不會(huì)影響到其它的模塊。FPGA的所有功能模塊經(jīng)過I/O地址，系 統(tǒng)狀態(tài)寄存器和系統(tǒng)控制寄存器封裝成一個(gè)整體。應(yīng)用程序只要通過I/O接口，系統(tǒng)狀態(tài) 寄存器和系統(tǒng)控制寄存器就可以控制整個(gè)FPGA以及外設(shè)的運(yùn)行或了解它們的運(yùn)行狀態(tài)。圖5是GPS OEM接收機(jī)發(fā)送邏輯時(shí)序圖。C55ADDR[3. . . 0]、C55_AWE, C55_CE 用于地址譯碼。tclk 發(fā)送時(shí)鐘，頻率等于數(shù)據(jù)傳輸?shù)牟ㄌ芈?。C55_DATA[7. . . 0] 8 位并行的數(shù)據(jù)線。EN 狀態(tài)指示，EN = 1，該模塊正在發(fā)送數(shù)據(jù)，EN = 0，數(shù)據(jù)發(fā)送完成。txdout 串行數(shù)據(jù)輸出。異步發(fā)送是將并行數(shù)據(jù)按照RS232傳輸協(xié)議將并行數(shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)。異步發(fā) 送采用一級(jí)緩存查詢發(fā)送的方式工作，所謂一級(jí)緩存即是異步發(fā)送只能在一個(gè)字節(jié)發(fā)送完 了以后才能寫入另一個(gè)字節(jié)，否則第一個(gè)字節(jié)不能完全發(fā)送出去。由于異步發(fā)送給出了一 個(gè)標(biāo)志位EN到系統(tǒng)狀態(tài)寄存器，應(yīng)用程序可以通過查詢?cè)摖顟B(tài)來發(fā)送數(shù)據(jù)。數(shù)據(jù)的發(fā)送格式為1個(gè)起始位，8個(gè)數(shù)據(jù)位，一個(gè)停止位，無奇偶較驗(yàn)位。圖6是GPS OEM接收機(jī)接收邏輯時(shí)序圖。rclk 模塊輸入時(shí)鐘，頻率為76800Hz，F(xiàn)PGA對(duì)該時(shí)鐘進(jìn)行八分頻得到異步串口需 要的9600Hz的接收時(shí)鐘。rxd 模塊異步串口數(shù)據(jù)輸入口，數(shù)據(jù)接收速率為9600bps。int :DGPS異步接受中斷信號(hào)，該信號(hào)送至DSP的INT3引腳，通知DSP可以讀取一 個(gè)字節(jié)的DGPS數(shù)據(jù)。data [7. · · 0] =DSP的低8位并行數(shù)據(jù)線。該模塊只能接收數(shù)據(jù)格式為一個(gè)起始位，8個(gè)數(shù)據(jù)位，一個(gè)停止位的RS232串行數(shù) 據(jù)。GPS接收模塊對(duì)數(shù)據(jù)起始位作四次低電平檢測(cè)，只有連續(xù)四個(gè)rclk時(shí)鐘周期rxd保持 為低電平狀態(tài)才認(rèn)為接收到一個(gè)字節(jié)的起始位。同時(shí)也對(duì)數(shù)據(jù)的停止位也作一次檢查，只 有停止位正確時(shí)才認(rèn)為接收到了一個(gè)字節(jié)的數(shù)據(jù)，并給出中斷信號(hào)。GPS接收模塊采用雙緩 存接收的方式。在數(shù)據(jù)連續(xù)的情況下，在給出中斷信號(hào)后的一個(gè)字節(jié)的接收時(shí)間范圍內(nèi)如 果該字節(jié)沒有被應(yīng)用程序讀取，則第二級(jí)緩存里的數(shù)據(jù)自動(dòng)被新的數(shù)據(jù)覆蓋。圖7是基帶處理器3824A控制邏輯寫時(shí)序和讀時(shí)序圖。main_clk :10MHz 時(shí)鐘。C55_Adr [3. . 0]，C55_CE0, C55_ff 這些輸入信號(hào)用于地址譯碼。C55_Data[15. · 0]數(shù)據(jù)輸入總線。rec_reg[7. . 0]寄存器輸出，用于存放從3824A中讀出來的數(shù)據(jù)。trclk 串行時(shí)鐘，連接到3824A的時(shí)鐘輸入端，其頻率為IOMHz。AS 地址選通信號(hào)，連接到3824A的地址選通端。Rff 讀寫控制信號(hào)，連接到3824A的讀寫控制信號(hào)端。CS 片選信號(hào)，連接到3824A的片選信號(hào)端。txd 數(shù)據(jù)信號(hào)，連接到3824A的數(shù)據(jù)信號(hào)端。直接序列擴(kuò)頻電臺(tái)的所有基帶處理參數(shù)都是通過修改3824A內(nèi)部寄存器的值米 實(shí)現(xiàn)的。為了讓外部程序能夠監(jiān)控DSSS基帶處理器的工作狀態(tài)或信號(hào)的狀態(tài)，DSSS內(nèi)部寄 存器的值又是可讀的。這就要求3824A控制接口有兩種工作模式，寫模式和讀模式。3824A 采用串行數(shù)據(jù)輸入的方式工作，寫入3824A的數(shù)據(jù)分為兩部分，一部分是要寫入的寄存器 的地址，用Sbit來表示，另外一部分是要向該寄存器寫入的數(shù)據(jù)，也是8bit，因此對(duì)3824A 的寫操作要寫入16bit數(shù)據(jù)。對(duì)于讀操作，也要寫入需要讀出的寄存器的Sbit地址，隨后 3824A就將所指定的寄存器的值串行地送到數(shù)據(jù)線上。為了能夠區(qū)分?jǐn)?shù)據(jù)線上的數(shù)據(jù)是地 址數(shù)據(jù)還是要寫入寄存器的控制數(shù)據(jù)，3824A提供了三根控制線來區(qū)分。它們分別是片選 信號(hào)5，讀寫控制信號(hào)WiF和地址選通信號(hào)AS。讀寫控制信號(hào)用于區(qū)分本次操作是讀3824A 寄存器或?qū)?824A寄存器；地址選通信號(hào)主要用于區(qū)分?jǐn)?shù)據(jù)線上的地址和數(shù)據(jù)。由于3824A 內(nèi)部寄存器的地址是以4為公差的等差數(shù)列，因此Sbit地址數(shù)據(jù)中的最后兩位是無效的。 在邏輯設(shè)計(jì)時(shí)可以利用這兩位來區(qū)分對(duì)3824A內(nèi)部寄存器的讀寫操作，當(dāng)?shù)刂窋?shù)據(jù)的最后 兩位是00時(shí)，認(rèn)為這是一個(gè)寫操作，當(dāng)?shù)刂窋?shù)據(jù)的最后兩位是01時(shí)，認(rèn)為這是一個(gè)讀操作。 因此對(duì)于寫邏輯而言，只要將要寫入的寄存器地址和要寫入的控制字按照地址在前，控制 字在后的方式組合成一個(gè)字寫入相應(yīng)的端口就可以了。3824A控制邏輯典型的寫時(shí)序如圖7(a)所示。示信號(hào)為低時(shí)表示向3824A寫入數(shù)據(jù)；石為低期間3824A接收數(shù)據(jù)；信號(hào)AS前 半段為高表示數(shù)據(jù)線上的數(shù)據(jù)為地址數(shù)據(jù)，后半段為低表示數(shù)據(jù)線上的數(shù)據(jù)為控制數(shù)據(jù)。讀取3824A的寄存器時(shí)，需要向DSSS寫入需要讀取的寄存器的地址，同時(shí)需要向 3824A控制邏輯說明這是一個(gè)讀操作，這一點(diǎn)是通過把寄存器的地址數(shù)據(jù)的最低位置成1 來實(shí)現(xiàn)的。因此，應(yīng)用程序在進(jìn)行讀操作時(shí)只需將寄存器的地址加一放在一個(gè)字的高8位， 低8位任意發(fā)送出去就可以了。3824A控制邏輯會(huì)自動(dòng)將需要讀取的寄存器的內(nèi)容取出來 放入輸出寄存器rec_reg中。實(shí)驗(yàn)證明在連續(xù)兩次讀操作之間需要等待較長(zhǎng)時(shí)間，建議等 待時(shí)間為40us，否則讀出的數(shù)據(jù)將是不可靠的。同寫操作一樣，3824A控制邏輯也將片選信 號(hào)CS作為一個(gè)狀態(tài)信號(hào)送到系統(tǒng)狀態(tài)寄存器中，應(yīng)用程序可以查詢?cè)摖顟B(tài)來確定程序流 程。3824A控制邏輯的一個(gè)典型讀操作時(shí)序如圖7(b)所示。3824A控制邏輯在送完地址信 號(hào)后就將讀寫控制信號(hào)RW置高，同時(shí)將3824A在數(shù)據(jù)線上的數(shù)據(jù)鎖存到輸出寄存器rec_ reg 中 ο圖8是頻率綜合器3524控制邏輯寫時(shí)序圖。main_clk 主時(shí)鐘輸入，頻率為10MHz。C55_Adr [3. . . 0]，C55_CE0, C55_ff 用于地址譯碼。C55_Data[15. . 0]數(shù)據(jù)輸入總線。trclk_3524 :3524A的串行移位時(shí)鐘輸出，將串行總線txd_3524上的數(shù)據(jù)移入 3524A內(nèi)部指定的寄存器。LE 該輸出信號(hào)連接到3524A的片選信號(hào)輸入上。txd_3524 該輸出信號(hào)連接到3524A的數(shù)據(jù)輸入管腳上。對(duì)3524的設(shè)置決定了直接序列擴(kuò)頻電臺(tái)的射頻和中頻工作頻率。3524對(duì)控制接 口的輸入時(shí)序要求很嚴(yán)格，因此主要采用了狀態(tài)機(jī)的方法來實(shí)現(xiàn)3524的控制邏輯。3524串 行輸入時(shí)鐘trclk_3524的頻率為5MHz，它嚴(yán)格與主時(shí)鐘main_clk (IOMHz)的上升沿同步， 這樣就能很嚴(yán)格的控制時(shí)序。3524A的控制字的長(zhǎng)度為22bit，而DSP的數(shù)據(jù)總線寬度是16 位，因此對(duì)于3524A的每一個(gè)控制字，應(yīng)用程序必須進(jìn)行兩次寫操作才能寫入一個(gè)完整的 控制字。這里把一個(gè)控制字拆成低12bit和高IObit兩部分，利用DSP數(shù)據(jù)線的高4位來區(qū) 分控制字的這兩部分。如果D[15.. 12] = 0，則D[11..0]為控制字的低12bit，D[15.. 12] =1，則D[9..0]為控制字的低10bit，D[11..10]無效。在寫入的次序上，應(yīng)當(dāng)先寫控制字 的低12位再寫控制字的高10位。對(duì)于應(yīng)用程序而言，仍然采用查詢的方式向3524A寫入 控制字。信號(hào)LE作為一個(gè)狀態(tài)被送到系統(tǒng)狀態(tài)寄存器，應(yīng)用程序可以通過查詢此位的狀態(tài) 來向3524A寫入控制字。為了保證控制字能夠準(zhǔn)確地寫入3524A，在兩個(gè)控制字之間要有一 定的時(shí)間間隔，建議這一等待時(shí)間長(zhǎng)度為10 μ S。圖9是直接序列擴(kuò)頻電臺(tái)無線數(shù)據(jù)發(fā)射邏輯時(shí)序圖。C55_Adr [3. . 0]，C55_CE0, C55_ff 這些輸出信號(hào)用于地址譯碼。C55_Data[15. . 0]數(shù)據(jù)輸入總線。tx_clk 發(fā)時(shí)鐘時(shí)鐘，上升沿觸發(fā)。main_clk2 :10MHz 時(shí)鐘。Clk_40M :40MHz 時(shí)鐘。tx_en 發(fā)射使能信號(hào)，低電平有效。
txd:數(shù)據(jù)輸出。利用FPGA自帶的RAM作為DSSS的發(fā)射緩沖區(qū)。為了能夠嚴(yán)格地控制RAM的讀寫 控制信號(hào)的時(shí)序，假定應(yīng)用程序在進(jìn)行I/O操作后的等待時(shí)間為50ns，這樣利用DSP的AWE 信號(hào)和40M時(shí)鐘產(chǎn)生一個(gè)從AWE信號(hào)的下降沿開始的12ns寬的脈沖用作異步RAM的讀寫 控制信號(hào)，這樣就保證了寫入RAM的數(shù)據(jù)的準(zhǔn)確性。由于把電臺(tái)設(shè)置成了自動(dòng)產(chǎn)生無線通 信頭(PREAMBLE-HEADER)的方式，因此在發(fā)射通信數(shù)據(jù)之前先發(fā)射了 208bit (即13個(gè)字) 的0，給電臺(tái)產(chǎn)生的通信頭留出足夠的位置，隨后就發(fā)射想要發(fā)射的通信數(shù)據(jù)。在一幀數(shù)據(jù) 發(fā)射完成之后，電臺(tái)同步發(fā)送邏輯具有自動(dòng)復(fù)位功能，計(jì)數(shù)器歸零，為接收下一幀發(fā)射數(shù)據(jù) 作好準(zhǔn)備。需要說明的是，所有的通信數(shù)據(jù)都是從RAM地址的低端開始往上存儲(chǔ)的，發(fā)射的 時(shí)候從地址0XF3H開始發(fā)射，利用8位計(jì)數(shù)器計(jì)到OXFFH自動(dòng)翻轉(zhuǎn)到0來實(shí)現(xiàn)通信頭和通 信數(shù)據(jù)的發(fā)射。因此，每一幀通信數(shù)據(jù)的長(zhǎng)度不能超過243個(gè)字(RAM的深度是256)，這是 在開發(fā)應(yīng)用程序的時(shí)候是需要特別注意的。另外，I/O只適用于向RAM寫入需要發(fā)射的通 信數(shù)據(jù)，在寫完數(shù)據(jù)之后需要向I/O端口 8寫入0才能夠把數(shù)據(jù)經(jīng)電臺(tái)發(fā)射出去。信號(hào)TX EN也作為一個(gè)狀態(tài)信號(hào)送到系統(tǒng)的狀態(tài)寄存器里去了，在系統(tǒng)狀態(tài)寄存器的最低位，應(yīng)用 程序可以在需要的時(shí)候查詢?cè)摖顟B(tài)。應(yīng)用程序發(fā)射通信數(shù)據(jù)很簡(jiǎn)單，只需一次性地將需要 發(fā)射的數(shù)據(jù)(該數(shù)據(jù)包的長(zhǎng)度不能超過243個(gè)字，否則應(yīng)分兩次發(fā)射)通過I/O端口寫入 發(fā)射緩沖區(qū)，然后啟動(dòng)發(fā)射即可。圖10是直接序列擴(kuò)頻電臺(tái)無線電數(shù)據(jù)接收邏輯框圖。RS 系統(tǒng)復(fù)位信號(hào)，高電平有效。MAIN_CLK 通信主板的主時(shí)鐘輸入，IOMHz。RXCLK =DSSS輸出的接收時(shí)鐘，頻率由DSSS初始化時(shí)確定。MD_RDY =DSSS接受狀態(tài)指示，MD_RDY為高電平時(shí)，DSSS正在接收通信數(shù)據(jù)，否則 DSSS未檢測(cè)到有效的通信信號(hào)。RXD =DSSS接收到的通信數(shù)據(jù)的輸出。PH_ADR[5. . 0]本節(jié)點(diǎn)的物理地址，由通信主板上的撥碼開關(guān)確定。DATA_0UT[15. . 0] :SYN_REC 將 DSSS 輸出的 RXD 轉(zhuǎn)換成的并行輸出。SYN_RINT :SYN_REC輸出給DSP芯片的中斷信號(hào)，每接收完一個(gè)字給出一個(gè)中斷信 號(hào)，該信號(hào)低電平有效。由于系統(tǒng)是組成一個(gè)網(wǎng)絡(luò)進(jìn)行通信，采用的通信體制是時(shí)分多址方式，而且DSSS 本身并不支持地址匹配，因此當(dāng)基站向某一個(gè)浮標(biāo)發(fā)射信號(hào)時(shí)，可能有多個(gè)浮標(biāo)同時(shí)收到 信號(hào)并且把接收到的數(shù)據(jù)上傳給DSP處理。為了避免這種現(xiàn)象，我們?cè)贔PGA內(nèi)的DSSS無 線通信數(shù)據(jù)接收控制邏輯中考慮進(jìn)行地址匹配，也就是說只有DSSS送出來的數(shù)據(jù)的目的 地址與本節(jié)點(diǎn)的物理地址一致時(shí)才將該幀數(shù)據(jù)上傳給主處理器處理。雖然只用了 6bit數(shù) 據(jù)來表征節(jié)點(diǎn)的地址，但是FPGA在進(jìn)行地址檢測(cè)的時(shí)候是檢測(cè)16位地址，高10位作0處 理。此外，還增加了一個(gè)通信數(shù)據(jù)的幀頭，所以實(shí)際上DSSS同步接收邏輯在檢測(cè)是否接收 到一幀數(shù)的時(shí)候是檢測(cè)32位的數(shù)據(jù)，這樣有助于減小不相干數(shù)據(jù)的干擾。在對(duì)接收到的通信數(shù)據(jù)的處理上，DSSS同步接收邏輯仍然采用了雙緩存加中斷接 收的方式來接收通信數(shù)據(jù)。在DSSS連續(xù)傳輸?shù)哪Ｊ较?，?yīng)用程序必須在DSSS發(fā)射一個(gè)字 的時(shí)間間隔范圍內(nèi)將第二 緩存里的數(shù)據(jù)讀走，否則就將被新的數(shù)據(jù)覆蓋。
圖11是系統(tǒng)DSP軟件工作流程圖。在軟件設(shè)計(jì)過程中，使用了芯片支持庫(kù)CSL(Chip Support Library)，所以上電 復(fù)位后需要先初始化CSL庫(kù)，之后才能使用CSL庫(kù)函數(shù)。初始化CSL庫(kù)可以直接調(diào)用函數(shù) CSL_init()完成。CSL庫(kù)初始化后就要對(duì)DSP所有使用到的片內(nèi)外設(shè)進(jìn)行初始化，包括時(shí) 鐘信號(hào)發(fā)生器、定時(shí)器、DMA控制器、多通道緩沖串口 McBSP、外部存儲(chǔ)器接口 EMIF和USB模 塊。DSP初始化后需要對(duì)擴(kuò)頻通信電臺(tái)和GPS接收機(jī)進(jìn)行必要的初始化設(shè)置以滿足我們的 要求。所有初始化工作完成后，數(shù)字信號(hào)處理器就在等待中斷，根據(jù)中斷向量表進(jìn)入相應(yīng)中 斷服務(wù)程序。圖12是GPS數(shù)據(jù)接收DSP程序流程圖。當(dāng)模塊接收到一個(gè)字節(jié)的GPS數(shù)據(jù)就向DSP發(fā)出一個(gè)中斷信號(hào)，通知DSP可以讀 取最新接收到的一個(gè)字節(jié)數(shù)據(jù)。DSP中斷服務(wù)程序需要根據(jù)GPS消息數(shù)據(jù)結(jié)構(gòu)米判斷數(shù)據(jù) 接收是否正確。GPS數(shù)據(jù)接收過程可以分成下面幾個(gè)階段(1)首先判斷是否接收到S0H。如果接收到S0H，就進(jìn)入接收判斷ID原碼和ID反 碼的階段，否則繼續(xù)判斷是否接收到S0H。(2)如果接收到ID原碼和ID反碼確實(shí)滿足二者互反，就認(rèn)為ID原碼ID反碼接收 正確，并進(jìn)入接收數(shù)據(jù)長(zhǎng)度的階段，否則退回到接收判斷SOH階段。(3)如果前面的接收判斷沒有錯(cuò)誤，那么直接將本階段接收到的數(shù)據(jù)認(rèn)為是數(shù)據(jù) 長(zhǎng)度，并進(jìn)入數(shù)據(jù)段接收階段。(4)當(dāng)接收到的數(shù)據(jù)個(gè)數(shù)等于前一階段接收到的數(shù)據(jù)長(zhǎng)度時(shí)，進(jìn)入接收校驗(yàn)和階 段，否則繼續(xù)接收數(shù)據(jù)。(5)計(jì)算前面接收到數(shù)據(jù)的校驗(yàn)和，并與本階段接收的數(shù)據(jù)校驗(yàn)和進(jìn)行比較。如果 二者相等，說明數(shù)據(jù)接收正確，否則數(shù)據(jù)接收有誤，應(yīng)該丟棄。不管數(shù)據(jù)接收是否正確，都將 進(jìn)入接收判斷SOH階段。圖13是無線電通信數(shù)據(jù)接收DSP程序流程圖。當(dāng)接收模塊正確檢測(cè)到數(shù)據(jù)幀頭和基站地址后，每接收一個(gè)字就向DSP觸發(fā)一次 中斷信號(hào)，通知DSP來讀取新數(shù)據(jù)。與GPS數(shù)據(jù)接收相似，無線電數(shù)據(jù)的讀取、判斷和存儲(chǔ) 也是在中斷服務(wù)程序中完成的。整個(gè)數(shù)據(jù)接收過程也分成5個(gè)階段。(1)接收浮標(biāo)地址。我們?yōu)楦?biāo)分配的地址是02H 06H，如果接收到的數(shù)據(jù)處在 浮標(biāo)地址的范圍之內(nèi)就進(jìn)入下一階段的數(shù)據(jù)接收。否則繼續(xù)判斷和接收浮標(biāo)地址，直到正 確為止。(2)接收控制命令號(hào)(#ID)和命令號(hào)反碼(#IDC)。如果接收到的這個(gè)字高低字節(jié) 滿足對(duì)應(yīng)位互反的話，就進(jìn)入下一個(gè)接收階段，否則跳轉(zhuǎn)到接收浮標(biāo)地址階段。(3)接收數(shù)據(jù)長(zhǎng)度。數(shù)據(jù)長(zhǎng)度標(biāo)志著后面數(shù)據(jù)段數(shù)據(jù)的個(gè)數(shù)。由于浮標(biāo)和基站無 線電通信的數(shù)據(jù)長(zhǎng)度都控制在一定的范圍之內(nèi)，比如500個(gè)字，如果接收到的數(shù)據(jù)長(zhǎng)度超 過了這個(gè)數(shù)就可以認(rèn)為數(shù)據(jù)發(fā)生錯(cuò)誤，并跳轉(zhuǎn)到接收浮標(biāo)地址階段。當(dāng)接收到數(shù)據(jù)長(zhǎng)度為 0時(shí)跳過數(shù)據(jù)段接收階段，直接進(jìn)入CRC校驗(yàn)碼接收階段。(4)接收數(shù)據(jù)段數(shù)據(jù)。當(dāng)接收到數(shù)據(jù)個(gè)數(shù)與數(shù)據(jù)長(zhǎng)度相等時(shí)，就應(yīng)該進(jìn)入CRC校驗(yàn) 碼接收階段，否則繼續(xù)接收數(shù)據(jù)直到所有數(shù)據(jù)被接收完。(5)接收CRC校驗(yàn)碼。先對(duì)所接收到的數(shù)據(jù)(從浮標(biāo)地址到數(shù)據(jù)段最后一個(gè)數(shù)據(jù))進(jìn)行規(guī)定的CRC校驗(yàn)計(jì)算，將計(jì)算得到的CRC校驗(yàn)碼與本階段接收到的CRC校驗(yàn)碼比較， 如果二者相同，說明數(shù)據(jù)在通信過程中沒有發(fā)生錯(cuò)誤，否則數(shù)據(jù)在通信中出現(xiàn)錯(cuò)誤，應(yīng)該丟 棄。此階段后，應(yīng)該進(jìn)入浮標(biāo)地址接收階段。圖14是接收PC機(jī)命令程序流程。數(shù)字信號(hào)處理器DSP(I)通過USB(6)接收PC機(jī)下傳的命令，根據(jù)數(shù)據(jù)結(jié)構(gòu)提取命 令類型和相應(yīng)數(shù)據(jù)。在接收到命令類型后，根據(jù)命令類型進(jìn)入相應(yīng)命令子程序。由于命令 較多，這里只列出了部分常用的命令。圖15是實(shí)時(shí)測(cè)量數(shù)據(jù)回傳程序流程圖。測(cè)量數(shù)據(jù)實(shí)時(shí)回傳程序有兩個(gè)功能一個(gè)是測(cè)量數(shù)據(jù)的實(shí)時(shí)回傳，這是該程序的 主要功能；另一個(gè)是陣形測(cè)量，在該功能模式下浮標(biāo)只上傳各自的GPS位置信息，這些信息 連同基站的GPS位置信息都傳送至PC機(jī)，PC機(jī)可以顯示出整個(gè)浮標(biāo)陣和基站的位置關(guān)系， 便于浮標(biāo)陣的布放和回收。圖16是USB固件程序流程圖。USB固件指的是USB的設(shè)備端應(yīng)用程序，存放在USB設(shè)備的控制器中。USB固件程 序的結(jié)構(gòu)一般是基于中斷處理的。主程序完成必要的初始化之后就等待USB中斷，接收到 USB中斷后就依據(jù)中斷的類型進(jìn)入不同中斷服務(wù)程序。USb協(xié)議的主從模式?jīng)Q定了 USB總 線上傳輸?shù)陌l(fā)起和終止都是主機(jī)控制的，因此固件編程中只要滿足了主機(jī)的要求，或者說 對(duì)主機(jī)的請(qǐng)求給予了及時(shí)的響應(yīng)，那么固件的編程也就完成了。USB固件程序一般分為三個(gè) 部分主循環(huán)部分，USB模塊初始化部分，中斷服務(wù)部分。主程序部分即main函數(shù)是整個(gè)程 序的入口，負(fù)責(zé)調(diào)用USB模塊初始化函數(shù)，初始化完成之后進(jìn)入無限循環(huán)狀態(tài)，等待中斷前 來打斷這種循環(huán)并執(zhí)行中斷服務(wù)，執(zhí)行完則繼續(xù)無限循環(huán)。中斷服務(wù)部分是程序最重要部 分。USB的中斷服務(wù)程序主要有兩大方面的任務(wù)其一是枚舉階段對(duì)各種USB總線請(qǐng)求的 響應(yīng)，其二是在枚舉結(jié)束后數(shù)據(jù)傳輸階段對(duì)端點(diǎn)輸入/輸出事件的響應(yīng)。
權(quán)利要求
一種具有USB通信和自定位功能的無線電基站，其特征是組成包括數(shù)字信號(hào)處理器(1)、可編程邏輯器件(2)、直接序列擴(kuò)頻電臺(tái)(3)、GPS接收機(jī)(4)、USB接口(6)，基站通過USB接口(6)與主控計(jì)算機(jī)(5)相連，可編程邏輯器件(2)和數(shù)字信號(hào)處理器(1)相連，直接序列擴(kuò)頻電臺(tái)(3)和可編程邏輯器件(2)相連，GPS接收機(jī)(4)和可編程邏輯器件(2)相連。
2.根據(jù)權(quán)利要求1所述的具有USB通信和自定位功能的無線電基站，其特征是所述 USB接口(6)芯片是數(shù)字信號(hào)處理器DSP(I)自帶的USB模塊，通過USB固件程序?qū)?yīng)用程 序操作方式和硬件緊密相連。
3.根據(jù)權(quán)利要求2所述的具有USB通信和自定位功能的無線電基站，其特征是可編 程邏輯器件(2)的接口邏輯包括可編程邏輯器件(2)與數(shù)字信號(hào)處理器(1)間的接口，可 編程邏輯器件(2)與直接序列擴(kuò)頻電臺(tái)(3)間的接口，可編程邏輯器件(2)與GPS接收機(jī) (4)間的接口。
4.根據(jù)權(quán)利要求3所述的具有USB通信和自定位功能的無線電基站，其特征是可編 程邏輯器件(2)與數(shù)字信號(hào)處理器DSP(I)間的接口功能是數(shù)字信號(hào)處理器DSP(I)將可編 程邏輯器件(2)作為一個(gè)外設(shè)，主要的接口線包括數(shù)字信號(hào)處理器DSP(I)的數(shù)據(jù)線(9)，地 址線(7)以及必要的控制線(8)。
5.根據(jù)權(quán)利要求4所述的具有USB通信和自定位功能的無線電基站，其特征是可編 程邏輯器件(2)與直接序列擴(kuò)頻電臺(tái)(3)間接口主要包括直接序列擴(kuò)頻電臺(tái)基帶處理器 3824A的控制接口(14)、直接序列擴(kuò)頻電臺(tái)頻率綜合器3524A的控制接口(15)、直接序列擴(kuò) 頻電臺(tái)的數(shù)據(jù)接收接口(12)、直接序列擴(kuò)頻電臺(tái)發(fā)送接口(13)，帶處理器3824A主要控制 無線電通信的碼片速率，調(diào)制方式，頻率綜合器主要確定電臺(tái)的工作頻率。
6.根據(jù)權(quán)利要求5述的具有USB通信和自定位功能的無線電基站，其特征是程邏輯 器件(2)與GPS接收機(jī)(4)間接口主要包括GPS數(shù)據(jù)發(fā)送接口(10)和GPS數(shù)據(jù)接收接口 (11)。
7.根據(jù)權(quán)利要求1所述的具有USB通信和自定位功能的無線電基站，其特征是字信 號(hào)處理器(1)中嵌有具有如下特征的軟件在上電復(fù)位(19)后，首先進(jìn)行CSL庫(kù)初始化 (20)，CSL庫(kù)初始化后就要對(duì)D使用到的片內(nèi)外設(shè)進(jìn)行初始化(21)，包括時(shí)鐘信號(hào)發(fā)生器、 定時(shí)器、DMA控制器、多通道緩沖串口 McBSP、外部存儲(chǔ)器接口 EMIF和USB模塊，在對(duì)外設(shè) 初始化后需要進(jìn)行直接序列擴(kuò)頻通信電臺(tái)和GPS接收機(jī)初始化(22)，所有初始化工作完成 后，DSP軟件就不斷查詢是否接收到來自主控計(jì)算機(jī)(5)的控制命令(23)，一旦接收到控制 命令就執(zhí)行相應(yīng)的控制命令程序(24)，執(zhí)行完后繼續(xù)查詢是否接收到新的控制命令。
8.具有USB通信和自定位功能的無線電基站的通信方法，其特征是數(shù)字信號(hào)處理器上電復(fù)位后先初始化CSL庫(kù)(20)，CSL庫(kù)初始化后對(duì)數(shù)字信號(hào)處理器 所有使用到的片內(nèi)外設(shè)進(jìn)行初始化(21)，包括時(shí)鐘信號(hào)發(fā)生器、定時(shí)器、DMA控制器、多通 道緩沖串口 McBSP、外部存儲(chǔ)器接口 EMIF和USB接口，數(shù)字信號(hào)處理器初始化后對(duì)擴(kuò)頻通信 電臺(tái)和GPS接收機(jī)進(jìn)行必要的初始化設(shè)置(22)，所有初始化工作完成后，數(shù)字信號(hào)處理器 就在等待中斷，根據(jù)中斷向量表進(jìn)入相應(yīng)中斷服務(wù)程序(23)。
9.根據(jù)權(quán)利要求8所述的具有USB通信和自定位功能的無線電基站的通信方法，其特 征是中斷服務(wù)程序有三種接收PC機(jī)命令中斷(26)，接收GPS數(shù)據(jù)中斷(25)，接收無線電數(shù)據(jù)中斷(24)。
全文摘要
本發(fā)明提供的是一種具有USB通信和自定位功能的無線電基站及通信方法?；窘M成包括數(shù)字信號(hào)處理器(1)、可編程邏輯器件(2)、直接序列擴(kuò)頻電臺(tái)(3)、GPS接收機(jī)(4)、USB接口(6)，基站通過USB接口(6)與主控計(jì)算機(jī)(5)相連，可編程邏輯器件(2)和數(shù)字信號(hào)處理器(1)相連，直接序列擴(kuò)頻電臺(tái)(3)和可編程邏輯器件(2)相連，GPS接收機(jī)(4)和可編程邏輯器件(2)相連。本發(fā)明用于水聲浮標(biāo)測(cè)量系統(tǒng)，PC機(jī)通過USB接口與基站進(jìn)行通信，實(shí)時(shí)回傳測(cè)量數(shù)據(jù)，對(duì)浮標(biāo)進(jìn)行參數(shù)設(shè)置，并且實(shí)現(xiàn)自定位功能。
文檔編號(hào)H04W88/08GK101888715SQ20101014232
公開日2010年11月17日 申請(qǐng)日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者付進(jìn), 嵇建飛, 梁國(guó)龍, 王燕, 范展 申請(qǐng)人:哈爾濱工程大學(xué)