專利名稱：高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信網(wǎng)絡(luò)領(lǐng)域中的高速路由轉(zhuǎn)發(fā)設(shè)備。特別適合接口和協(xié)議類型多樣
性的高速路由轉(zhuǎn)發(fā)設(shè)備中作高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置。
背景技術(shù)：
目前通信網(wǎng)絡(luò)正在向交換容量大、接口速率高、支持多種協(xié)議和確保服務(wù)質(zhì)量等方向發(fā)展。處于網(wǎng)絡(luò)核心地位的路由轉(zhuǎn)發(fā)設(shè)備，不僅要提供155Mbps、622Mbps、lGbps和2. 5Gbps等速率的物理接口，而且鏈路層需要支持P0S、ATM和以太網(wǎng)等多種協(xié)議，網(wǎng)絡(luò)層需要支持基于IPv4、 IPv6和MPLS等多種協(xié)議。 為了滿足上述要求，傳統(tǒng)的方法是設(shè)計(jì)多種功能不同的電路板提供不同速率的接口，支持不同協(xié)議類型以實(shí)現(xiàn)網(wǎng)絡(luò)節(jié)點(diǎn)間的互聯(lián)互通。在此背景下，如何通過一種數(shù)據(jù)轉(zhuǎn)發(fā)裝置實(shí)現(xiàn)傳統(tǒng)設(shè)計(jì)中多種電路板所完成的功能逐漸成為當(dāng)前路由轉(zhuǎn)發(fā)設(shè)備研發(fā)的關(guān)鍵問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題就是在于避免上述背景技術(shù)中的不足之處而提供一種具有可重構(gòu)特性數(shù)據(jù)轉(zhuǎn)發(fā)裝置實(shí)現(xiàn)傳統(tǒng)設(shè)計(jì)中多種電路板所完成的功能，它采用靈活的接口和協(xié)議設(shè)計(jì)，物理層可以接入155Mbps、622Mbps、lGbps和2. 5Gbps等多種速率的業(yè)務(wù)，鏈路層支持P0S、ATM和以太網(wǎng)協(xié)議，網(wǎng)絡(luò)層支持基于IPv4、 IPv6和MPLS的數(shù)據(jù)轉(zhuǎn)發(fā)，具有高度的可重構(gòu)特性。本發(fā)明具有硬件平臺(tái)統(tǒng)一、成本低和研發(fā)周期短等特點(diǎn)。
本發(fā)明所要解決的技術(shù)問題由下列技術(shù)方案實(shí)現(xiàn) 本發(fā)明由業(yè)務(wù)接口模塊101、成幀模塊102、轉(zhuǎn)發(fā)處理模塊103、交換預(yù)處理模塊104、速率配置模塊105、主處理器模塊106和時(shí)鐘模塊107組成，其中業(yè)務(wù)接口模塊101的入端口 2與業(yè)務(wù)數(shù)據(jù)端口 A連接，對(duì)業(yè)務(wù)數(shù)據(jù)端口 A接入的業(yè)務(wù)數(shù)據(jù)進(jìn)行光電轉(zhuǎn)換；業(yè)務(wù)接口模塊101出端口 1通過8對(duì)串行總線與成幀模塊102入端口 1連接，成幀模塊102對(duì)業(yè)務(wù)接口模塊101輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行成幀處理； 成幀模塊102的出端口 2通過并行總線與轉(zhuǎn)發(fā)處理模塊103入端口 1相連，轉(zhuǎn)發(fā)處理模塊103對(duì)成幀模塊102輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行解析、查表、轉(zhuǎn)發(fā)處理；成幀模塊102的入端口 3通過時(shí)鐘總線與時(shí)鐘模塊107的出端口 1相連，時(shí)鐘模塊107將時(shí)鐘信息傳輸?shù)匠蓭K102進(jìn)行數(shù)據(jù)時(shí)鐘同步；成幀模塊102的入端口 4與速率配置模塊105出端口 1相連，速率配置模塊105將速率信息傳輸?shù)匠蓭K102進(jìn)行業(yè)務(wù)速率的配置；成幀模塊102的出入端口 5通過CPU總線與主處理器模塊106的出入端口 1相連，主處理器模塊106將管理、配置信息傳輸?shù)匠蓭K102進(jìn)行管理和配置，成幀模塊102將狀態(tài)信息匯報(bào)給主處理器模塊106 ; 轉(zhuǎn)發(fā)處理模塊103的出端口 2通過并行總線與交換預(yù)處理模塊104的入端口 1相連，交換預(yù)處理模塊104對(duì)轉(zhuǎn)發(fā)處理模塊103輸入的數(shù)據(jù)進(jìn)行定長(zhǎng)分組、增加交換標(biāo)簽的交換預(yù)處理操作；轉(zhuǎn)發(fā)處理模塊103的入端口 3通過時(shí)鐘總線與時(shí)鐘模塊107的出端口 3相連，時(shí)鐘模塊107將時(shí)鐘信號(hào)傳輸?shù)睫D(zhuǎn)發(fā)處理模塊103進(jìn)行時(shí)鐘同步；轉(zhuǎn)發(fā)處理模塊103的出入端口 4通過CPU總線與主處理器模塊106的出入端口 2相連，主處理器模塊106將管理、配置信息傳輸?shù)睫D(zhuǎn)發(fā)處理模塊103進(jìn)行管理和配置，轉(zhuǎn)發(fā)處理模塊103將狀態(tài)信息匯報(bào)給主處理器模塊106 ; 交換預(yù)處理模塊104入端口 2通過時(shí)鐘接口與時(shí)鐘模塊107的出端口 3連接，時(shí)鐘模塊107將時(shí)鐘信號(hào)傳輸?shù)浇粨Q預(yù)處理模塊104進(jìn)行時(shí)鐘同步；交換預(yù)處理模塊104出入端口 3與主處理器模塊106的出入端口 3相連，主處理器模塊106將管理、配置信息傳輸?shù)睫D(zhuǎn)交換預(yù)處理模塊104進(jìn)行管理和配置，交換預(yù)處理模塊104將狀態(tài)信息匯報(bào)給主處理器模塊106 ;交換預(yù)處理模塊104出端口 4與背板端口 B連接，將交換預(yù)處理模塊104輸出的業(yè)務(wù)數(shù)據(jù)傳輸?shù)奖嘲暹M(jìn)行交換。 本發(fā)明成幀模塊102包括線路側(cè)接口模塊208、SDH/S0NET成幀模塊209、P0S/ATM成幀模塊210、物理編碼子層模塊211、媒體接入控制模塊212、交換側(cè)接口模塊213 ;其中線路側(cè)接口模塊208入端口 1與業(yè)務(wù)接口模塊101出端口 1相連，線路側(cè)接口模塊208將業(yè)務(wù)接口模塊101的業(yè)務(wù)數(shù)據(jù)進(jìn)行速率解耦；線路側(cè)接口模塊208入端口 4與時(shí)鐘模塊107的出端口 1相連，時(shí)鐘模塊107將時(shí)鐘信息傳輸?shù)骄€路側(cè)接口模塊208進(jìn)行時(shí)鐘恢復(fù)和時(shí)鐘同步；線路側(cè)接口模塊208入端口 3與率配置模塊105出端口 1相連，速率配置模塊105將速率信息傳輸?shù)骄€路側(cè)接口模塊208進(jìn)行業(yè)務(wù)速率和工作模式的配置，在物理層支持155Mbps、622Mbps、lGbps和2. 5Gbps多種業(yè)務(wù)速率的可重構(gòu)，在鏈路層支持P0S、 ATM和以太網(wǎng)協(xié)議的可重構(gòu)；當(dāng)配置為155Mbps、622Mbps或2. 5Gbps的POS/ATM模式時(shí)，線路側(cè)接口模塊208出端口 2與SDH/S0NET成幀模塊209的入端口 1相連，SDH/S0NET成幀模塊209對(duì)線路側(cè)接口模塊208輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行SDH/S0NET成幀處理；SDH/S0NET成幀模塊209的出端口 2與P0S/ATM成幀模塊210的入端口 1相連，P0S/ATM成幀模塊210對(duì)SDH/S0NET成幀模塊209輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行P0S/ATM成幀處理；P0S/ATM成幀模塊210的出端口 2與交換側(cè)接口模塊213的入端口 1相連，交換側(cè)接口模塊213將POS/ATM成幀模塊210輸入的POS/ATM數(shù)據(jù)進(jìn)行SPI4. 2格式數(shù)據(jù)的封裝和轉(zhuǎn)發(fā)；當(dāng)配置為1Gbps的以太網(wǎng)模式時(shí)，線路側(cè)接口模塊208的出端口 2與物理編碼子層模塊211的入端口 1相連，物理編碼子層模塊211對(duì)線路側(cè)接口模塊208輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行符合802. 3規(guī)范的8B/10B物理層編碼處理，物理編碼子層模塊211的出端口 2與媒體接入控制模塊212的入端口 1相連，媒體接入控制模塊212對(duì)物理編碼子層模塊211輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行媒體接入控制處理，媒體接入控制模塊212的出端口 2與交換側(cè)接口模塊213的入端口 1相連，交換側(cè)接口模塊213對(duì)媒體接入控制模塊212輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行符合SPI4. 2規(guī)范的封裝、解封裝和轉(zhuǎn)發(fā)；交換側(cè)接口模塊213的出端口 2與轉(zhuǎn)發(fā)處理模塊103的入端口 1相連，轉(zhuǎn)發(fā)處理模塊103對(duì)交換側(cè)接口模塊213輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行解析、查表、轉(zhuǎn)發(fā)處理。 本發(fā)明轉(zhuǎn)發(fā)處理模塊103包括解析模塊314、查表模塊315、轉(zhuǎn)發(fā)決策模塊316、包頭修改模塊317、流量管理模塊318、表項(xiàng)存儲(chǔ)模塊319、數(shù)據(jù)存儲(chǔ)模塊320、微碼配置模塊321，其中解析模塊314的入端口 1與成幀模塊102的出端口 2相連，解析模塊314對(duì)成幀模塊102輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行信元頭解析處理；解析模塊314的出端口 2與查表模塊315的入端口 1相連，查表模塊315對(duì)解析模塊314輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行查表處理；查表模塊315
5的出入端口 3與表項(xiàng)存儲(chǔ)模塊319的出入端口 1相連，查表模塊315對(duì)存儲(chǔ)模塊319的表項(xiàng)進(jìn)行讀寫操作；查表模塊315的出端口2與轉(zhuǎn)發(fā)決策模塊316的入端口 l相連，轉(zhuǎn)發(fā)決策模塊316對(duì)查表模塊315輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行轉(zhuǎn)發(fā)決策；轉(zhuǎn)發(fā)決策模塊316的出端口 2與包頭修改模塊317的入端口 1相連，包頭修改模塊317對(duì)轉(zhuǎn)發(fā)決策模塊316輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行包頭修改和轉(zhuǎn)發(fā)操作；包頭修改模塊317的出端口 2與流量管理模塊318的入端口1相連，流量管理模塊318對(duì)包頭修改模塊317輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行業(yè)務(wù)調(diào)度和流量控制處理；流量管理模塊318的出入端口 3與數(shù)據(jù)存儲(chǔ)模塊320的出入端口 1相連，流量管理模塊318對(duì)數(shù)據(jù)存儲(chǔ)模塊320存儲(chǔ)的業(yè)務(wù)數(shù)據(jù)進(jìn)行讀寫操作；流量管理模塊318的出端口 2與交換預(yù)處理模塊104的入端口 1相連，交換預(yù)處理模塊104對(duì)流量管理模塊318輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行定長(zhǎng)分組、增加交換標(biāo)簽的交換預(yù)處理操作；微碼配置模塊321的出端口 l與解析模塊314的入端口 3、查表模塊315的入端口 4、轉(zhuǎn)發(fā)決策模塊316的入端口 3、包頭修改模塊317的入端口 3、流量管理模塊318的入端口 4相連，微碼配置模塊321對(duì)連接的各模塊電路進(jìn)行微碼配置，通過微碼的簡(jiǎn)單配置，網(wǎng)絡(luò)層實(shí)現(xiàn)IPv4、 IPv6和MPLS多種協(xié)議的可重構(gòu)；微碼配置模塊321的出入端口 2與主處理器模塊106的出入端口 2相連，主處理器模塊106將微碼指令下發(fā)到微碼配置模塊321進(jìn)行指令翻譯和傳輸操作。
本發(fā)明相比背景技術(shù)具有如下優(yōu)點(diǎn) 1.本發(fā)明采用統(tǒng)一的硬件平臺(tái)提供155Mbps、622Mbps、lGbps和2. 5Gbps等多種速率的接口，簡(jiǎn)化了不同速率網(wǎng)絡(luò)節(jié)點(diǎn)間的互聯(lián)互通。 2.本發(fā)明具有靈活的可重構(gòu)性，通過軟件配置鏈路層可以支持POS、ATM和以太網(wǎng)等多種數(shù)據(jù)的靈活接入，通過微碼配置可以完成IPv4、 IPv6和MPLS的數(shù)據(jù)快速查表，實(shí)現(xiàn)網(wǎng)絡(luò)層多種業(yè)務(wù)的高速轉(zhuǎn)發(fā)。 3.本發(fā)明廣泛采用數(shù)據(jù)并行處理機(jī)制通過并行總線實(shí)現(xiàn)了比特流的并行，通過流水線實(shí)現(xiàn)指令級(jí)并行，通過硬件線程實(shí)現(xiàn)線程級(jí)并行，通過片內(nèi)多處理器實(shí)現(xiàn)處理器的并行。因此，實(shí)現(xiàn)了數(shù)據(jù)的高速處理。 4.本發(fā)明可采用市售通用的集成電路制作，研制和生產(chǎn)成本低廉，便于推廣應(yīng)用。


圖1是本發(fā)明實(shí)施例的電原理邏輯方框圖。 圖2是本發(fā)明成幀模塊102實(shí)施例的電原理邏輯方框圖。 圖3是本發(fā)明轉(zhuǎn)發(fā)處理模塊103實(shí)施例的電原理邏輯方框圖。
具體實(shí)施例方式
參照?qǐng)D1至圖3，本發(fā)明由業(yè)務(wù)接口模塊101、成幀模塊102、轉(zhuǎn)發(fā)處理模塊103、交換預(yù)處理模塊104、速率配置模塊105、主處理器模塊106和時(shí)鐘模塊107組成，圖1是本發(fā)明的電原理邏輯方框圖，實(shí)施例按圖1連接線路。業(yè)務(wù)接口模塊101通過8對(duì)速率高達(dá)3. 125Gbps的CML差分線對(duì)與成幀模塊102實(shí)現(xiàn)業(yè)務(wù)數(shù)據(jù)的高速傳輸及提供信號(hào)監(jiān)測(cè)，指示接口是否有信號(hào)；成幀模塊102、轉(zhuǎn)發(fā)處理模塊103和交換預(yù)處理模塊104之間采用標(biāo)準(zhǔn)的SPI4. 2接口，采用100腿z的總線時(shí)鐘，傳輸帶寬達(dá)16Gbps ;時(shí)鐘模塊107對(duì)成幀模塊102提供頻率為155. 52MHz和156. 25MHz的同步時(shí)鐘，其中，155. 52MHz時(shí)鐘用于SDH/SONET模式下的同步時(shí)鐘，156. 25MHz時(shí)鐘用于千兆以太網(wǎng)模式下的同步時(shí)鐘。實(shí)施例業(yè)務(wù)接口模塊101采用PHOTON公司的PT7423-61-2T芯片制作，交換預(yù)處理模塊104采用DUNE公司的FAPIOV芯片輔于DDRII SDRAM制作，速率配置模塊采用撥碼開關(guān)105和FPGA制作，主處理器模塊106由MOTOROLA公司的MPC8265芯片配合WINDRIVER公司的VxWorks軟件制作，時(shí)鐘模塊107采用Zarlink公司的ZL30117制作。 本發(fā)明成幀模塊102主要完成SDH成幀、POS成幀、ATM成幀和以太網(wǎng)成幀等功能；它包括線路側(cè)接口模塊208、 SDH/SONET成幀模塊209、 POS/ATM成幀模塊210、物理編碼子層模塊211、媒體接入控制模塊212、交換側(cè)接口模塊213，圖2是本發(fā)明成幀模塊102的電原理邏輯方框圖，實(shí)施例按圖2連接線路。其中線路側(cè)接口模塊208入端口 l與業(yè)務(wù)接口模塊101出端口 1相連，傳輸業(yè)務(wù)數(shù)據(jù)；線路側(cè)接口模塊208入端口 4與時(shí)鐘模塊107的出端口 1相連，恢復(fù)和提供時(shí)鐘同步信息；線路側(cè)接口模塊208入端口 3與率配置模塊105出端口 1相連，實(shí)現(xiàn)業(yè)務(wù)速率和工作模式的配置，在物理層支持155Mbps、622Mbps、 1Gbps和2. 5Gbps多種業(yè)務(wù)速率的可重構(gòu)，在鏈路層支持P0S、 ATM和以太網(wǎng)協(xié)議的可重構(gòu)；當(dāng)配置為155Mbps、622Mbps或2. 5Gbps的POS/ATM模式時(shí)，線路側(cè)接口模塊208出端口 2與SDH/SONET成幀模塊209的入端口 1相連，實(shí)現(xiàn)SDH/S0NET成幀功能，SDH/S0NET成幀模塊209的出端口 2與P0S/ATM成幀模塊210的入端口 1相連，實(shí)現(xiàn)P0S/ATM成幀功能，P0S/ATM成幀模塊210的出端口 2與交換側(cè)接口模塊213的入端口 1相連，傳輸業(yè)務(wù)數(shù)據(jù)；當(dāng)配置為1Gbps的以太網(wǎng)模式時(shí)，線路側(cè)接口模塊208的出端口 2與物理編碼子層模塊211的入端口1相連，完成符合802. 3規(guī)范的8B/10B物理層編碼功能，物理編碼子層模塊211的出端口 2與媒體接入控制模塊212的入端口 1相連，完成媒體接入控制功能，媒體接入控制模塊212的出端口 2與交換側(cè)接口模塊213的入端口 1相連，傳輸業(yè)務(wù)數(shù)據(jù)；交換側(cè)接口模塊213的入端口 1與轉(zhuǎn)發(fā)處理模塊103的入端口 1相連，進(jìn)行業(yè)務(wù)數(shù)據(jù)的傳輸。實(shí)施例成幀模塊102中的各模塊電路采用Cortina公司的CS1331芯片制作。 本發(fā)明轉(zhuǎn)發(fā)處理模塊103主要實(shí)現(xiàn)業(yè)務(wù)數(shù)據(jù)包進(jìn)行頭的解析，區(qū)分出IPv4、IPv6、MPLS包，實(shí)現(xiàn)包的分類與過濾。轉(zhuǎn)發(fā)處理模塊將經(jīng)過分類的包通過內(nèi)部搜索處理器的協(xié)同工作完成各種類型包的快速轉(zhuǎn)發(fā)表的查找處理。在完成查表后，將轉(zhuǎn)發(fā)表中匹配的數(shù)據(jù)包，交給流量管理器(TM)通過業(yè)務(wù)整形、隊(duì)列調(diào)度和擁塞管理等措施進(jìn)行QoS保障處理，并按照特定的優(yōu)先等級(jí)發(fā)送到交換矩陣進(jìn)行轉(zhuǎn)發(fā)。它包括解析模塊314、查表模塊315、轉(zhuǎn)發(fā)決策模塊316、包頭修改模塊317、流量管理模塊318、表項(xiàng)存儲(chǔ)模塊319、數(shù)據(jù)存儲(chǔ)模塊320、微碼配置模塊321，圖3是本發(fā)明轉(zhuǎn)發(fā)處理模塊103的電原理邏輯方框圖，實(shí)施例按圖3連接線路。其中解析模塊314的入端口 1與成幀模塊102的出端口 2相連，傳輸業(yè)務(wù)數(shù)據(jù)；解析模塊314的出端口 2與查表模塊315的入端口 1相連，實(shí)現(xiàn)數(shù)據(jù)包的解析和分類；查表模塊315的出入端口 3與表項(xiàng)存儲(chǔ)模塊319的出入端口 1相連，實(shí)現(xiàn)表項(xiàng)查找功能；查表模塊315的出端口 2與轉(zhuǎn)發(fā)決策模塊316的入端口 1相連，傳輸數(shù)據(jù)的查表結(jié)果；轉(zhuǎn)發(fā)決策模塊316的出端口 2與包頭修改模塊317的入端口 1相連，傳輸數(shù)據(jù)包的轉(zhuǎn)發(fā)決策；包頭修改模塊317的出端口 2與流量管理模塊318的入端口 1相連，傳輸根據(jù)轉(zhuǎn)發(fā)決策修改后的數(shù)據(jù)包；流量管理模塊318的出入端口 3與數(shù)據(jù)存儲(chǔ)模塊320的出入端口 1相連，實(shí)現(xiàn)業(yè)務(wù)數(shù)據(jù)的流量管理功能；流量管理模塊318的出端口 2與交換預(yù)處理模塊104的入端口 1相連，傳輸業(yè)務(wù)數(shù)據(jù)；微碼配置模塊321的出端口 1與解析模塊314、查表模塊315、轉(zhuǎn)發(fā)決策模塊316、包頭修改模塊317、流量管理模塊318相連，實(shí)現(xiàn)微碼配置功能，通過微碼的簡(jiǎn)單配置，網(wǎng)絡(luò)層實(shí)現(xiàn)IPv4、 IPv6和MPLS多種協(xié)議的可重構(gòu)；微碼配置模塊321的入端口 1與主處理器模塊106的出入端口 2相連，通過主處理器模塊的通訊通道完成微碼的注入。實(shí)施例轉(zhuǎn)發(fā)處理模塊103中的各模塊電路采用Ezchip公司的NP-2系列的網(wǎng)絡(luò)處理器輔于DDR-IISDRAM、QDR-II SRAM制作。
本發(fā)明安裝結(jié)構(gòu)如下 本發(fā)明各部件安裝在一塊尺寸長(zhǎng)X寬為322. 5毫米X220毫米的印制板上，印制板安裝在一個(gè)長(zhǎng)X寬X高為482. 6毫米X443. 7毫米X440毫米的機(jī)箱內(nèi)，面板上安裝電纜插座，組裝成本發(fā)明。
權(quán)利要求
高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置，它包括業(yè)務(wù)接口模塊(101)、交換預(yù)處理模塊(104)、速率配置模塊(105)、主處理器模塊(106)、時(shí)鐘模塊(107)，其特征在于還包括成幀模塊(102)、轉(zhuǎn)發(fā)處理模塊(103)，其中業(yè)務(wù)接口模塊(101)的入端口2與業(yè)務(wù)數(shù)據(jù)端口A連接，對(duì)業(yè)務(wù)數(shù)據(jù)端口A接入的業(yè)務(wù)數(shù)據(jù)進(jìn)行光電轉(zhuǎn)換；業(yè)務(wù)接口模塊(101)出端口1通過8對(duì)串行總線與成幀模塊(102)入端口1連接，成幀模塊(102)對(duì)業(yè)務(wù)接口模塊(101)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行成幀處理；成幀模塊(102)的出端口2通過并行總線與轉(zhuǎn)發(fā)處理模塊(103)入端口1相連，轉(zhuǎn)發(fā)處理模塊(103)對(duì)成幀模塊(102)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行解析、查表、轉(zhuǎn)發(fā)處理；成幀模塊(102)的入端口3通過時(shí)鐘總線與時(shí)鐘模塊(107)的出端口1相連，時(shí)鐘模塊(107)將時(shí)鐘信息傳輸?shù)匠蓭K(102)進(jìn)行數(shù)據(jù)時(shí)鐘同步；成幀模塊(102)的入端口4與速率配置模塊(105)出端口1相連，速率配置模塊(105)將速率信息傳輸?shù)匠蓭K(102)進(jìn)行業(yè)務(wù)速率的配置；成幀模塊(102)的出入端口5通過CPU總線與主處理器模塊(106)的出入端口1相連，主處理器模塊(106)將管理、配置信息傳輸?shù)匠蓭K(102)進(jìn)行管理和配置，成幀模塊(102)將狀態(tài)信息匯報(bào)給主處理器模塊(106)；轉(zhuǎn)發(fā)處理模塊(103)的出端口2通過并行總線與交換預(yù)處理模塊(104)的入端口1相連，交換預(yù)處理模塊(104)對(duì)轉(zhuǎn)發(fā)處理模塊(103)輸入的數(shù)據(jù)進(jìn)行定長(zhǎng)分組、增加交換標(biāo)簽的交換預(yù)處理操作；轉(zhuǎn)發(fā)處理模塊(103)的入端口3通過時(shí)鐘總線與時(shí)鐘模塊(107)的出端口3相連，時(shí)鐘模塊(107)將時(shí)鐘信號(hào)傳輸?shù)睫D(zhuǎn)發(fā)處理模塊(103)進(jìn)行時(shí)鐘同步；轉(zhuǎn)發(fā)處理模塊(103)的出入端口4通過CPU總線與主處理器模塊(106)的出入端口2相連，主處理器模塊(106)將管理、配置信息傳輸?shù)睫D(zhuǎn)發(fā)處理模塊(103)進(jìn)行管理和配置，轉(zhuǎn)發(fā)處理模塊(103)將狀態(tài)信息匯報(bào)給主處理器模塊(106)；交換預(yù)處理模塊(104)入端口2通過時(shí)鐘接口與時(shí)鐘模塊(107)的出端口3連接，時(shí)鐘模塊(107)將時(shí)鐘信號(hào)傳輸?shù)浇粨Q預(yù)處理模塊(104)進(jìn)行時(shí)鐘同步；交換預(yù)處理模塊(104)出入端口3與主處理器模塊(106)的出入端口3相連，主處理器模塊(106)將管理、配置信息傳輸?shù)睫D(zhuǎn)交換預(yù)處理模塊(104)進(jìn)行管理和配置，交換預(yù)處理模塊(104)將狀態(tài)信息匯報(bào)給主處理器模塊(106)；交換預(yù)處理模塊(104)出端口4與背板端口B連接，將交換預(yù)處理模塊(104)輸出的業(yè)務(wù)數(shù)據(jù)傳輸?shù)奖嘲暹M(jìn)行交換。
2. 根據(jù)權(quán)利要求1所述的高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置，其特征在于成幀模塊(102)包括線路側(cè)接口模塊(208) 、 SDH/SONET成幀模塊(209) 、 POS/ATM成幀模塊(210)、物理編碼子層模塊(211)、媒體接入控制模塊(212)、交換側(cè)接口模塊(213);其中線路側(cè)接口模塊(208)入端口 1與業(yè)務(wù)接口模塊(101)出端口 1相連，線路側(cè)接口模塊(208)將業(yè)務(wù)接口模塊(101)的業(yè)務(wù)數(shù)據(jù)進(jìn)行速率解耦；線路側(cè)接口模塊(208)入端口 4與時(shí)鐘模塊(107)的出端口 (1)相連，時(shí)鐘模塊(107)將時(shí)鐘信息傳輸?shù)骄€路側(cè)接口模塊(208)進(jìn)行時(shí)鐘恢復(fù)和時(shí)鐘同步；線路側(cè)接口模塊(208)入端口 3與率配置模塊(105)出端口 l相連，速率配置模塊(105)將速率信息傳輸?shù)骄€路側(cè)接口模塊(208)進(jìn)行業(yè)務(wù)速率和工作模式的配置，在物理層支持155Mbps、622Mbps、lGbps和2. 5Gbps多種業(yè)務(wù)速率的可重構(gòu)，在鏈路層支持POS、 ATM和以太網(wǎng)協(xié)議的可重構(gòu)；當(dāng)配置為155Mbps、622Mbps或2. 5Gbps的POS/ATM模式時(shí)，線路側(cè)接口模塊(208)出端口 2與SDH/SONET成幀模塊(209)的入端口 1相連，SDH/SONET成幀模塊(209)對(duì)線路側(cè)接口模塊(208)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行SDH/SONET成幀處理；SDH/SONET成幀模塊(209)的出端口 2與POS/ATM成幀模塊(210)的入端口 1相連，POS/ATM成幀模塊(210)對(duì)SDH/SONET成幀模塊(209)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行POS/ATM成幀處理；POS/ATM成幀模塊(210)的出端口 2與交換側(cè)接口模塊(213)的入端口 1相連，交換側(cè)接口模塊(213)將POS/ATM成幀模塊(210)輸入的POS/ATM數(shù)據(jù)進(jìn)行SPI4. 2格式數(shù)據(jù)的封裝和轉(zhuǎn)發(fā)；當(dāng)配置為1Gbps的以太網(wǎng)模式時(shí)，線路側(cè)接口模塊(208)的出端口 2與物理編碼子層模塊(211)的入端口 l相連，物理編碼子層模塊(211)對(duì)線路側(cè)接口模塊(208)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行符合802.3規(guī)范的8B/10B物理層編碼處理，物理編碼子層模塊(211)的出端口 2與媒體接入控制模塊(212)的入端口 1相連，媒體接入控制模塊(212)對(duì)物理編碼子層模塊(211)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行媒體接入控制處理，媒體接入控制模塊(212)的出端口2與交換側(cè)接口模塊(213)的入端口 l相連，交換側(cè)接口模塊(213)對(duì)媒體接入控制模塊(212)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行符合SPI4. 2規(guī)范的封裝、解封裝和轉(zhuǎn)發(fā)；交換側(cè)接口模塊(213)的出端口 2與轉(zhuǎn)發(fā)處理模塊(103)的入端口 l相連，轉(zhuǎn)發(fā)處理模塊(103)對(duì)交換側(cè)接口模塊(213)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行解析、查表、轉(zhuǎn)發(fā)處理。
3.根據(jù)權(quán)利要求l所述的高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置，其特征在于轉(zhuǎn)發(fā)處理模塊(103)包括解析模塊(314)、查表模塊(315)、轉(zhuǎn)發(fā)決策模塊(316)、包頭修改模塊(317)、流量管理模塊(318)、表項(xiàng)存儲(chǔ)模塊(319)、數(shù)據(jù)存儲(chǔ)模塊(320)、微碼配置模塊(321)，其中解析模塊(314) 的入端口 1與成幀模塊(102)的出端口 2相連，解析模塊(314)對(duì)成幀模塊(102)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行信元頭解析處理；解析模塊(314)的出端口 2與查表模塊(315)的入端口 1相連，查表模塊(315)對(duì)解析模塊(314)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行查表處理；查表模塊(315) 的出入端口 3與表項(xiàng)存儲(chǔ)模塊(319)的出入端口 1相連，查表模塊(315)對(duì)存儲(chǔ)模塊(319)的表項(xiàng)進(jìn)行讀寫操作；查表模塊(315)的出端口 2與轉(zhuǎn)發(fā)決策模塊(316)的入端口 l相連，轉(zhuǎn)發(fā)決策模塊(316)對(duì)查表模塊(315)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行轉(zhuǎn)發(fā)決策；轉(zhuǎn)發(fā)決策模塊(316)的出端口 2與包頭修改模塊(317)的入端口 l相連，包頭修改模塊(317)對(duì)轉(zhuǎn)發(fā)決策模塊(316)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行包頭修改和轉(zhuǎn)發(fā)操作；包頭修改模塊(317)的出端口 2與流量管理模塊(318)的入端口 1相連，流量管理模塊(318)對(duì)包頭修改模塊(317)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行業(yè)務(wù)調(diào)度和流量控制處理；流量管理模塊(318)的出入端口 3與數(shù)據(jù)存儲(chǔ)模塊(320)的出入端口 l相連，流量管理模塊(318)對(duì)數(shù)據(jù)存儲(chǔ)模塊(320)存儲(chǔ)的業(yè)務(wù)數(shù)據(jù)進(jìn)行讀寫操作；流量管理模塊(318)的出端口 2與交換預(yù)處理模塊(104)的入端口l相連，交換預(yù)處理模塊(104)對(duì)流量管理模塊(318)輸入的業(yè)務(wù)數(shù)據(jù)進(jìn)行定長(zhǎng)分組、增加交換標(biāo)簽的交換預(yù)處理操作；微碼配置模塊(321)的出端口 1與解析模塊(314)的入端口3、查表模塊(315)的入端口 4、轉(zhuǎn)發(fā)決策模塊(316)的入端口 3、包頭修改模塊(317)的入端口 3、流量管理模塊(318)的入端口 4相連，微碼配置模塊(321)對(duì)連接的各模塊電路進(jìn)行微碼配置，通過微碼的簡(jiǎn)單配置，網(wǎng)絡(luò)層實(shí)現(xiàn)IPv4、 IPv6和MPLS多種協(xié)議的可重構(gòu)；微碼配置模塊(321)的出入端口 2與主處理器模塊(106)的出入端口 2相連，主處理器模塊(106)將微碼指令下發(fā)到微碼配置模塊(321)進(jìn)行指令翻譯和傳輸操作。
全文摘要
本發(fā)明公開了一種高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置，它涉及通信網(wǎng)絡(luò)領(lǐng)域中的高速路由轉(zhuǎn)發(fā)設(shè)備。它由業(yè)務(wù)接口模塊、成幀模塊、轉(zhuǎn)發(fā)處理模塊、交換預(yù)處理模塊、速率配置模塊和主處理器模塊等部件組成。它采用靈活的接口和協(xié)議設(shè)計(jì)，物理層可以接入155Mbps、622Mbps、1Gbps和2.5Gbps等多種速率的業(yè)務(wù)，鏈路層支持POS、ATM和以太網(wǎng)協(xié)議，網(wǎng)絡(luò)層支持基于IPv4、IPv6和MPLS的數(shù)據(jù)轉(zhuǎn)發(fā)，具有高度的可重構(gòu)特性。本發(fā)明以一種數(shù)據(jù)轉(zhuǎn)發(fā)裝置實(shí)現(xiàn)了傳統(tǒng)的多種數(shù)據(jù)轉(zhuǎn)發(fā)裝置實(shí)現(xiàn)的功能，可以大大簡(jiǎn)化通信網(wǎng)路由器的設(shè)計(jì)，有效地降低開發(fā)成本，縮短開發(fā)周期。特別適合接口和協(xié)議類型多樣性的高速路由轉(zhuǎn)發(fā)設(shè)備中作高速可重構(gòu)數(shù)據(jù)轉(zhuǎn)發(fā)裝置。
文檔編號(hào)H04L29/06GK101741865SQ20101010197
公開日2010年6月16日 申請(qǐng)日期2010年1月28日 優(yōu)先權(quán)日2010年1月28日
發(fā)明者劉素桃, 周三友, 孫士勇, 康賓, 李吉良, 潘晨昕, 王曉蘋, 王景忠, 胡廣文, 趙增輝 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十四研究所