專利名稱：3g移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實現(xiàn)的裝置的制作方法
技術領域：
本實用新型涉及一種3G移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實現(xiàn)的裝置，屬于光網(wǎng) 絡數(shù)字通訊技術領域，特別是光網(wǎng)絡數(shù)字通訊級聯(lián)裝置。
背景技術：
隨著城市里移動用戶的飛速增加以及高層建筑越來越多，話務密度和覆蓋要求 也不斷上升，這些建筑物規(guī)模大、質量好，對移動電話信號有很強的屏蔽作用。在大 型建筑物的底層、地下商場、地下停車場等環(huán)境下，移動通信信號弱，手機無法正常使 用，形成了移動通信的盲區(qū)和陰影區(qū)；在中間樓層，由于來自周圍不同基站信號的重 疊，產(chǎn)生乒乓效應，手機頻繁切換，甚至掉話，嚴重影響了手機的正常使用；在建筑物 的高層，由于受基站天線的高度限制，無法正常覆蓋，也是移動通信的盲區(qū)。如果采用 傳統(tǒng)的電纜+干線放大器的解決方案，需要鋪設大量的電纜，成本高昂，同時需要增加 干線放大器補償電纜帶來的功率損耗，在進一步增加成本的同時，也增加了基站上行信 號的干擾，影響了基站覆蓋效果，減小基站覆蓋半徑。而由于光端機具有傳輸損耗小、成本低廉、不會引入新的干擾等優(yōu)點，特別適 合于室內(nèi)覆蓋系統(tǒng)，一端(近端)配合射頻模塊完成對基站信號的獲取和發(fā)送，另一端 (遠端)配合射頻模塊完成對手機信號的獲取和發(fā)送，近端與遠端之間的數(shù)據(jù)傳送采用 CPRI(The Common Public Radio Interface,通用公共無線電接口)標準光接口，兩端配
合起來實現(xiàn)基站信號拉遠覆蓋至室內(nèi)熱點區(qū)域，解決第三代移動通信系統(tǒng)室內(nèi)覆蓋的難 題，具有較好的社會效益和經(jīng)濟效益。近端與遠端之間可以有星型、鏈型、環(huán)型等多種連接方式，以滿足網(wǎng)絡靈活組 網(wǎng)的需求，適應廣泛的應用場合。對于鐵路、高速公路、海岸線等窄長底線，可以通 過遠端間的級聯(lián)，并采用定向天線覆蓋，遠端級聯(lián)示意圖如附圖1所示。遠端級聯(lián)實 現(xiàn)的難點在上行鏈路，各級遠端需要將本級和下一級的上行數(shù)據(jù)合并后再發(fā)送給上一級 或近端，傳統(tǒng)的方法是使用4個高深度存儲單元分別緩存本級和下一級上行鏈路中的 AXC (Antenna Carrier,天線載波)和 C&M (Control and Management,控制和管理)數(shù)據(jù)， 然后根據(jù)CPRI協(xié)議分時發(fā)送4個存儲單元中的數(shù)據(jù)，該方法需要的資源多，時序控制復 雜，不利于系統(tǒng)小型化，進而增加產(chǎn)品成本壓力。
發(fā)明內(nèi)容本實用新型目的是為了克服傳統(tǒng)方法存在的缺陷，提供一種資源少、實現(xiàn)簡 單、穩(wěn)定性高、有利于系統(tǒng)小型化的3G移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實現(xiàn)的裝置。本實用新型的技術方案本實用新型的3G移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實 現(xiàn)的裝置依次包括前端接口、數(shù)據(jù)存儲及CPRI協(xié)議解析處理單元、后端接口，其前端接 口和后端接口是激光器，數(shù)據(jù)存儲及CPRI協(xié)議解析處理單元采用FPGA模塊，由ARM 模塊對FPGA模塊控制；第一激光器負責下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送，
3以完成本級遠端與近端或上一級遠端的通信；FPGA模塊中包括CPRI協(xié)議解析處理單 元、同步檢測模塊、數(shù)據(jù)合成模塊、DPRAM數(shù)據(jù)緩存模塊、CPRI協(xié)議組幀模塊；具體 為(1)與近端或上一級遠端連接的第一激光器通過第一串/并轉換模塊與CPRI協(xié) 議解析處理單元通信連接；(2) CPRI協(xié)議解析處理單元的輸出通過第一并/串轉換模塊與第二激光器連接， 第二激光器與下一級遠端通信連接；(3)第二激光器的輸出通過第二串/并轉換模塊與同步檢測模塊連接；(4)同步檢測模塊的輸出分別與數(shù)據(jù)合成模塊和DPRAM數(shù)據(jù)緩存模塊連接；(5)數(shù)據(jù)合成模塊的輸出通過第二并/串轉換模塊與第一激光器連接；(6)ARM模塊與CPRI協(xié)議組幀模塊通信連接；CPRI協(xié)議組幀模塊的輸出與 DPRAM數(shù)據(jù)緩存模塊連接；DPRAM數(shù)據(jù)緩存模塊與數(shù)據(jù)合成模塊連接；(7) CPRI協(xié)議組幀模塊的輸入還與各級遠端AXC數(shù)據(jù)線連接。本實用新型的優(yōu)點核心處理芯片F(xiàn)PGA使用的資源少、功耗低，穩(wěn)定性高， 且利于實現(xiàn)和調試。

圖1為3G移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實現(xiàn)的裝置框圖。圖2為本實用新型所采用的主要步驟流程圖。
具體實施方式
本實用新型以DSP (Digital Signal Processing，數(shù)字信號處理)技術為核心，該裝 置利用FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)實現(xiàn)兩路上行數(shù)據(jù)的
合并，其中以下一級遠端上行IOms數(shù)據(jù)幀頭為基準，使用1個FPGA內(nèi)部DPRAM (Dual PortRAM,雙端口隨機存取存儲器)緩存本級上行數(shù)據(jù)，通過調節(jié)DPRAM的輸出時刻以 實現(xiàn)兩級上行IOms數(shù)據(jù)幀頭的對齊，最后利用邏輯相加的運算方法實現(xiàn)兩路上行數(shù)據(jù)的 合并，從而為級聯(lián)中的下一級遠端提供正常的上行數(shù)據(jù)通道，實現(xiàn)多級遠端級聯(lián)功能。
以下結合附圖對本發(fā)明作進一步說明。在圖1所示的裝置中，前端接口和后端接口是激光器，數(shù)據(jù)存儲及CPRI協(xié)議解 析處理單元采用FPGA模塊，由ARM模塊對FPGA模塊控制；第一激光器負責下行鏈路 數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送，以完成本級遠端與近端或上一級遠端的通信；FPGA 模塊中包括1)第一、第二串/并轉換模塊，負責完成將高速差分串行信號轉換成并行數(shù) 據(jù)，并完成8B/10B解碼；2)CPRI協(xié)議解析模塊，負責接收來自近端或者上一級遠端的數(shù)據(jù)，提取出本級 所需的AXC和C&M數(shù)據(jù)，同時將下行完整的CPRI數(shù)據(jù)幀轉發(fā)給下一級遠端；3)第一、第二并/串轉換模塊，負責完成將并行數(shù)據(jù)轉換成高速差分串行信 號，并完成8B/10B編碼；4) CPRI協(xié)議組幀模塊，負責將本級AXC和C&M數(shù)據(jù)按照CPRI協(xié)議組成本級上行IOms幀1，發(fā)送給DPRAM數(shù)據(jù)緩存模塊；5) DPRAM數(shù)據(jù)緩存模塊，負責緩存本級上行IOms幀1，以根據(jù)下一級上行數(shù) 據(jù)調整本級上行數(shù)據(jù)時延，在下一級上行IOms數(shù)據(jù)幀頭到來時從DPRAM讀出本級上行 IOms數(shù)據(jù)，然后通過寄存器微調以實現(xiàn)兩級上行數(shù)據(jù)的對齊，該模塊輸出的數(shù)據(jù)發(fā)送給 數(shù)據(jù)合成模塊；6)同步檢測模塊，負責檢測下一級上行IOms數(shù)據(jù)幀頭，輸出給DPRAM數(shù)據(jù)緩 存模塊觸發(fā)DPRAM的讀使能，同時將下一級上行IOms數(shù)據(jù)幀1發(fā)送給數(shù)據(jù)合成模塊；7)數(shù)據(jù)合成模塊，負責將本級上行IOms數(shù)據(jù)幀2和下一級上行IOms數(shù)據(jù)幀2 進行數(shù)據(jù)合并，具體方法是將本級上行IOms數(shù)據(jù)幀2中其它各級遠端AXC和C&M數(shù)據(jù) 全部清零，只保留CPRI協(xié)議中的定時控制信息和本級AXC和C&M數(shù)據(jù)，相應地，將下 一級上行IOms數(shù)據(jù)幀2中用于發(fā)送本級AXC和C&M的數(shù)據(jù)全部清零，然后將兩路數(shù)據(jù) 在時間上串行相加即可完成數(shù)據(jù)合成，得到一個上行IOms數(shù)據(jù)幀發(fā)送給近端或上一級遠 端；ARM現(xiàn)場可編程門陣列模塊負責從C&M通道接收近端配置下來的控制信息， 并通過寄存器配置給FPGA模塊；第二激光器負責下行鏈路數(shù)據(jù)的發(fā)送和上行鏈路數(shù)據(jù)的接收，以完成本級遠端 與下一級遠端的通信。在圖1所示的裝置中，各級遠端C&M數(shù)據(jù)在CPRI IOms數(shù)據(jù)幀的HDLC通道分
時傳輸，對于行鏈路，由于IOms數(shù)據(jù)幀采用廣播方式傳送，所以不需要對下行C&M數(shù) 據(jù)調度。但是對于上行鏈路，在對兩路上行C&M數(shù)據(jù)合成時，需要采用調度機制避免兩 路同時上傳的C&M數(shù)據(jù)產(chǎn)生沖突。具體的方法是實時檢測本級是否需要發(fā)送上行C&M 數(shù)據(jù)，如果有則優(yōu)先發(fā)送本級上行C&M數(shù)據(jù)，而緩存下一級上行C&M數(shù)據(jù)，直到本級 上行C&M數(shù)據(jù)發(fā)送完畢HDLC通道處于空閑狀態(tài)，再重新發(fā)送下一級上行C&M數(shù)據(jù)。FPGA的數(shù)據(jù)合成模塊負責將本級上行IOms數(shù)據(jù)幀2和下一級上行IOms數(shù)據(jù)幀 2進行數(shù)據(jù)合并，具體方法是將本級上行IOms數(shù)據(jù)幀2中其它各級遠端AXC和C&M數(shù) 據(jù)全部清零，只保留CPRI協(xié)議中的定時控制信息和本級AXC和C&M數(shù)據(jù)，相應地，將 下一級上行IOms數(shù)據(jù)幀2中用于發(fā)送本級AXC和C&M的數(shù)據(jù)全部清零，然后將兩路數(shù) 據(jù)在時間上串行相加即可完成數(shù)據(jù)合成，得到一個上行IOms數(shù)據(jù)幀發(fā)送給近端或上一級 遠端。在數(shù)據(jù)合成前需要對兩個上行IOms數(shù)據(jù)幀頭的距離進行判斷，需要使用FPGA 內(nèi)部系統(tǒng)工作時鐘122.88MHz信號作為基準進行測量。FPGA接收來自下一級上行數(shù)據(jù)， 以下一級IOms數(shù)據(jù)幀頭的上升沿啟動FPGA內(nèi)設置的計數(shù)器開始計數(shù)，同時FPGA還接 收本級上行數(shù)據(jù)，以本級IOms數(shù)據(jù)幀頭的上升沿終止計數(shù)器計數(shù)，此時計數(shù)器內(nèi)所統(tǒng)計 的122.88MHz時鐘的數(shù)量就是兩幀頭之間的距離d。確定好兩幀頭的距離d后，F(xiàn)PGA根據(jù)本級和下級數(shù)據(jù)緩存模塊中存儲器深度的 確定一個閾值，當d小于閾值時，表明兩幀頭間的距離較小，DPRAM數(shù)據(jù)緩存模塊有能 力將本級上行IOms數(shù)據(jù)幀完整接收并調整到與下一級上行IOms數(shù)據(jù)幀對齊。當d大于 閾值時，表明兩幀頭之間的距離較遠，DPRAM數(shù)據(jù)緩存模塊無法將本級上行IOms數(shù)據(jù) 幀完整接收并調整到與下一級上行IOms數(shù)據(jù)幀對齊，最終將丟棄下一級上行IOms數(shù)據(jù)幀而只發(fā)送本級上行IOms數(shù)據(jù)幀。在實際的級聯(lián)中，若下一級遠端能夠正常啟動，且與本級相連的光纖長度在合 理的范圍內(nèi)，則兩上行IOms數(shù)據(jù)幀之間的距離d必然很小，當d的值較大超過了閾值 時，說明下一級還沒有啟動完畢，此時其上行AXC和C&M數(shù)據(jù)沒有意義，因此可以不 轉發(fā)下一級上行數(shù)據(jù)。本實用新型利用FPGA實現(xiàn)兩路上行數(shù)據(jù)的合并，其中以下一級遠端上行IOms 數(shù)據(jù)幀頭為基準，使用1個FPGA內(nèi)部DPRAM (Dual Port RAM，雙端口隨機存取存儲 器)緩存本級上行數(shù)據(jù)，通過調節(jié)DPRAM的輸出時刻以實現(xiàn)兩級上行IOms數(shù)據(jù)幀頭的 對齊，最后利用邏輯相加的運算方法實現(xiàn)兩路上行數(shù)據(jù)的合并，從而為級聯(lián)中的下一級 遠端提供正常的上行數(shù)據(jù)通道，實現(xiàn)多級遠端級聯(lián)功能。圖2為本實用新型所采用的主要步驟流程圖本實用新型3G移動通信接入網(wǎng)數(shù) 字光端機級聯(lián)裝置的實現(xiàn)包括以下步驟(1)第一激光器負責下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送，以完成本級遠 端與近端或上一級遠端的通信。(2)FPGA的第一串/并轉換模塊負責完成將高速差分串行信號轉換成并行數(shù) 據(jù)，并完成8B/10B解碼。(3) FPGA的第一 CPRI協(xié)議解析模塊負責接收來自近端或者上一級遠端的數(shù)據(jù)， 提取出本級所需的AXC和C&M數(shù)據(jù)，同時將下行完整的CPRI數(shù)據(jù)幀轉發(fā)給下一級遠端。(4)FPGA的第二并/串轉換模塊負責完成將并行數(shù)據(jù)轉換成高速差分串行信 號，并完成8B/10B編碼。(5)第二激光器負責轉發(fā)下行鏈路數(shù)據(jù)，以完成近端或上一級遠端與下一級遠端 的通信。(6)第二激光器同時負責上行鏈路數(shù)據(jù)的接收，以完成下一級遠端與近端或上一 級遠端的通信。(7)FPGA的第二串/并轉換模塊負責完成將高速差分串行信號轉換成并行數(shù) 據(jù)，并完成8B/10B解碼。(8) FPGA的第二 CPRI協(xié)議解析模塊負責接收來自下一級遠端的數(shù)據(jù)，提取出上 行IOms幀頭輸出給FPGA的DPRAM緩存模塊，以出發(fā)該模塊輸出數(shù)據(jù)，同時將上行完 整的IOms幀2輸出給FPGA的數(shù)據(jù)合成模塊。(9) ARM模塊負責從C&M通道接收近端配置下來的控制信息，并通過寄存器配 置給FPGA模塊。(10) FPGA的CPRI協(xié)議組幀模塊負責將本級AXC和C&M數(shù)據(jù)按照CPRI協(xié)議 組成本級上行IOms幀1，發(fā)送給DPRAM數(shù)據(jù)緩存模塊。(11) FPGA的DPRAM數(shù)據(jù)緩存模塊負責緩存本級上行IOms幀1，以根據(jù)下一級 上行數(shù)據(jù)調整本級上行數(shù)據(jù)時延，在下一級上行IOms數(shù)據(jù)幀頭到來時從DPRAM讀出本 級上行IOms數(shù)據(jù)，然后通過寄存器微調以實現(xiàn)兩級上行數(shù)據(jù)的對齊，該模塊輸出的數(shù)據(jù) 發(fā)送給數(shù)據(jù)合成模塊。(12) FPGA的數(shù)據(jù)合成模塊負責將本級上行IOms數(shù)據(jù)幀2和下一級上行IOms數(shù)據(jù)幀2進行數(shù)據(jù)合并，具體方法是將本級上行IOms數(shù)據(jù)幀2中其它各級遠端AXC和 C&M數(shù)據(jù)全部清零，只保留CPRI協(xié)議中的定時控制信息和本級AXC和C&M數(shù)據(jù)，相 應地，將下一級上行IOms數(shù)據(jù)幀2中用于發(fā)送本級AXC和C&M的數(shù)據(jù)全部清零，然后 將兩路數(shù)據(jù)在時間上串行相加即可完成數(shù)據(jù)合成，得到一個上行IOms數(shù)據(jù)幀發(fā)送給近端 或上一級遠端。(13)FPGA的第一并/串轉換模塊負責完成將并行數(shù)據(jù)轉換成高速差分串行信 號，并完成8B/10B編碼。(14)第一激光器負責發(fā)送上行鏈路數(shù)據(jù)，以完成本級遠端與近端或上一級遠端 的通信。上述步驟(1)到步驟(14)重復執(zhí)行，就可以實現(xiàn)3G移動通信接入網(wǎng)數(shù)字光端機 的多級級聯(lián)。 本實用新型的核心是利用FPGA (Field Programmable Gate Array,現(xiàn)場可編程門
陣列)作為芯片，與激光器、ARM模塊結合實現(xiàn)多級遠端級聯(lián)功能。因此，凡是利用 FPGA作為芯片，與激光器、ARM模塊結合實現(xiàn)多級遠端級聯(lián)功能的，均屬于本實用新 型的保護范圍。
權利要求1. 一種3G移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實現(xiàn)的裝置，依次包括前端接口、數(shù)據(jù)存 儲及CPRI協(xié)議解析處理單元、后端接口，其特征在于前端接口和后端接口是激光器， 數(shù)據(jù)存儲及CPRI協(xié)議解析處理單元采用FPGA現(xiàn)場可編程門陣列模塊，由ARM模塊對 FPGA現(xiàn)場可編程門陣列模塊控制；激光器負責下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的 發(fā)送，以完成本級遠端與近端或上一級遠端的通信；FPGA現(xiàn)場可編程門陣列模塊中包 括CPRI協(xié)議解析處理單元、同步檢測模塊、數(shù)據(jù)合成模塊、DPRAM數(shù)據(jù)緩存模塊、 CPRI協(xié)議組幀模塊；具體為(1)與近端或上一級遠端連接的第一激光器通過第一串/并轉換模塊與CPRI協(xié)議解 析處理單元通信連接；(2)CPRI協(xié)議解析處理單元的輸出通過第一并/串轉換模塊與第二激光器連接，第二 激光器與下一級遠端通信連接；(3)第二激光器的輸出通過第二串/并轉換模塊與同步檢測模塊連接；(4)同步檢測模塊的輸出分別與數(shù)據(jù)合成模塊和DPRAM數(shù)據(jù)緩存模塊連接；(5)數(shù)據(jù)合成模塊的輸出通過第二并/串轉換模塊與第一激光器連接；(6)ARM模塊與CPRI協(xié)議組幀模塊通信連接；CPRI協(xié)議組幀模塊的輸出與DPRAM 數(shù)據(jù)緩存模塊連接；DPRAM數(shù)據(jù)緩存模塊與數(shù)據(jù)合成模塊連接；(7)CPRI協(xié)議組幀模塊的輸入還與各級遠端AXC數(shù)據(jù)線連接。
專利摘要本實用新型是一種3G移動通信接入網(wǎng)數(shù)字光端機級聯(lián)實現(xiàn)的裝置，其前端接口和后端接口是激光器，數(shù)據(jù)存儲及CPRI協(xié)議解析處理單元采用FPGA現(xiàn)場可編程門陣列模塊，由ARM模塊對FPGA模塊控制；FPGA現(xiàn)場可編程門陣列中包括第一串/并轉換模塊、CPRI協(xié)議解析模塊、第一并/串轉換模塊、CPRI協(xié)議組幀模塊、DPRAM數(shù)據(jù)緩存模塊、同步檢測模塊、數(shù)據(jù)合成模塊，F(xiàn)PGA模塊實現(xiàn)兩路上行數(shù)據(jù)的合并，其中以下一級遠端上行10ms數(shù)據(jù)幀頭為基準，使用1個FPGA內(nèi)部DPRAM緩存本級上行數(shù)據(jù)，通過調節(jié)DPRAM的輸出時刻實現(xiàn)兩級上行10ms數(shù)據(jù)幀頭對齊，利用邏輯相加運算實現(xiàn)兩路上行數(shù)據(jù)合并，為級聯(lián)中的下一級遠端提供正常的上行數(shù)據(jù)通道，實現(xiàn)多級遠端級聯(lián)功能。
文檔編號H04B10/14GK201797518SQ20092023025
公開日2011年4月13日 申請日期2009年11月24日 優(yōu)先權日2009年11月24日
發(fā)明者宋朋, 陳莉 申請人:武漢百特賽爾科技有限公司