欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

一種基于pxi總線的誤碼率測試模塊的制作方法

文檔序號:7726243閱讀:188來源:國知局
專利名稱:一種基于pxi總線的誤碼率測試模塊的制作方法
技術(shù)領(lǐng)域
本實用新型屬于數(shù)據(jù)傳輸及處理領(lǐng)域,尤其涉及一種基于PXI總線的誤碼
率測試模塊。
背景技術(shù)
誤碼率測試模塊是通過對被測設(shè)備系統(tǒng)傳送有限的數(shù)據(jù)位,然后在接收端
對誤碼數(shù)據(jù)位進行計數(shù),收到的誤碼數(shù)除以總傳送的數(shù)據(jù)位數(shù)就是誤碼率(Bit Error Rate, BER) 。 BER的準(zhǔn)確程度隨著傳送位數(shù)的增加而增加,也就是說, 如果我們要獲得完全準(zhǔn)確的BER那么我們需要無限的數(shù)據(jù)傳輸。但是在工程上 不可能實現(xiàn)無限的數(shù)據(jù)傳輸,所以通常采用下式來測試誤碼率BER-在平均間 隔時間內(nèi)的誤碼個數(shù)/在平均間隔時間內(nèi)傳輸信息的總數(shù)。
圖1即示出了誤碼率測試的原理,誤碼率測試模塊的工作過程可以分成以下 幾個步驟1、誤碼測試儀的圖形發(fā)生器產(chǎn)生原始數(shù)據(jù),并使其通過被測設(shè)備構(gòu) 成的信道輸入至被測設(shè)備的輸入端;2、被測設(shè)備輸出含有誤碼的數(shù)據(jù)流;3、 誤碼測試儀接收被測設(shè)備的數(shù)據(jù)流;4、誤碼測試儀的誤碼檢測部分將收到的數(shù) 據(jù)流與圖形發(fā)生器產(chǎn)生的本地數(shù)據(jù)流逐位的進行比較,并統(tǒng)計誤碼個數(shù);5、誤 碼測試儀根據(jù)誤碼統(tǒng)計結(jié)果,計算出相應(yīng)的誤碼率,并輸出誤碼指示。目前, 誤碼測試設(shè)備大多為臺式儀器,不但占用空間過大,而且無法實現(xiàn)系統(tǒng)集成。

實用新型內(nèi)容
本實用新型的目的在于提供一種基于PXI總線的誤碼率測試模塊,旨在 解決現(xiàn)有的誤碼測試設(shè)備多為臺式儀器,造成使用時占用空間過大以及不便于系統(tǒng)集成的問題。
本實用新型的目的是這樣實現(xiàn)的
一種基于PXI總線的誤碼率測試模塊,所述模塊包括
測試數(shù)據(jù)生成器,用于產(chǎn)生并輸出用于測試被測設(shè)備的數(shù)字圖形數(shù)據(jù),及 對接收的帶誤碼的數(shù)據(jù)流中的誤碼數(shù)進行統(tǒng)計;
控制單元,用于根據(jù)被測設(shè)備使用的通信接口類型將測試數(shù)據(jù)生成器輸出 的數(shù)字圖形數(shù)據(jù)進行成幀處理或同/異步串口轉(zhuǎn)換后輸出,及將帶誤碼的數(shù)據(jù)流 按相應(yīng)的接口協(xié)議進行解幀處理或同/異步串口轉(zhuǎn)換后輸出給測試數(shù)據(jù)生成器, 并統(tǒng)計帶誤碼的數(shù)據(jù)流總數(shù);
誤碼率計算單元,用于根據(jù)通過控制單元獲:f又的帶誤碼的數(shù)據(jù)流總數(shù)及誤 碼數(shù)信息計算誤碼率;
DDS,用于在控制單元的控制下為測試數(shù)據(jù)生成器提供可變時鐘的合成源;
以及
接口處理單元,用于將控制單元輸出的數(shù)字圖形數(shù)據(jù)轉(zhuǎn)換成適配于被測設(shè) 備的通信接口后傳輸給被測設(shè)備,及通過相應(yīng)的通信接口接收被測設(shè)備輸出的 帶誤碼的數(shù)據(jù)流并轉(zhuǎn)換成適配于控制單元處理的格式后輸出至控制單元。
所述模塊支持的通信接口包括電信接口和數(shù)據(jù)接口 。
所述控制單元包括
El成幀器,用于按照電信接口協(xié)議對數(shù)字圖形數(shù)據(jù)進行組幀及對帶誤碼的 數(shù)據(jù)進行解幀;
同/異串口轉(zhuǎn)換器,用于按照數(shù)據(jù)接口協(xié)議對數(shù)字圖形數(shù)據(jù)及帶誤碼的數(shù)據(jù) 進行相應(yīng)的同/異步串口轉(zhuǎn)換;
計數(shù)器,用于統(tǒng)計接收的數(shù)字圖形數(shù)據(jù)位數(shù)及輸出的帶誤碼的數(shù)據(jù)位數(shù); EBC接口 ,用于實現(xiàn)控制單元與誤碼率計算單元的通信; DDS接口 ,用于實現(xiàn)控制單元與DDS的通信。 所述接口處理單元包括電平轉(zhuǎn)換器,用于對通過數(shù)據(jù)接口與被測設(shè)備通信的數(shù)據(jù)進行相應(yīng)的電平
轉(zhuǎn)換;
編/解碼器,用于對通過電信接口接收的帶誤碼的數(shù)據(jù)流進行解碼,及對變
壓器輸出的數(shù)字圖形數(shù)據(jù)進行編碼后通過電信接口輸出給被測設(shè)備;
變壓器,用于對編/解碼器解碼后的數(shù)據(jù)流進行電壓轉(zhuǎn)換后輸出給控制單
元,及對控制單元輸出的數(shù)字圖形數(shù)據(jù)進行電壓轉(zhuǎn)換后輸出至編/解碼器。 所述模塊還包括時鐘驅(qū)動/接收器,用于在控制單元的控制下接收外時鐘信
號并進行相應(yīng)的時鐘信號電平的適配轉(zhuǎn)換后輸出至控制單元,由控制單元根據(jù)
被測設(shè)備的時鐘設(shè)置將該外時鐘作為測試數(shù)據(jù)生成器固定頻率的外部時鐘源。 所述誤碼率計算單元中采用PowerPC405EP芯片作為PCI橋芯片和通信處理
芯片,并采用嵌入式VxWorks操作系統(tǒng),用于完成PCI總線到本地總線EBC之
間的轉(zhuǎn)換以及通信數(shù)據(jù)的收發(fā)和誤碼率的計算。 所述控制單元采用FPGA實現(xiàn)。 所述測試數(shù)據(jù)生成器采用DS2174芯片實現(xiàn)。 所述誤碼率計算單元通過PXI總線與所集成的系統(tǒng)通信。 本實用新型的突出優(yōu)點是本實用新型通過采用FPGA、 PowerPC405EP等芯
片分別實現(xiàn)控制單元、誤碼率計算單元等,可以使得芯片數(shù)量大大減少,電路
復(fù)雜程度降低,整個測試模塊體積極大減小,便于系統(tǒng)集成,而且采用PXI總
線結(jié)構(gòu),可以方便地集成于計算機自動測試系統(tǒng)中。


圖1是誤碼率測試的原理框圖2是本實用新型提供的基于PXI總線的誤碼率測試模塊的結(jié)構(gòu)圖。
具體實施方式

為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白,
以下結(jié)合附圖及實施例,對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解,此處所描述的具體 實施例僅僅用以解釋本實用新型,并不用于限定本實用新型。
圖2示出了本實用新型提供的基于PXI總線的誤碼率測試模塊的結(jié)構(gòu),為 了便于說明,僅示出了與本實用新型相關(guān)的部分,這些部分可以是硬件或者軟 硬件結(jié)合的單元。
測試數(shù)據(jù)生成器6產(chǎn)生用于測試被測設(shè)備的數(shù)字圖形數(shù)據(jù)輸出至控制單元 2,在傳輸過程中,控制單元2的計數(shù)器26將對測試數(shù)據(jù)生成器6輸出的數(shù)字 圖形數(shù)據(jù)的位數(shù)進行實時計數(shù)。
本實用新型中,所述誤碼率測試模塊帶有兩種接口電信接口和數(shù)據(jù)接口。 當(dāng)被測設(shè)備采用電信接口接受測試時,控制單元2將控制El成幀器21將所述 測試數(shù)據(jù)生成器6輸出的數(shù)字圖形數(shù)據(jù)按接口協(xié)議組幀后輸出給接口處理單元 1,由變壓器12和編/解碼器11先后分別按接口協(xié)議對組幀后的數(shù)字圖形數(shù)據(jù) 進行變壓隔離和編碼處理后,通過電信接口將測試數(shù)據(jù)發(fā)送給被測設(shè)備,相應(yīng) 的,在通過電信接口接收到被測設(shè)備輸出的帶誤碼的數(shù)據(jù)流時,編/解碼器11 和變壓器12先后分別對凄t據(jù)流進行解碼和電壓轉(zhuǎn)換處理后,由El成幀器21 對數(shù)據(jù)進行解幀,最后經(jīng)計數(shù)器26將帶誤碼的數(shù)據(jù)輸出給測試數(shù)據(jù)生成器6; 當(dāng)被測設(shè)備采用數(shù)據(jù)接口接受測試時,控制單元2則根據(jù)被測設(shè)備所采用的串 口協(xié)議,控制同/異串口轉(zhuǎn)換器23將所述測試數(shù)據(jù)生成器6輸出的數(shù)字圖形數(shù) 據(jù)格式轉(zhuǎn)換成與被測設(shè)備的串口適配的數(shù)據(jù)格式,再由電平轉(zhuǎn)換器13將數(shù)據(jù)的 電平轉(zhuǎn)換至與接口的電平適配時輸出給被測設(shè)備,相應(yīng)的,在通過數(shù)據(jù)接口接 收到被測設(shè)備輸出的帶誤碼的數(shù)據(jù)流時,先后由電平轉(zhuǎn)換器13和同/異串口轉(zhuǎn) 換器23按接口協(xié)議對數(shù)據(jù)流進行電平轉(zhuǎn)換和串口數(shù)據(jù)格式的轉(zhuǎn)換后,經(jīng)計數(shù)器 26將帶誤碼的數(shù)據(jù)輸出給測試數(shù)據(jù)生成器6。
在將帶誤碼的數(shù)據(jù)傳輸給測試數(shù)據(jù)生成器6的過程中,計數(shù)器26將對數(shù)據(jù) 的位數(shù)進行實時計數(shù),該計數(shù)結(jié)果及上述對對測試數(shù)據(jù)生成器6輸出的數(shù)字圖 形數(shù)據(jù)的位數(shù)的計數(shù)結(jié)果都將存于寄存器24中。測試數(shù)據(jù)生成器6在收到被測設(shè)備輸出的帶誤碼的數(shù)據(jù)的數(shù)據(jù)后,將統(tǒng)計 出該數(shù)據(jù)流中包含的誤碼數(shù)。
誤碼率計算單元3將通過EBC接口 22從控制單元2中獲取傳輸?shù)膱D形數(shù)據(jù) 的總位數(shù)及通過控制單元2獲取測試數(shù)據(jù)生成器6統(tǒng)計的總誤碼數(shù),由此計算 出被測設(shè)備的誤碼率,并基于PXI總線實現(xiàn)與所集成的系統(tǒng)之間的通信。
在上述過程中,控制單元2根據(jù)被測設(shè)備的時鐘設(shè)置選擇由可變時鐘的合 成源或者固定頻率的外部時鐘源為測試數(shù)據(jù)生成器6提供時鐘,本實用新型中, 固定時鐘信號采用2. 048MHz的恒溫晶振供給,合成時鐘源由直接數(shù)字合成 (DDS) 5芯片AD9850提供,其輸出頻率由控制單元2控制。時鐘驅(qū)動/接收器 4將在控制單元2與外時鐘源之間進行相應(yīng)的時鐘信號電平的適配轉(zhuǎn)換。
在本實用新型中,上述誤碼率計算單元3中采用PowerPC405EP芯片作為 PCI橋芯片和通信處理芯片,并采用嵌入式VxWorks操作系統(tǒng),完成PCI總線 到本地總線EBC之間的轉(zhuǎn)換以及通信數(shù)據(jù)的收發(fā)和誤碼率的計算功能,可以極 大地減少上層軟件的工作,而且可以在每個時鐘周期內(nèi)傳出多個指令,同時操 作多個獨立運算單元,同時,該芯片還具有功耗低、實時性好的優(yōu)點。
上述控制單元2則采用現(xiàn)場可編程門陣列(FPGA)實現(xiàn),從而可以充分利 用FPGA強大的功能,將同/串口協(xié)議、El成幀、同步等功能實現(xiàn)在FPGA中, 使得芯片數(shù)量可以大大減少,電路復(fù)雜程度降低,整個測試模塊體積極大減小, 便于系統(tǒng)集成,也可以為今后的升級、維護提供了極大的方便。
上述測試數(shù)據(jù)生成器6則采用DS2174芯片實現(xiàn),該芯片具有可編程的多項 式長度和反饋階數(shù),產(chǎn)生偽隨機可以序列,最長序列可到232-1,可提供512 字節(jié)長度的自定義數(shù)據(jù)序列存儲器,其自帶的數(shù)據(jù)位數(shù)計數(shù)器和錯誤位計數(shù)器 均為42位,還具有軟件可插入誤碼的功能,并且收發(fā)完全獨立,其數(shù)據(jù)接口有 串行、半字節(jié)和字節(jié)三種方式,串行模式下時鐘頻率為155MHz,字節(jié)模式下為 8謹(jǐn)z。
此外,所述誤碼率測試才莫塊可實現(xiàn)通過V. 24、 V. 35、 V. 11、 El、 G.703等接口進行誤碼率測試,由于采用PXI總線結(jié)構(gòu),可以方便地集成于計算機自動 測試系統(tǒng)中。
以上所述僅為本實用新型的較佳實施例而已,并不用以限制本實用新型, 凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等,均應(yīng) 包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1、一種基于PXI總線的誤碼率測試模塊,其特征在于,所述模塊包括測試數(shù)據(jù)生成器,用于產(chǎn)生并輸出用于測試被測設(shè)備的數(shù)字圖形數(shù)據(jù),及對接收的帶誤碼的數(shù)據(jù)流中的誤碼數(shù)進行統(tǒng)計;控制單元,用于根據(jù)被測設(shè)備使用的通信接口類型將測試數(shù)據(jù)生成器輸出的數(shù)字圖形數(shù)據(jù)進行成幀處理或同/異步串口轉(zhuǎn)換后輸出,及將帶誤碼的數(shù)據(jù)流按相應(yīng)的接口協(xié)議進行解幀處理或同/異步串口轉(zhuǎn)換后輸出給測試數(shù)據(jù)生成器,并統(tǒng)計帶誤碼的數(shù)據(jù)流總數(shù);誤碼率計算單元,用于根據(jù)通過控制單元獲取的帶誤碼的數(shù)據(jù)流總數(shù)及誤碼數(shù)信息計算誤碼率;DDS,用于在控制單元的控制下為測試數(shù)據(jù)生成器提供可變時鐘的合成源;以及接口處理單元,用于將控制單元輸出的數(shù)字圖形數(shù)據(jù)轉(zhuǎn)換成適配于被測設(shè)備的通信接口后傳輸給被測設(shè)備,及通過相應(yīng)的通信接口接收被測設(shè)備輸出的帶誤碼的數(shù)據(jù)流并轉(zhuǎn)換成適配于控制單元處理的格式后輸出至控制單元。
2、 如權(quán)利要求1所述的基于PXI總線的誤碼率測試模塊,其特征在于,所述模塊支持的通信接口包括電信接口和數(shù)據(jù)接口 。
3、 如權(quán)利要求2所述的基于PXI總線的誤碼率測試模塊,其特征在于,所述控制單元包括El成幀器,用于按照電信接口協(xié)議對數(shù)字圖形數(shù)據(jù)進行組幀及對帶誤碼的 數(shù)據(jù)進行解幀;同/異串口轉(zhuǎn)換器,用于按照數(shù)據(jù)接口協(xié)議對數(shù)字圖形數(shù)據(jù)及帶誤碼的數(shù)據(jù)進行相應(yīng)的同/異步串口轉(zhuǎn)換;計數(shù)器,用于統(tǒng)計接收的數(shù)字圖形數(shù)據(jù)位數(shù)及輸出的帶誤碼的數(shù)據(jù)位數(shù); EBC接口 ,用于實現(xiàn)控制單元與誤碼率計算單元的通信; DDS接口 ,用于實現(xiàn)控制單元與DDS的通信。
4、 如權(quán)利要求2所述的基于PXI總線的誤碼率測試模塊,其特征在于,所 述接口處理單元包括電平轉(zhuǎn)換器,用于對通過數(shù)據(jù)接口與被測設(shè)備通信的數(shù)據(jù)進行相應(yīng)的電平 轉(zhuǎn)換;編/解碼器,用于對通過電信接口接收的帶誤碼的數(shù)據(jù)流進行解碼,及對變 壓器輸出的數(shù)字圖形數(shù)據(jù)進行編碼后通過電信接口輸出給被測設(shè)備;變壓器,用于對編/解碼器解碼后的數(shù)據(jù)流進行電壓轉(zhuǎn)換后輸出給控制單 元,及對控制單元輸出的數(shù)字圖形數(shù)據(jù)進行電壓轉(zhuǎn)換后輸出至編/解碼器。
5、 如權(quán)利要求1所述的基于PXI總線的誤碼率測試模塊,其特征在于,所 述模塊還包括時鐘驅(qū)動/接收器,用于在控制單元的控制下接收外時鐘信號并進 行相應(yīng)的時鐘信號電平的適配轉(zhuǎn)換后輸出至控制單元,由控制單元根據(jù)被測設(shè) 備的時鐘設(shè)置將該外時鐘作為測試數(shù)據(jù)生成器固定頻率的外部時鐘源。
6、 如權(quán)利要求1所述的基于PXI總線的誤碼率測試模塊,其特征在于,所 述誤碼率計算單元中采用PowerPC405EP芯片作為PCI橋芯片和通信處理芯片, 并采用嵌入式VxWorks操:作系統(tǒng),用于完成PCI總線到本地總線EBC之間的轉(zhuǎn) 換以及通信數(shù)據(jù)的收發(fā)和誤碼率的計算。
7、 如權(quán)利要求1所述的基于PXI總線的誤碼率測試^^塊,其特征在于,所 述控制單元采用FPGA實現(xiàn)。
8、 如權(quán)利要求1所述的基于PXI總線的誤碼率測試模塊,其特征在于,所 述測試數(shù)據(jù)生成器采用DS2174芯片實現(xiàn)。
9、 如權(quán)利要求1所述的基于PXI總線的誤碼率測試模塊,其特征在于,所 述誤碼率計算單元通過PXI總線與所集成的系統(tǒng)通信。
專利摘要本實用新型適用于數(shù)據(jù)傳輸及處理領(lǐng)域,提供了一種基于PXI總線的誤碼率測試模塊,包括產(chǎn)生測試設(shè)備的數(shù)字圖形數(shù)據(jù)及統(tǒng)計誤碼數(shù)的測試數(shù)據(jù)生成器;根據(jù)被測設(shè)備使用的通信接口類型對數(shù)字圖形數(shù)據(jù)進行成幀處理或同/異步串口轉(zhuǎn)換,及對帶誤碼的數(shù)據(jù)流進行解幀處理或同/異步串口轉(zhuǎn)換,及統(tǒng)計帶誤碼的數(shù)據(jù)流總數(shù)的控制單元;根據(jù)帶誤碼的數(shù)據(jù)流總數(shù)及誤碼數(shù)信息計算誤碼率的誤碼率計算單元;為測試數(shù)據(jù)生成器提供可變時鐘的合成源的DDS;將控制單元與被測設(shè)備間通信的數(shù)據(jù)進行相應(yīng)的接口數(shù)據(jù)轉(zhuǎn)換及處理的接口處理單元。
文檔編號H04L1/20GK201422114SQ20092007993
公開日2010年3月10日 申請日期2009年3月31日 優(yōu)先權(quán)日2009年3月31日
發(fā)明者峰 高, 齊永龍 申請人:成都縱橫測控技術(shù)有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
靖远县| 隆子县| 化州市| 新龙县| 会宁县| 牡丹江市| 禄丰县| 肃北| 汶川县| 海盐县| 平原县| 科尔| 理塘县| 晴隆县| 河津市| 鹤山市| 通许县| 德化县| 河源市| 珲春市| 海伦市| 绍兴县| 雷山县| 蛟河市| 潮州市| 河东区| 枞阳县| 普格县| 桐梓县| 平潭县| 华容县| 广南县| 白水县| 崇左市| 扶风县| 藁城市| 克东县| 博野县| 呼玛县| 阜阳市| 化隆|