專利名稱：一種led顯示屏拼接控制系統(tǒng)及l(fā)ed顯示屏的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于顯示屏領(lǐng)域，尤其涉及一種LED顯示屏拼接控制系統(tǒng)及LED顯示屏。
背景技術(shù)：
目前，LED顯示屏已成為現(xiàn)代化、國際化城市的標(biāo)志，它可播放文字信息、動(dòng)畫廣 告、視頻圖像，日益在廣告、體育、交通、金融、通訊、商業(yè)、演播等各行各業(yè)得到廣泛的應(yīng)用。 LED顯示屏的核心技術(shù)是LED顯示屏拼接控制系統(tǒng)，現(xiàn)有的高分辨率的LED顯示屏拼接控制 系統(tǒng)設(shè)計(jì)復(fù)雜，成本高，價(jià)格昂貴。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種LED顯示屏拼接控制系統(tǒng)，旨在解決現(xiàn)有技術(shù) 中普通的LED顯示屏拼接控制系統(tǒng)設(shè)計(jì)復(fù)雜，成本高的問題。本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的，一種LED顯示屏拼接控制系統(tǒng)，所述系統(tǒng)包括視頻處理傳送控制器，包括依次連接的輸入輸出接口、第一音視頻處理器和信號(hào) 轉(zhuǎn)換及光發(fā)送器；視頻接收分割放大器，包括依次連接的光接收及信號(hào)轉(zhuǎn)換器、第二音視頻處理器、 視頻輸出模塊和音頻輸出接口，所述光接收及信號(hào)轉(zhuǎn)換器與所述信號(hào)轉(zhuǎn)換及光發(fā)送器相連 接；LED屏體控制器陣列，包括并列連接的一個(gè)以上的LED屏體控制器單體，所述LED 屏體控制器單體包括與所述視頻輸出模塊依次連接的視頻信號(hào)輸入接口、DVI解碼器、視頻 二級(jí)放大處理器和信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器；所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器 還連接有三級(jí)緩存器及依次連接的LED視頻數(shù)據(jù)驅(qū)動(dòng)輸出模塊和輸出接口 ；所述LED屏體 控制器單體還包括用于與相鄰的LED屏體控制器單體連接及與所述信號(hào)轉(zhuǎn)換及同步控制 時(shí)序發(fā)生器連接的雙向硬件外同步信號(hào)外設(shè)接口。本發(fā)明實(shí)施例還提供了一種LED顯示屏，所述LED顯示屏包括所述的LED顯示屏 拼接控制系統(tǒng)。本發(fā)明實(shí)施例與現(xiàn)有技術(shù)相比，有益效果在于通過視頻處理傳送控制器、視頻接 收分割放大器和LED屏體控制器陣列，可實(shí)現(xiàn)超高分辨率的LED顯示屏的顯示，且設(shè)計(jì)簡(jiǎn) 單，成本低。


圖1是本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)的框圖；圖2是本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)的第一音視頻處理器的邏輯 設(shè)計(jì)示意圖；圖3是本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)的信號(hào)轉(zhuǎn)換及光發(fā)送器的邏 輯設(shè)計(jì)示意圖4是本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)的視頻接收分割放大器的邏 輯設(shè)計(jì)示意圖；圖5是本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)的LED屏體控制器單體的邏 輯設(shè)計(jì)示意圖。圖中1.視頻處理傳送控制器，2.視頻接收分割放大器，3. LED屏體控制器陣列， 4. LED顯示屏，5.功率放大器，6.音箱，11.輸入輸出接口，12.第一音視頻處理器，13.信號(hào) 轉(zhuǎn)換及光發(fā)送器，14.計(jì)算機(jī)，21.光接收及信號(hào)轉(zhuǎn)換器，22.第二音視頻處理器，23.視頻輸 出模塊，24.音頻輸出接口，31-34.信號(hào)輸入接口，41-44.四個(gè)LED屏體分區(qū)，121.視頻輸 入處理切換模塊，122.音頻處理模塊，123.數(shù)字視頻格式轉(zhuǎn)換模塊，124. SDRAM, 125.高清 視頻圖像處理模塊，126. DDR, 127. FLASH, 128. DVI/RGB轉(zhuǎn)換器，131. FPGA, 132. 一級(jí)幀存儲(chǔ) 器，133. serdes 芯片，134.光纖模塊，211.光纖模塊，212. serdes 芯片，221. FPGA，222. 二 級(jí)幀存儲(chǔ)器，223.時(shí)鐘同步發(fā)生器，224.音頻轉(zhuǎn)換處理模塊，231. DVI轉(zhuǎn)換芯片，232. DVI輸 出接口，233.音頻輸出接口，310.雙向硬件外同步信號(hào)外設(shè)接口，311.視頻信號(hào)接口，312. DVI解碼器，313.視頻二級(jí)放大處理器，314.信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器，315.三級(jí)緩 存器，316. LED視頻數(shù)據(jù)驅(qū)動(dòng)輸出模塊，317.輸出接口，318. VGA轉(zhuǎn)換芯片，319. VGA接口。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。請(qǐng)參閱圖1至圖5，本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)，所述系統(tǒng)包 括依次連接的視頻處理傳送控制器1、視頻接收分割放大器2和LED屏體控制器陣列 3，所述視頻處理傳送控制器1包括依次連接的輸入輸出接口 11、第一音視頻處理器12和信 號(hào)轉(zhuǎn)換及光發(fā)送器13。輸入輸出接口 11具體包括DVI/RGB輸入接口 A、UART/USB串口 B、紅外遙控口 C、 雙音視頻輸入 SDI/HD-SDI 接口 D、YpbPr 接口 E、YcbCr 接口 F、AV 接口 G、Svideo 接口 H、 DVI接口 I、HDMI接口 J、音視頻環(huán)路輸出SDI/HD-SDI接口 K、視頻輸出DVI/RGB接口 L和 耳機(jī)監(jiān)聽輸出接口 M。請(qǐng)參閱圖2，第一音視頻處理器12包括音視頻輸入處理切換模塊121、音頻處理 模塊122、數(shù)字視頻格式轉(zhuǎn)換模塊123、SDRAM 124、高清視頻圖像處理模塊125、DDR 126、 FLASH127和DVI/RGB轉(zhuǎn)換器128。通過音視頻輸入處理切換模塊121及與所述輸入輸出接 口 11連接的計(jì)算機(jī)14或按鍵/紅外遙控器可實(shí)現(xiàn)對(duì)音視頻輸入信號(hào)的切換選擇；當(dāng)切換 選擇到用戶需要的音視頻輸入信號(hào)時(shí)，將需要的模擬視頻輸入信號(hào)經(jīng)過AD轉(zhuǎn)換后發(fā)送到 數(shù)字視頻格式轉(zhuǎn)換模塊123，數(shù)字視頻輸入信號(hào)發(fā)送到高清視頻圖像處理模塊125，音頻信 號(hào)發(fā)送到音頻處理模塊122。所述數(shù)字視頻轉(zhuǎn)換模塊123配合SDRAM IM對(duì)接收到的模擬 視頻輸入信號(hào)進(jìn)行數(shù)字格式轉(zhuǎn)換和逐行處理后送到高清視頻圖像處理模塊125，所述高清 視頻圖像處理模塊125對(duì)接收到1或2路視頻輸入信號(hào)配合DDR 126進(jìn)行圖像優(yōu)化和一級(jí) 放大以及OSD菜單處理后，生成30bit RGB (紅、綠、藍(lán))1920X 1080P高清數(shù)字視頻圖像信號(hào)分成兩路輸出，一路經(jīng)過DVI/RGB轉(zhuǎn)換器1 送往與所述視頻輸出DVI/RGB接口 L連接 的液晶監(jiān)視器，所述液晶監(jiān)視器用于對(duì)LED顯示屏進(jìn)行實(shí)時(shí)監(jiān)控和OSD菜單顯示以完成相 應(yīng)的參數(shù)調(diào)節(jié)、輸入源選擇等，另一路則通過送往與所述第一音視頻處理器12連接的信號(hào) 轉(zhuǎn)換及光發(fā)送器13。所述音頻處理模塊122對(duì)選定的音頻輸入進(jìn)行音頻解碼和多聲道A/D 轉(zhuǎn)換后，分成兩路，一路模擬信號(hào)送往耳機(jī)監(jiān)聽輸出接口 M,另一路則將串行數(shù)字音頻信號(hào) 送往與所述第一音視頻處理器12連接的信號(hào)轉(zhuǎn)換及光發(fā)送器13。所述FLASH127還通過所 述UART/USB串口 B與計(jì)算機(jī)14連接，用于存儲(chǔ)控制和初始化參數(shù)。針對(duì)不同的視頻輸入信號(hào)，第一音視頻處理器12會(huì)進(jìn)行不同的處理，如AD轉(zhuǎn)換、 制式轉(zhuǎn)換、彩色解碼、Y校正、隔行轉(zhuǎn)逐行、存儲(chǔ)、縮放、運(yùn)動(dòng)自適應(yīng)、畫中畫、畫外畫、邊緣處 理等。所述音視頻輸入處理切換模塊121的主芯片可選VPC3230D、音頻處理模塊122的主 芯片可選MSP20G、數(shù)字視頻格式轉(zhuǎn)換模塊123的主芯片可選FLI2310、高清視頻圖像處理模 塊125的主芯片可選GM1601H。請(qǐng)參閱圖3，信號(hào)轉(zhuǎn)換及光發(fā)送器13包括FPGA131 Jy^iFPGAUl連接有兩個(gè)一級(jí) 幀存儲(chǔ)器132，所述FPGA131連接有兩路依次連接的serdes芯片133和光纖模塊134。FPGA131用于將輸入的高清數(shù)字視頻圖像信號(hào)送往用于進(jìn)行一級(jí)緩存的一級(jí)幀存 儲(chǔ)器132，還用于對(duì)30位RGB高清數(shù)字視頻圖像信號(hào)進(jìn)行倍頻變換，生成速率提高一倍的 兩路16bit的并行數(shù)據(jù)流，和數(shù)字音頻信號(hào)、控制信號(hào)混合后輸入到兩路中的serdes芯片 133。具體的，由于倍頻后的兩路16bit并行數(shù)據(jù)流中，一個(gè)像素占有64bit，因此扣除 30X2bit的RGB數(shù)據(jù)還剩4bit，其中Ibit用于低頻數(shù)字音頻信號(hào)的嵌入，另三位用于控制 信號(hào)或其它信號(hào)的嵌入。嵌入低頻數(shù)字音頻信號(hào)及控制信號(hào)或其它信號(hào)的并行數(shù)據(jù)流分成 兩路送往serdes芯片133，經(jīng)過并串轉(zhuǎn)換和8bit/10bit編碼后的串行數(shù)據(jù)流以3. 125G的 時(shí)鐘速率分兩路送往光纖模塊134，再經(jīng)過光纖模塊134傳輸?shù)揭曨l接收分割放大器2。請(qǐng)參閱圖4，視頻接收分割放大器2包括依次連接的光接收及信號(hào)轉(zhuǎn)換器21、第二 音視頻處理器22、視頻輸出模塊23和音頻輸出接口 M。所述光接收及信號(hào)轉(zhuǎn)換器21具體包括用于接收所述兩路串行數(shù)據(jù)流的光 纖模塊211和與所述光纖模塊211連接的用于對(duì)所述兩路串行數(shù)據(jù)流進(jìn)行串并轉(zhuǎn)換、 8bit/10bit解碼和時(shí)鐘恢復(fù)的serdes芯片212 ；其中所述兩路串行數(shù)據(jù)流具體為兩路 3. 125G音視頻串行數(shù)據(jù)流；所述第二音視頻處理器22具體包括與所述serdes芯片212連接的FPGA221、與 所述FPGA221連接的兩個(gè)二級(jí)幀存儲(chǔ)器222、與所述FPGA221連接的時(shí)鐘同步發(fā)生器223和 音頻轉(zhuǎn)換處理模塊224 ；所述視頻輸出模塊23具體包括與所述FPGA221連接的四路DVI轉(zhuǎn)換芯片231和 四個(gè)DVI輸出接口 232。具體的，光纖模塊211接收到串行數(shù)據(jù)流后，經(jīng)過serdes芯片212進(jìn)行串并轉(zhuǎn)換、 8bit/10bit解碼和時(shí)鐘恢復(fù)后生成兩路16bit的并行數(shù)據(jù)流，送往FPGA221，F(xiàn)PGA221在 時(shí)鐘同步發(fā)生器223的控制下對(duì)兩路16bit的并行數(shù)據(jù)流進(jìn)行采樣處理，解出音頻數(shù)據(jù)信 號(hào)、視頻數(shù)據(jù)信號(hào)和LED大屏控制信號(hào)，并將30bit的視頻數(shù)據(jù)信號(hào)存入二級(jí)幀存儲(chǔ)器222 進(jìn)行緩存。其中FPGA221根據(jù)LED大屏控制信號(hào)中包括的區(qū)域劃分參數(shù)，將從二級(jí)幀存儲(chǔ)器222中讀出的數(shù)據(jù)截取分割成四路通道視頻數(shù)據(jù)送到視頻輸出模塊23，同時(shí)在數(shù)據(jù)截取 中，采用了截取區(qū)域比實(shí)際區(qū)域略大的冗余技術(shù)，并配合邊緣調(diào)整電路，以解決分區(qū)視頻數(shù) 據(jù)放大時(shí)邊緣存在差別的問題。音頻轉(zhuǎn)換處理模塊2M對(duì)FPGA221解出的音頻數(shù)據(jù)信號(hào)進(jìn)行DA轉(zhuǎn)換還原和同步 處理，再通過音頻輸出接口 M送到功放放大器5和音箱6。視頻輸出模塊23中的DVI轉(zhuǎn)換芯片231，將FPGA221的4路通道視頻數(shù)據(jù)經(jīng)四路 DVI轉(zhuǎn)換芯片231分別轉(zhuǎn)換后通過四個(gè)DVI輸出接口 232同時(shí)送往LED屏體控制器陣列3。其中，由于超高分辨率LED顯示屏在現(xiàn)場(chǎng)調(diào)試時(shí)容易出現(xiàn)各分區(qū)邊緣閃爍，有明 顯的分界線，嚴(yán)重影響了觀看效果，這是由于高頻采樣時(shí)鐘和視頻數(shù)據(jù)不同步造成的，因 此，設(shè)計(jì)了時(shí)鐘同步發(fā)生器223連接到FPGA221。請(qǐng)參閱圖1，LED屏體控制器陣列3包括并列連接的四個(gè)LED屏體控制器單體 31-34，其中LED屏體控制器單體的內(nèi)部構(gòu)成請(qǐng)參閱圖5，包括與所述視頻輸出模塊23四個(gè)DVI輸出中的一個(gè)DVI輸出對(duì)應(yīng)依次連接的視頻信 號(hào)輸入接口 311、DVI解碼器312、視頻二級(jí)放大處理器313和信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā) 生器314。所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器314還連接有六路依次連接的LED視頻數(shù)據(jù) 驅(qū)動(dòng)輸出模塊316和輸出接口 317，所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器314還連接有用于 分區(qū)視頻監(jiān)視的VGA轉(zhuǎn)換器318和VGA接口 319，所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器314 還連接有兩個(gè)三級(jí)緩存器315。所述LED屏體控制器單體還包括用于與相鄰的LED屏體控制器單體連接及與所述 信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器314連接的雙向硬件外同步信號(hào)外設(shè)接口 310。具體的，DVI解碼器312解出本區(qū)的視頻數(shù)據(jù)信號(hào)到視頻二級(jí)放大處理器313，視 頻二級(jí)放大處理313采用的主芯片可選高檔視頻圖像縮放芯片構(gòu)建，如支持M/30/36-bit RGB輸入輸出的高檔IObit視頻縮放芯片ABT1030，用于對(duì)本區(qū)分配的視頻數(shù)據(jù)信號(hào)進(jìn)行倍 率可調(diào)的二級(jí)實(shí)時(shí)放大、軟件內(nèi)同步和圖像進(jìn)一步優(yōu)化處理，生成與LED顯示屏相對(duì)應(yīng)位 置的視頻圖像信號(hào)，并傳送給所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器314，所述信號(hào)轉(zhuǎn)換及同 步控制時(shí)序發(fā)生器314具體采用FPGA，信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器314將放大后的視 頻數(shù)據(jù)信號(hào)存入三級(jí)緩存器315后，在硬件外同步信號(hào)的控制下去除多余的邊緣信號(hào)，并 配合邊緣調(diào)整電路，將本區(qū)的視頻數(shù)據(jù)信號(hào)轉(zhuǎn)換成符合LED顯示屏格式的視頻數(shù)據(jù)信號(hào)， 并分成多路同時(shí)輸出到LED視頻數(shù)據(jù)驅(qū)動(dòng)輸出模塊316，LED視頻數(shù)據(jù)驅(qū)動(dòng)輸出模塊316由 多路千兆網(wǎng)PHY或多路LVDS serdes芯片構(gòu)成，其每路輸出信號(hào)通過輸出接口 317傳送到 指定區(qū)域的LED分區(qū)顯示屏屏體內(nèi)部依次串接的LED掃描控制板陣列，由每個(gè)LED掃描控 制板控制一個(gè)LED模組的顯示，從而完成來自不同輸入信號(hào)源的視頻圖像信號(hào)在超高分辨 率全彩LED顯示屏上的放大顯示，其采用的LED掃描控制板與通用的LED掃描控制板相同。在具體應(yīng)用中，可更換第一音視頻處理器12采用的芯片型號(hào)，或?qū)⒌谝灰粢曨l處 理器12采用的多芯片方案改為一個(gè)音視頻輸入處理(例如SiI9251/^61)、一個(gè)音視頻圖 像處理(例如GF9452)的雙芯片方案等。本發(fā)明實(shí)施例還提供一種LED顯示屏，所述顯示屏包括所述的LED顯示屏拼接控 制系統(tǒng)。
具體的，請(qǐng)參閱圖1，在應(yīng)用中，LED顯示屏4包括四個(gè)分區(qū)顯示屏41-44，四個(gè)相 同的LED屏體控制器31-34分別控制LED顯示屏4的四個(gè)分區(qū)顯示屏41-44工作，同時(shí)LED 屏體控制器31-34相互間還依次串接有共享的雙向硬件外同步信號(hào)，可由任一個(gè)LED屏體 控制器作為主控同步器來控制LED屏體控制器陣列3同步工作，以進(jìn)一步保證LED顯示屏 4的同步顯示。在具體應(yīng)用中，分區(qū)顯示屏的數(shù)量可以根據(jù)需要選擇，可為一個(gè)以上。本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)及LED顯示屏，通過視頻處理傳送 控制器、視頻接收分割放大器和LED屏體控制器陣列，可實(shí)現(xiàn)超高分辨率的LED顯示屏的顯 示，且設(shè)計(jì)簡(jiǎn)單，成本低。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種LED顯示屏拼接控制系統(tǒng)，其特征在于，所述系統(tǒng)包括視頻處理傳送控制器，包括依次連接的輸入輸出接口、第一音視頻處理器和信號(hào)轉(zhuǎn)換 及光發(fā)送器；視頻接收分割放大器，包括依次連接的光接收及信號(hào)轉(zhuǎn)換器、第二音視頻處理器、視頻 輸出模塊和音頻輸出接口，所述光接收及信號(hào)轉(zhuǎn)換器與所述信號(hào)轉(zhuǎn)換及光發(fā)送器相連接；LED屏體控制器陣列，包括并列連接的一個(gè)以上的LED屏體控制器單體，所述LED屏體 控制器單體包括與所述視頻輸出模塊依次連接的視頻信號(hào)輸入接口、DVI解碼器、視頻二級(jí) 放大處理器和信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器；所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序發(fā)生器還連 接有三級(jí)緩存器及依次連接的LED視頻數(shù)據(jù)驅(qū)動(dòng)輸出模塊和輸出接口 ；所述LED屏體控制 器單體還包括用于與相鄰的LED屏體控制器單體連接及與所述信號(hào)轉(zhuǎn)換及同步控制時(shí)序 發(fā)生器連接的雙向硬件外同步信號(hào)外設(shè)接口。
2.如權(quán)利要求1所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述輸入輸出接口包 括DVI/RGB輸入接口、UART/USB串口、紅外遙控口、雙音視頻輸入SDI/HD-SDI接口、YpbPr 接口、YcbCr 接口、AV 接口、Svideo 接口、DVI 接口、HDMI 接口、音視頻環(huán)路輸出 SDI/HD-SDI 接口、視頻輸出DVI/RGB接口和耳機(jī)監(jiān)聽輸出接口。
3.如權(quán)利要求1所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述第一音視頻處理器 包括與所述輸入輸出接口連接的音視頻輸入處理切換模塊，與音視頻輸入處理切換模塊連 接的音頻處理模塊、數(shù)字視頻格式轉(zhuǎn)換模塊和高清視頻圖像處理模塊，所述高清視頻圖像 處理模塊還與SDRAM、DDR、FLASH和DVI/RGB轉(zhuǎn)換器連接。
4.如權(quán)利要求1所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述信號(hào)轉(zhuǎn)換及光發(fā)送 器包括用于將視頻、音頻和控制信號(hào)進(jìn)行轉(zhuǎn)換和打包傳輸處理的FPGA，所述FPGA連接有兩 個(gè)一級(jí)幀存儲(chǔ)器，所述FPGA連接有兩路依次連接的serdes芯片和光纖模塊。
5.如權(quán)利要求1所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述光接收及信號(hào)轉(zhuǎn)換 器包括用于接收兩路串行數(shù)據(jù)流的光纖模塊和與所述光纖模塊連接的用于對(duì)所述串行數(shù) 據(jù)流進(jìn)行串并轉(zhuǎn)換、8bit/10bit解碼和時(shí)鐘恢復(fù)的serdes芯片。
6.如權(quán)利要求4所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述第二音視頻處理 器包括與所述serdes芯片連接的用于音、視頻采樣解碼和對(duì)視頻數(shù)據(jù)進(jìn)行多區(qū)域劃分的 FPGA、與所述FPGA連接的兩個(gè)二級(jí)幀存儲(chǔ)器、與所述FPGA連接的時(shí)鐘同步發(fā)生器和音頻轉(zhuǎn) 換處理模塊。
7.如權(quán)利要求5所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述視頻輸出模塊包括與所述第二音視頻處理器的多路視頻輸出依次連接的多個(gè)DVI轉(zhuǎn)換芯片和多個(gè)DVI輸出接□。
8.如權(quán)利要求7所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述視頻輸出模塊還包 括與所述第二音視頻處理器連接的用于分區(qū)視頻監(jiān)視的VGA轉(zhuǎn)換芯片和VGA接口。
9.如權(quán)利要求1所述的LED顯示屏拼接控制系統(tǒng)，其特征在于，所述系統(tǒng)還包括與所述 音頻輸出接口依次連接的功放放大器和音箱。
10.一種LED顯示屏，其特征在于，所述LED顯示屏包括權(quán)利要求1所述的LED顯示屏 拼接控制系統(tǒng)。
全文摘要
本發(fā)明適用于顯示屏領(lǐng)域，提供了一種LED顯示屏拼接控制系統(tǒng)及LED顯示屏，LED顯示屏拼接控制系統(tǒng)包括視頻處理傳送控制器，包括依次連接的輸入輸出接口、第一音視頻處理器和信號(hào)轉(zhuǎn)換及光發(fā)送器；視頻接收分割放大器，包括依次連接的光接收及信號(hào)轉(zhuǎn)換器、第二音視頻處理器、視頻輸出模塊和音頻輸出接口，所述光接收及信號(hào)轉(zhuǎn)換器與所述信號(hào)轉(zhuǎn)換及光發(fā)送器相連接；LED屏體控制器陣列，包括并列連接的一個(gè)以上的LED屏體控制器單體。本發(fā)明實(shí)施例提供的LED顯示屏拼接控制系統(tǒng)及LED顯示屏，通過視頻處理傳送控制器、視頻接收分割放大器和LED屏體控制器陣列，可實(shí)現(xiàn)高分辨率的LED顯示屏的顯示，且設(shè)計(jì)簡(jiǎn)單，成本低。
文檔編號(hào)H04N5/765GK102103826SQ200910189228
公開日2011年6月22日 申請(qǐng)日期2009年12月22日 優(yōu)先權(quán)日2009年12月22日
發(fā)明者任平, 朱宏, 梁寧, 魏洵佳 申請(qǐng)人:康佳集團(tuán)股份有限公司