專利名稱：一種將數(shù)據(jù)信息插入到傳送流的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及傳送流插入技術(shù)，更具體地說，涉及一種將數(shù)據(jù)信息插入到傳送流的 方法及裝置。
背景技術(shù)：
隨著數(shù)字電視技術(shù)的推廣，出現(xiàn)了移動中傳送圖像的應(yīng)用，即將巡游現(xiàn)場時實時 拍攝的圖像遠(yuǎn)程發(fā)送到接收中心，簡稱移動圖傳。在移動圖傳中，用戶不僅希望實時收到現(xiàn) 場拍攝的圖像，也希望得到圖像拍攝點對應(yīng)的地理位置或其它告警信息，如當(dāng)前位置的經(jīng) 度、緯度、高度及時間等相關(guān)現(xiàn)場信息。傳送流是數(shù)字電視通用的一種數(shù)字圖像傳輸方式，以188字節(jié)為一個數(shù)據(jù)包，且 每個數(shù)據(jù)包的之間的相對時間關(guān)系是固定的。一旦數(shù)據(jù)包之間的相對時間關(guān)系發(fā)生變化， 就必須進(jìn)行繁瑣的技術(shù)調(diào)整，否則傳輸?shù)膱D像信息就不能正常播出?，F(xiàn)有的傳送流插入技術(shù)，一般稱之為“碼流復(fù)用”，即兩個或多個傳送流復(fù)合成一 個速率更高的傳送流。這種技術(shù)對于復(fù)用前的傳送流來說，數(shù)據(jù)包間的相對關(guān)系發(fā)生了變 化；對于原始傳送流來說，傳送流中的時間點發(fā)生了變化。為了保證傳輸?shù)恼_性和準(zhǔn)確 性，必須在碼流復(fù)用的同時糾正數(shù)據(jù)包之間的相對關(guān)系、重新調(diào)整時間點的設(shè)置，技術(shù)復(fù)雜 度高，成本高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的技術(shù)復(fù)雜度高、成本貴等缺陷，提 供一種技術(shù)簡單、成本較低的將數(shù)據(jù)信息插入到傳送流的方法和裝置。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案之一是構(gòu)造一種將數(shù)據(jù)信息插入到傳 送流的方法，包括包裝步驟包括將待插數(shù)據(jù)信息打包成傳送流格式的待插數(shù)據(jù)包且存儲，并輸出 數(shù)據(jù)有效標(biāo)識；判斷步驟包括對原始傳送流的數(shù)據(jù)包進(jìn)行檢測，并在檢測到原始傳送流的數(shù)據(jù) 包為空包時輸出空包標(biāo)識；識別步驟包括在確定得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，輸出執(zhí)行控制使能；執(zhí)行輸出步驟包括在得到執(zhí)行控制使能時，將所述待插數(shù)據(jù)包插入到原始傳送 流的所述空包的位置并輸出。本發(fā)明提的方法，在所述包裝步驟中，將所述待插數(shù)據(jù)信息輸入到可編程邏輯控 制芯片中打包成傳送流格式的待插數(shù)據(jù)包且存儲在所述可編程邏輯控制芯片的數(shù)據(jù)緩存 器中。本發(fā)明提的方法，所述數(shù)據(jù)緩存器為先入先出陣列。本發(fā)明提的方法，在所述判斷步驟中，將所述原始傳送流輸入到可編程邏輯控制 芯片，且在所述可編程邏輯控制芯片的數(shù)據(jù)緩存器中緩存后再按原來速率輸出；并在輸出過程中對所述原始傳送流的數(shù)據(jù)包進(jìn)行檢測，如果檢測到所述原始傳送流的當(dāng)前數(shù)據(jù)包為 空包，則輸出空包標(biāo)識。本發(fā)明提的方法，所述執(zhí)行輸出步驟還包括，在未得到執(zhí)行控制使能時，輸出所述 原始傳送流。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案之二是構(gòu)造一種將數(shù)據(jù)信息插入到傳 送流的裝置，包括包裝單元用于將待插數(shù)據(jù)信息打包成傳送流格式的待插數(shù)據(jù)包且存儲，并輸出 數(shù)據(jù)有效標(biāo)識；判斷單元用于對原始傳送流的數(shù)據(jù)包進(jìn)行檢測，并在檢測到原始傳送流的數(shù)據(jù) 包為空包時輸出空包標(biāo)識；識別單元用于在確定得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，輸出執(zhí)行控制使能；執(zhí)行輸出單元用于在得到執(zhí)行控制使能時，將所述待插數(shù)據(jù)包插入到原始傳送 流的所述空包的位置并輸出。本發(fā)明提供的裝置，所述包裝單元用于將所述待插數(shù)據(jù)信息輸入到可編程邏輯控 制芯片打包成傳送流格式的待插數(shù)據(jù)包且存儲在所述可編程邏輯控制芯片的數(shù)據(jù)緩存器 中。本發(fā)明提供的裝置，所述數(shù)據(jù)緩存器為先入先出陣列。本發(fā)明提供的裝置，所述原始傳送流輸入到可編程邏輯控制芯片，且在所述可編 程邏輯控制芯片的數(shù)據(jù)緩存器中緩存后再按原來速率輸出；所述判斷單元用于在輸出過 程中對所述原始傳送流的數(shù)據(jù)包進(jìn)行檢測，如果檢測到所述原始傳送流的當(dāng)前數(shù)據(jù)包為空 包，則輸出空包標(biāo)識。本發(fā)明提供的裝置，所述執(zhí)行輸出單元用于在未得到執(zhí)行控制使能時，將所述原 始傳送流輸出。實施本發(fā)明的技術(shù)方案，具有以下有益效果不會改變待插數(shù)據(jù)信息的數(shù)據(jù)包間 的相互時間關(guān)系，也不需要調(diào)整的時間點的設(shè)置進(jìn)行時間糾正，技術(shù)復(fù)雜度較低、成本較 低。本發(fā)明提供的裝置可縮小甚至集成到一個芯片里，更適用于便攜設(shè)備等。


下面將結(jié)合附圖及實施例對本發(fā)明作進(jìn)一步說明，附圖中圖1是現(xiàn)有碼流復(fù)用技術(shù)的實現(xiàn)過程示意圖；圖2是本發(fā)明中將待插數(shù)據(jù)信息插入到原始傳送流的實現(xiàn)過程示意圖；圖3是本發(fā)明裝置的一優(yōu)選實施例的結(jié)構(gòu)示意圖。圖4是本發(fā)明方法的一優(yōu)選實施例的流程圖；圖5是本發(fā)明裝置的應(yīng)用示意圖。
具體實施例方式如圖1所示，是現(xiàn)有碼流復(fù)用技術(shù)的實現(xiàn)過程示意圖。這種技術(shù)對于復(fù)用前的傳 送流來說，數(shù)據(jù)包間的相對關(guān)系發(fā)生了變化；對于原始傳送流來說，傳送流中的時間點發(fā)生了變化。為了保證傳輸?shù)恼_性和準(zhǔn)確性，必須在碼流復(fù)用的同時糾正數(shù)據(jù)包之間的相對 關(guān)系、重新調(diào)整時間點的設(shè)置，技術(shù)復(fù)雜度高，成本高。如圖2所示，是本發(fā)明中將待插數(shù)據(jù)信息插入到原始傳送流的實現(xiàn)過程示意圖。 一般在視頻壓縮編碼時，編碼碼率隨著圖像的復(fù)雜度而變化，為了保證傳輸?shù)膱D像效果，不 僅在編碼時盡量控制碼率恒定，在傳輸時還會留出一定量的傳輸有效載荷冗余，以此來保 證碼率在一定范圍內(nèi)波動時圖像的傳輸不受影響。所以在原始的傳送流中，都會存在一定 量的空數(shù)據(jù)包，本發(fā)明就是利用這些空數(shù)據(jù)包插入的一些特定的數(shù)據(jù)信息。另外，本發(fā)明主 要針對小量數(shù)據(jù)信息的插入，如全球定位系統(tǒng)(Global Position System，簡稱GPS)信息、
告敏_自筆
口目 ι 口 ； K、寸。本實施例中，可編程邏輯控制芯片采用現(xiàn)場可編程門陣列(FieIdProgrammabIe Gate Array，簡稱FPGA)芯片。在其它實施例中，也可根據(jù)需要采用復(fù)雜可編程邏輯器件 (Complex Programmable Logic Device，簡禾爾 CPLD)芯片。其實施過程如下所述將待插數(shù)據(jù)信息，如GPS信息輸入到FPGA芯片，并按要求的 格式打包成傳送流碼流格式的待插數(shù)據(jù)包。同時，原始傳送流也輸入到FPGA芯片中，先緩 存，再按原來的速率輸出，此過程中，對原始傳送流的數(shù)據(jù)包進(jìn)行檢測如果檢測到原始傳 送流的當(dāng)前數(shù)據(jù)包為非空包，則不做任何處理地輸出；如果檢測到原始傳送流的當(dāng)前數(shù)據(jù) 包為空包，則插入待插數(shù)據(jù)信息的待插數(shù)據(jù)包替代原始傳送流的空包。如檢測到原始傳送 流的包1為非空包，將包1不做任何處理地輸出；檢測到原始傳送流的包2為空包，用待插 傳送流的包1替代原始傳送流的包2 ；檢測到原始傳送流的包3為非空包，將包3不做任何 處理地輸出；檢測到原始傳送流的包4為非空包，將包4不做任何處理地輸出；檢測到原始 傳送流的包5為空包，將插入待插傳送流的包2替代原始傳送流的包5。如此，依次進(jìn)行。如圖3所示，是本發(fā)明裝置的一優(yōu)選實施例的流程圖。本實施例提供的將數(shù)據(jù)信 息插入到傳送流的裝置包括包裝單元1、判斷單元2、識別單元3和執(zhí)行輸出單元4。包裝單元1用于將待插數(shù)據(jù)信息輸入到FPGA芯片打包成傳送流格式的待插數(shù)據(jù) 包，且放入FPGA芯片的先入先出隊列(First Input First Output，簡稱FIFO)中，并輸出 數(shù)據(jù)有效標(biāo)識；原始傳送流輸入到FPGA芯片，且在FPGA芯片的FIFO中緩存后再按原來速 率輸出。判斷單元2用于在輸出過程中對原始傳送流的數(shù)據(jù)包進(jìn)行檢測，如果檢測到原始 傳送流的當(dāng)前數(shù)據(jù)包為空包，則輸出空包標(biāo)識。識別單元3用于在確定得到數(shù)據(jù)有效標(biāo)識 和空包標(biāo)識時，輸出執(zhí)行控制使能。執(zhí)行輸出單元4用于在得到執(zhí)行控制使能時，丟棄空 包，將待插數(shù)據(jù)包插入到原始傳送流的空包的位置并輸出；在未得到執(zhí)行控制使能時，輸出 原始傳送流。其實施過程如下所述將待插數(shù)據(jù)信息，如GPS數(shù)據(jù)信息輸入到FPGA芯片中的包 裝單元1，包裝單元1按要求的格式將待插數(shù)據(jù)信息打包形成傳送流碼流格式的待插數(shù)據(jù) 包且放入FPGA芯片的FIFO中，即放入第一數(shù)據(jù)緩存器中，并輸出數(shù)據(jù)有效標(biāo)識。同時，原 始傳送流也輸入到FPGA芯片中，原始傳送流先放入FPGA芯片的FIFO中緩存，即放入第二 數(shù)據(jù)緩存器中，再按原來的速率輸出，此過程中，判斷單元2對原始傳送流的數(shù)據(jù)包進(jìn)行檢 測如果檢測到原始傳送流的當(dāng)前數(shù)據(jù)包為空包，則輸出空包標(biāo)識至識別單元3，識別單元 3在確定得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，即在確定待插數(shù)據(jù)包已經(jīng)準(zhǔn)備好且原始傳送流 的當(dāng)前數(shù)據(jù)包為空時，輸出執(zhí)行控制使能至執(zhí)行輸出單元4。執(zhí)行輸出單元4得到執(zhí)行控制使能，控制將待插數(shù)據(jù)包替代原始傳送流的空包并輸出，即按同樣的速率輸出包含GPS數(shù) 據(jù)信息的傳送流；如果檢測到原始傳送流的當(dāng)前數(shù)據(jù)包為非空包，則不做任何處理地輸出。如此，不會改變被插入數(shù)據(jù)信息的數(shù)據(jù)包間的相互時間關(guān)系，也不需要調(diào)整時間 點的設(shè)置進(jìn)行時間糾正，技術(shù)復(fù)雜度較低、成本較低。本實施例中，數(shù)據(jù)緩存器采用FIFO。在其它實施例中，也可根據(jù)需要采用其它形式 的數(shù)據(jù)緩存器。本發(fā)明提供的裝置可縮小甚至集成到一個芯片里，更適用于便攜設(shè)備等。如圖4所示，是本發(fā)明方法的一優(yōu)選實施例的流程圖。由圖4可得，方法開始于步 驟 400。在401步驟中，將待插數(shù)據(jù)信息打包成傳送流格式的待插數(shù)據(jù)包且存儲在FIFO 中，并輸出數(shù)據(jù)有效標(biāo)識，如步驟403。同時，在步驟402中，將原始傳送緩存在FIFO中，并輸出。在404步驟中，檢測原始傳送流的數(shù)據(jù)包是否為空包，若是，則執(zhí)行步驟405，輸出 空包標(biāo)識；若否，則不做任何處理，將原始傳送流輸出。在406步驟中，在得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，輸出執(zhí)行控制使能。在407步驟中，若得到執(zhí)行控制使能，將待插數(shù)據(jù)信息的待插數(shù)據(jù)包插入到原始 傳送流的空包位置并輸出。在408步驟中，輸出原始傳送流的非空包。方法結(jié)束于步驟409。本實施例提供的這種將數(shù)據(jù)信息插入到傳送流的方法，不會改變待插數(shù)據(jù)信息的 數(shù)據(jù)包間的相互時間關(guān)系，對于原始傳送流來說其中的時間點也沒有發(fā)生變化，不需要調(diào) 整的時間點的設(shè)置進(jìn)行時間糾正，技術(shù)復(fù)雜度較低、成本較低。如圖5所示，是本發(fā)明裝置的應(yīng)用示意圖。本發(fā)明提供的將數(shù)據(jù)信息插入到傳送 流的裝置，作為發(fā)射裝置，即將GPS或告警數(shù)據(jù)信息通過FPGA或CPLD進(jìn)行數(shù)據(jù)處理后插入 到原始傳送流中，并將包含插入數(shù)據(jù)信息的原始傳送流調(diào)制后經(jīng)過發(fā)射天線發(fā)射。在接受 裝置中，將天線接收到的信號進(jìn)行解調(diào)，然后通過FPGA或CPLD進(jìn)行數(shù)據(jù)讀取，分別解析出 GPS或告警數(shù)據(jù)信息和原始傳送流。以上所述僅為本發(fā)明的實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則 內(nèi)所作的任何修改、等同替換或改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
一種將數(shù)據(jù)信息插入到傳送流的方法，其特征在于，包括包裝步驟包括將待插數(shù)據(jù)信息打包成傳送流格式的待插數(shù)據(jù)包且存儲，并輸出數(shù)據(jù)有效標(biāo)識；判斷步驟包括對原始傳送流的數(shù)據(jù)包進(jìn)行檢測，并在檢測到原始傳送流的數(shù)據(jù)包為空包時輸出空包標(biāo)識；識別步驟包括在確定得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，輸出執(zhí)行控制使能；執(zhí)行輸出步驟包括在得到執(zhí)行控制使能時，將所述待插數(shù)據(jù)包插入到原始傳送流的所述空包的位置并輸出。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述包裝步驟中，將所述待插數(shù)據(jù)信息 輸入到可編程邏輯控制芯片中打包成傳送流格式的待插數(shù)據(jù)包且存儲在所述可編程邏輯 控制芯片的數(shù)據(jù)緩存器中。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述數(shù)據(jù)緩存器為先入先出陣列。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述判斷步驟中，將所述原始傳送流輸 入到可編程邏輯控制芯片，且在所述可編程邏輯控制芯片的數(shù)據(jù)緩存器中緩存后再按原來 速率輸出；并在輸出過程中對所述原始傳送流的數(shù)據(jù)包進(jìn)行檢測，如果檢測到所述原始傳 送流當(dāng)前數(shù)據(jù)包為空包，則輸出空包標(biāo)識。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述執(zhí)行輸出步驟還包括，在未得到執(zhí)行 控制使能時，輸出所述原始傳送流。
6.一種將數(shù)據(jù)信息插入到傳送流的裝置，其特征在于，包括包裝單元用于將待插數(shù)據(jù)信息打包成傳送流格式的待插數(shù)據(jù)包且存儲，并輸出數(shù)據(jù) 有效標(biāo)識；判斷單元用于對原始傳送流的數(shù)據(jù)包進(jìn)行檢測，并在檢測到原始傳送流的數(shù)據(jù)包為 空包時輸出空包標(biāo)識；識別單元用于在確定得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，輸出執(zhí)行控制使能；執(zhí)行輸出單元用于在得到執(zhí)行控制使能時，將所述待插數(shù)據(jù)包插入到原始傳送流的 所述空包的位置并輸出。
7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述包裝單元用于將所述待插數(shù)據(jù)信息 輸入到可編程邏輯控制芯片打包成傳送流格式的待插數(shù)據(jù)包且存儲在所述可編程邏輯控 制芯片的數(shù)據(jù)緩存器中。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述數(shù)據(jù)緩存器為先入先出陣列。
9.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述原始傳送流輸入到可編程邏輯控制 芯片，且在所述可編程邏輯控制芯片的數(shù)據(jù)緩存器中緩存后再按原來速率輸出；所述判斷 單元用于在輸出過程中對所述原始傳送流的數(shù)據(jù)包進(jìn)行檢測，如果檢測到所述原始傳送流 的的當(dāng)前數(shù)據(jù)包為空包，則輸出空包標(biāo)識。
10.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述執(zhí)行輸出單元用于在未得到執(zhí)行控 制使能時，將所述原始傳送流輸出。
全文摘要
本發(fā)明提供一種將數(shù)據(jù)信息插入到傳送流的方法，該方法包括，包裝步驟包括將待插數(shù)據(jù)信息打包成傳送流格式的待插數(shù)據(jù)包且存儲，并輸出數(shù)據(jù)有效標(biāo)識；判斷步驟包括對原始傳送流的數(shù)據(jù)包進(jìn)行檢測，并在檢測到原始傳送流的數(shù)據(jù)包為空包時輸出空包標(biāo)識；識別步驟包括在確定得到數(shù)據(jù)有效標(biāo)識和空包標(biāo)識時，輸出執(zhí)行控制使能；執(zhí)行輸出步驟包括在得到執(zhí)行控制使能時，將所述待插數(shù)據(jù)包插入到原始傳送流的所述空包的位置并輸出。本發(fā)明還提供一種將數(shù)據(jù)信息插入到傳送流的裝置。本發(fā)明不會改變被待插數(shù)據(jù)信息的數(shù)據(jù)包間的相互時間關(guān)系，也不需要調(diào)整時間點的設(shè)置進(jìn)行時間糾正，技術(shù)復(fù)雜度較低、成本較低。
文檔編號H04N7/52GK101931818SQ20091010828
公開日2010年12月29日 申請日期2009年6月25日 優(yōu)先權(quán)日2009年6月25日
發(fā)明者滕培榮, 臧繼運 申請人:深圳力合視達(dá)科技有限公司