專利名稱：基于天線接口實現(xiàn)td格式數(shù)據(jù)傳輸?shù)姆椒ê拖到y(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動通信技術(shù)領(lǐng)域，更具體地說，涉及 一 種基于AIF(Ante麗Interface，天線接口 )實現(xiàn)TD-SCDMA(Time Division-SynchronousCodeDivision Multiple Access,時分同步的碼分多址)格式數(shù)據(jù)(為了描述方便，下文統(tǒng)稱為TD數(shù)據(jù))傳輸?shù)姆椒ê拖到y(tǒng)。
背景技術(shù)：
近年來，隨著通信技術(shù)的不斷發(fā)展，尤其是3G(3rd Generation,第三代移動通信)技術(shù)的逐漸應(yīng)用，越來越多復(fù)雜的DSP (Digital Signal Processing,數(shù)字信號處理)系統(tǒng)被開發(fā)、應(yīng)用，這些DSP系統(tǒng)一方面支持更高的基帶處理速率，另一方面也支持更多的通用外設(shè)端口，如ETH(以太網(wǎng)端口 )，SRI0(Serial R即id 10，串行快速輸入輸出接口 )等。與此同時，隨著基站系統(tǒng)逐漸模塊化，越來越多的廠家將一些接口作為開發(fā)規(guī)范，基帶處理和射頻單元之間也逐漸形成了標(biāo)準(zhǔn)接口。針對這種情況，一些芯片制造商也推出了支持該標(biāo)準(zhǔn)接口的芯片，例如Ti公司，其開發(fā)的新型的6487芯片配置有AIF接口作為支持基帶與射頻單元之間的數(shù)據(jù)接口。 Ti公司的AIF接口雖然也支持CPRI (Common Public Radio Interface,公共射頻接口)協(xié)議，但是因為初期主要針對WCDMA(Wide Code Division MultipleAccess，寬帶碼分多址)制式的，也就是說，其主要是依照WCDMA協(xié)議規(guī)范進行設(shè)計的，所以其的各種數(shù)據(jù)處理結(jié)構(gòu)或方式均以方便WCDMA格式處理為出發(fā)點，包括碼片速率的匹配、內(nèi)部緩沖的格式、總線的帶寬、同步事件時序設(shè)計等。這使得該接口應(yīng)用在WCDMA設(shè)備上，數(shù)據(jù)傳輸及控制方案比較容易設(shè)計，但如果應(yīng)用在TD-SCDMA制式(以下簡稱為TD制式)的設(shè)備上，則可能會出現(xiàn)各種問題，其中較為嚴(yán)重的問題是兩種制式的碼片速率不匹配。
針對上述問題，現(xiàn)有技術(shù)一般采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)實現(xiàn)的接口來代替上述AIF接口 ，該FPGA實現(xiàn)的接口的主要功能是在下行方向上，接收基帶單元的天線數(shù)據(jù)到不同的緩沖區(qū)進行緩沖，然后進行天線數(shù)據(jù)的排序及碼片速率匹配；在上行方向上，接收數(shù)據(jù)并進行緩存，按照載波分發(fā)給不同的DSP模塊處理。 上述采用FPGA實現(xiàn)的接口可以靈活進行數(shù)據(jù)格式處理，然而，在進行本發(fā)明創(chuàng)造過程中，發(fā)明人發(fā)現(xiàn)該方式至少存在如下問題
1、成本較高 采用FPGA本身就增加了器件，提高了成本，同時，一般會根據(jù)不同的傳輸鏈路，需要在FPGA內(nèi)部實現(xiàn)該鏈路協(xié)議(例如SRI0協(xié)議)，則需要在FPGA內(nèi)部實現(xiàn)SRI0協(xié)議，如此帶來了 FPGA的開銷，增加了 FPGA的選型成本。
2、集成度低 采用FPGA，增加了器件，布板走線要考慮該影響，不利于整個板卡集成度的提高。
3、增加功耗
FPGA作為一個重要的負(fù)載，增加了系統(tǒng)功耗開銷。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種TD格式數(shù)據(jù)的傳輸方法和系統(tǒng)，通過對AIF接口進行 修改，應(yīng)用到TD格式數(shù)據(jù)的傳輸過程中，以解決現(xiàn)有技術(shù)由于采用FPGA實現(xiàn)的接口進行數(shù) 據(jù)傳輸時，如果需要保證速率匹配而存在的成本高、集成度低和功耗大的問題。
本發(fā)明是這樣實現(xiàn)的 —種基于天線接口 AIF實現(xiàn)時分同步的碼分多址TD格式數(shù)據(jù)傳輸?shù)姆椒?，包?
預(yù)處理步驟 根據(jù)TD標(biāo)準(zhǔn)的載波緩沖需求，設(shè)定所述AIF接口的隨機存儲器RAM區(qū)的組織形 式；以及， 設(shè)定傳輸上下行數(shù)據(jù)的時隙；
數(shù)據(jù)傳輸步驟 下行數(shù)據(jù)傳輸在下行時隙將天線緩沖區(qū)的數(shù)據(jù)按照AIF接口的RAM區(qū)的組織形 式存儲進RAM區(qū)； 上行數(shù)據(jù)傳輸在上行時隙將所述RAM區(qū)的數(shù)據(jù)按照其存儲的順序依次讀出，并 存儲進天線緩沖區(qū)。 優(yōu)選的，上述方法中，還包括 同步事件產(chǎn)生步驟每隔預(yù)定時間T產(chǎn)生一次同步事件，T+t = 12Chip，其中，t為 預(yù)測的空口延遲時間； 所述下行數(shù)據(jù)傳輸和上行數(shù)據(jù)傳輸是按照依據(jù)同步事件進行的。
優(yōu)選的，上述方法中，所述下行數(shù)據(jù)傳輸還包括確定上行時隙為空閑時隙，在所
述空閑時隙進行空操作。 優(yōu)選的，上述方法中，所述上行數(shù)據(jù)傳輸還包括確定下行時隙為空閑時隙，在所 述空閑時隙進行空操作。 優(yōu)選的，上述方法中，設(shè)置雙增強型直接內(nèi)存訪問EDMA通道，并確定由其中一個 EDMA通道傳輸實際數(shù)據(jù)，由另一個EDMA在空閑時隙傳輸空操作。 優(yōu)選的，上述方法中，所述預(yù)處理之后，所述AIF接口的RAM區(qū)的組織形式為針對 某載波的8根天線數(shù)據(jù)，在一個16At中，將其中前4個Chip中的每個Chip中的前32個 WORDs確定為存儲區(qū)，將剩余的32個WORDs確定為空閑區(qū)。 優(yōu)選的，上述方法中，對應(yīng)于天線數(shù)據(jù)為常規(guī)業(yè)務(wù)數(shù)據(jù)的情況，在前12個Chip中， 部分占用前4個Chip,空余其他8個Chip ;對應(yīng)于功率池數(shù)據(jù)，部分使用前8個Chip,空余 其他4個Chip。 優(yōu)選的，上述方法中，將RAM區(qū)中的8個A*C確定為循環(huán)存儲區(qū)域第1個At、第
2個A*C...第8個At、第1個At、第2個A*C，......以此類推，兩個連續(xù)數(shù)據(jù)組的存儲間
隔為2個At。 本發(fā)明實施例還提供了一種基于天線接口 AIF實現(xiàn)時分同步的碼分多址TD格式 數(shù)據(jù)傳輸?shù)南到y(tǒng)，包括天線緩沖區(qū)、增強型直接內(nèi)存訪問單元和AIF接口，其中
所述天線緩沖區(qū)用于存儲天線數(shù)據(jù)；
所述AIF接口的組織形式符TD標(biāo)準(zhǔn)的載波緩沖需求，用于將來自所述天線緩沖區(qū)的天線數(shù)據(jù)依次進行PE處理、協(xié)議轉(zhuǎn)換、發(fā)射控制和串/并變換處理后，提供給鏈路；以及，將來自鏈路的數(shù)據(jù)依次進行串/并變換、發(fā)射控制、協(xié)議轉(zhuǎn)換和PE處理后提供給所述增強型直接內(nèi)存訪問單元； 所述增強型直接內(nèi)存訪問單元用于按照預(yù)設(shè)時隙進行數(shù)據(jù)搬移，具體為在下行時隙將天線緩沖區(qū)的數(shù)據(jù)按照AIF接口的RAM區(qū)的組織形式存儲進RAM區(qū)，以及，在上行時隙將所述RAM區(qū)的數(shù)據(jù)按照其存儲的順序依次讀出，并存儲進所述天線緩沖區(qū)。
優(yōu)選的，上述系統(tǒng)還包括 同步事件觸發(fā)單元，用于每隔12chip-t產(chǎn)生一次同步事件，其中，t為空口延遲時間； 所述增強型直接內(nèi)存訪問單元進行數(shù)據(jù)搬移的操作是依據(jù)同步事件進行的。
從上述的技術(shù)方案可以看出，本發(fā)明實施例中，針對TD制式要求，對AIF接口進行了適當(dāng)?shù)男薷?，定義了相應(yīng)的數(shù)據(jù)傳輸方式，從而可以傳輸TD數(shù)據(jù)，避免出現(xiàn)采用FPGA實現(xiàn)的接口進行數(shù)據(jù)傳輸時，如果需要保證速率匹配而存在的成本高、集成度低和功耗大的問題。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)
有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本
發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可
以根據(jù)這些附圖獲得其他的附圖。 圖1為AIF接口傳輸數(shù)據(jù)的示意圖； 圖2為本發(fā)明實施例進行RAM規(guī)劃后常規(guī)數(shù)據(jù)在RAM區(qū)存儲的示意圖； 圖3為本發(fā)明實施例進行RAM規(guī)劃后功率數(shù)池在RAM區(qū)存儲的示意圖； 圖4為本發(fā)明實施例針對12C1A的RAM規(guī)劃后常規(guī)數(shù)據(jù)在RAM區(qū)存儲的示意圖； 圖5為本發(fā)明實施例進行RAM規(guī)劃后RAM區(qū)進行數(shù)據(jù)循環(huán)存儲的示意圖； 圖6為本發(fā)明實施例上行時隙配置示意圖； 圖7為本發(fā)明實施例下行時隙配置示意圖； 圖8為本發(fā)明實施例下行處理的EDMA通道示意圖； 圖9a為本發(fā)明實施例下行處理的EDMA通道的參數(shù)區(qū)示意圖1 ; 圖9b為本發(fā)明實施例下行處理的EDMA通道的參數(shù)區(qū)示意圖2 ; 圖10為本發(fā)明實施例上行處理的EDMA通道示意圖； 圖11a為本發(fā)明實施例上行處理的EDMA通道的參數(shù)區(qū)示意圖1 ; 圖lib為本發(fā)明實施例上行處理的EDMA通道的參數(shù)區(qū)示意圖2 ; 圖12a為本發(fā)明實施例提供的發(fā)送配置接口的數(shù)據(jù)結(jié)構(gòu)圖； 圖12b為本發(fā)明實施例提供的接收配置接口的數(shù)據(jù)結(jié)構(gòu)圖； 圖13為本發(fā)明實施例提供的基于AIF接口實現(xiàn)TD數(shù)據(jù)傳輸?shù)南到y(tǒng)的一種結(jié)構(gòu)示意圖； 圖14為本發(fā)明實施例提供的基于AIF接口實現(xiàn)TD數(shù)據(jù)傳輸?shù)南到y(tǒng)的另一種結(jié)構(gòu)
6示意圖。
具體實施例方式
為了方便本領(lǐng)域技術(shù)人員理解本發(fā)明技術(shù)方案，下面先介紹使用AIF接口傳輸數(shù) 據(jù)的流程，請參考圖l，為AIF接口傳輸數(shù)據(jù)的示意圖，如圖所示 在發(fā)送方向上，待發(fā)送數(shù)據(jù)放在發(fā)射緩沖區(qū)(TX-BUF)中，在初始化完畢后，AIF的 EDMA (增強型直接內(nèi)存訪問)依照同步事件(硬件FSYNC模塊產(chǎn)生)，將不斷地從該TX-BUF 中將數(shù)據(jù)以一定格式取出，放入AIF的發(fā)送存儲器(Outbound Ram)中的合適位置，同步事 件同時觸發(fā)AIF，使得該AIF定期從該Outbound Ram中獲取數(shù)據(jù)，然后，先后執(zhí)行PE編碼處 理、協(xié)議轉(zhuǎn)換處理后，交給發(fā)射控制單元(TX MAC)，然后經(jīng)串/并(SERDES)變換處理后形成 高速的串行數(shù)據(jù)發(fā)送到鏈路上。 在接收方向，將鏈路上的數(shù)據(jù)經(jīng)過SERDES變換處理后，交給接收控制單元(RX MAC)進行處理，然后，按照同步事件的周期進行協(xié)議解碼處理后存儲進對應(yīng)位置的接收存 儲器(Inbound Ram)，接著，這些數(shù)據(jù)將被EDMA定期按照格式要求放入對應(yīng)的RX-BUF中。
本發(fā)明提供一種針對基于AIF傳輸TD格式數(shù)據(jù)的方案，通過對AIF接口數(shù)據(jù)緩沖 區(qū)、EDMA通道、參數(shù)區(qū)及事件及時序的規(guī)劃設(shè)計，從而可采用AIF接口傳輸TD數(shù)據(jù)，無需采 用FPGA實現(xiàn)的接口 ，節(jié)省了設(shè)備成本，提高集成度并減少功耗。 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護的范圍。 本發(fā)明實施例提供的一種基于AIF的TD數(shù)據(jù)傳輸方法流程如下
首先進行預(yù)處理步驟
1 、設(shè)定RAM區(qū)的組織形式 目前的AIF接口的Outbound Ram和Inbound Ram的組織方式依照AxC方式進行， 而且每個AxC的寬度為4chip，對于WCDMA系統(tǒng)而言，每次事件傳送一個AxC即可，但對于 TD系統(tǒng)，則需要3倍的時間間隔，才能符合TD要求的碼片速率(TD系統(tǒng)碼片速率是WCDMA 系統(tǒng)的碼片速率的1/3)。 但AIF傳輸是按照每次固定格式傳送的，順序是一個AxC的第1個chip- > 第2個chip- >第3個chip- >第4個chip- >下一個AxC的第1個chip- >第2個
chip->......，以此類推；因此，需要補充一些空閑的內(nèi)容才能達(dá)到TD系統(tǒng)對于速率的要
求，因此需要對實際有效數(shù)據(jù)如何放到指定的Ram中進行規(guī)劃，本文規(guī)定Ram的組織方式如下
為了滿足TD-SCDMA中6載波8天線的緩沖需求，并適應(yīng)上述AIF傳輸?shù)母袷?，?應(yīng)于某載波的8根天線數(shù)據(jù)，RAM區(qū)按照以16個A*C為單位分為8塊，每塊為4chip。
常規(guī)業(yè)務(wù)數(shù)據(jù)在RAM區(qū)上的規(guī)劃如圖2所示，其中，Cnam表示天線m的chipn數(shù) 據(jù)，例如C。^指的是天線1的chipO數(shù)據(jù)。第n個16At中，8根天線的數(shù)據(jù)占用前32個 WORDs，后32個WORDs空閑，后續(xù)兩個16A*C空閑，也即12個chip中，前4個chip被部分 使用，后8個chip空閑，從而使得按照上述AIF傳輸格式傳輸數(shù)據(jù)時，碼片速率與TD速率 匹配。
7
功率池數(shù)據(jù)在RAM區(qū)上的規(guī)劃如圖3所示，在12個chip中，前8個chip被使用，而后4個chip空閑，也即使用前兩個16A*C，而空閑后一個16A*C，而前兩個16A*C的任意一個16A*C中，也僅使用前8個A*C。 針對12C1A (12載波1天線)的需求，可確定16A*C中的2個A*C進行數(shù)據(jù)傳輸，每個A*C存放一個載波的數(shù)據(jù)，如圖4所示。 需要說明的是，AIF的RAM雖然物理上只有16*32*4bytes，但是為方便EDMA搬移，將地址空間留得較大，足夠一幀數(shù)據(jù)連續(xù)存放。下面以載波0為例，對其存放方式進行介紹規(guī)定載波0的數(shù)據(jù)包括若干組數(shù)據(jù)，每組數(shù)據(jù)由4個chip數(shù)據(jù)組成，將RAM包括的8個At確定為循環(huán)存儲區(qū)域，即第l個At、第2個At...第8個At、第l個At、第2個
A*C......。兩個連續(xù)組的存儲間隔為2個At，如圖5所示，例如假設(shè)以第1個A*C作為
存儲首地址，則第1組數(shù)據(jù)(C0-C3)存儲于第1個A*C中，第2組數(shù)據(jù)(C4-C7)存儲于第4個At中，第3組數(shù)據(jù)(C8-C11)存儲于第7個At中，第4組數(shù)據(jù)(C12-C15)存儲于第2個
At中，第5組數(shù)據(jù)(C16-C19)存儲于第5個At中，......，以此類推。 2 、設(shè)定傳輸上下行數(shù)據(jù)的時隙。 由于TD系統(tǒng)是按照時分方式接收或發(fā)送數(shù)據(jù)，并且，上下行轉(zhuǎn)換是以時隙轉(zhuǎn)換點為區(qū)分，這點與以頻分方式接收或發(fā)送數(shù)據(jù)的WCDMA系統(tǒng)存在較大差異，為了適應(yīng)TD系統(tǒng)的數(shù)據(jù)發(fā)送方式，需要對EDMA組織使用方式做特殊定義 針對TD以時分方式傳輸?shù)奶攸c，在確定的固定時隙傳輸上下行數(shù)據(jù)，在傳輸上行數(shù)據(jù)時，源地址為待發(fā)送的天線數(shù)據(jù)發(fā)送緩沖區(qū)，目的地址為AIF的OutBo皿d ;在傳輸下行數(shù)據(jù)時，源地址為AIF的InBound，目的地址為天線數(shù)據(jù)接收緩沖區(qū)。 需要說明的是，由于AIF上下行處理分開，而且一旦觸發(fā)使能，在時間上不允許停頓，否則天線數(shù)據(jù)的位置將得不到保證。因此，為了保證天線數(shù)據(jù)的位置，本文定義了 Idle時隙(空閑時隙)的概念，即對于上行處理而言，下行時隙為空閑時隙，而對于下行處理而言，上行時隙為空閑時隙。并對應(yīng)空閑時隙傳輸空操作，即傳輸一些idle數(shù)據(jù)(零數(shù)據(jù))，已占用這段時間，保證有效數(shù)據(jù)的位置正確，如圖6和圖7所示，其中，圖6為上行滿配的情況，其中下行時隙TSO、 TS1和TS9均屬于空閑時隙，在時隙TSO和TS9還需要接收功率信息，圖7為下行滿配的情況。 當(dāng)然，圖6和圖7所示的為理論上上下行均滿配的情況，實際實現(xiàn)上，可能會配置為3U3D(3個上行時隙和3個下行時隙)、1U5D等，基本配置方式都相同，即在空閑時隙傳輸
零數(shù)據(jù)。 下面結(jié)合前文RAM區(qū)的規(guī)劃，以上下行全配置的理想情況為例，對EDMA組織使用方式進行詳細(xì)說明 對于下行處理而言，使用兩個EDMA通道(通道0和通道1)，如圖8所示，通道0用于實際數(shù)據(jù)的發(fā)送填充，通道1用于0數(shù)據(jù)的填充。對于每個下行時隙，通道O為每個時隙的數(shù)據(jù)傳輸分配一個參數(shù)區(qū)，其源地址為大發(fā)送的天線數(shù)據(jù)發(fā)送緩沖區(qū)，其目的地址為AIF的OutBo皿d，按照每一同步事件傳輸一塊有效數(shù)據(jù)(所謂一塊有效數(shù)據(jù)，就是EDMA在每次同步事件到來后搬移的一個連續(xù)的數(shù)據(jù)區(qū)，所謂有效，由于該方案中EDMA搬移數(shù)據(jù)有些是用戶的確要處理的數(shù)據(jù)，有些僅僅是為了填充，對于前者我們稱為有效數(shù)據(jù))，并在傳輸完成后采用Chain的方式觸發(fā)通道1進行0數(shù)據(jù)搬移以填充無效的區(qū)域；通道1采用了一個參數(shù)區(qū)，并在每10個時隙之后進行重載，其源地址為固定idle緩沖(產(chǎn)生、存儲0數(shù)據(jù)的單 元)，目的地址為OutBound(具體的，是OutBound中無效的空間)。這些參數(shù)區(qū)的定義如圖 9a和9b所示，其中Acount標(biāo)識EDMA A諱度的傳輸大小，Acount (4chip)表示大小為4chip =4X32byte ;Bcount標(biāo)識EDMA B諱度的傳輸大小，表明大小為24chip，即24*32byte ;A，B 緯度是EDMA傳輸數(shù)據(jù)的一個參數(shù)，主要好處是可以方便實現(xiàn)數(shù)據(jù)的重新組合，譬如插入間 隔，依照規(guī)律重新排序等。 對于空閑時隙而言，其源參數(shù)區(qū)為固定參數(shù)區(qū)，目的參數(shù)區(qū)是OutBound中無效的 空間。 對于上行處理而言，同樣使用雙EDMA通道方式，如圖10所示，并且上行處理分為 一般業(yè)務(wù)時隙處理和特殊功率池數(shù)據(jù)處理，對于一般業(yè)務(wù)時隙處理，采用一個EDMA接收通 道O，將數(shù)據(jù)從AIF的InBound的有效位置搬移到指定的天線數(shù)據(jù)接收緩沖區(qū)。并且，為了 加快處理，每個時隙搬移兩次，觸發(fā)兩次高層進行處理，以提高處理的并行性，因此，通道O 對應(yīng)每個上行時隙，分配兩個參數(shù)區(qū)，對于特殊功率池數(shù)據(jù)處理，其不但要使用上行接收中 通道O，還需要使用通道l，通道0和通道1采用Chain的方式實現(xiàn)功率池數(shù)據(jù)的規(guī)則搬移， 這些參數(shù)區(qū)的定義如圖lla和圖llb所示。 對于空閑時隙，則其目的參數(shù)區(qū)為固定參數(shù)區(qū)，源參數(shù)區(qū)為OutBound。 對于特殊的功率池數(shù)據(jù)，其搬移方式類似，但是存在4個緩沖區(qū)，且搬移數(shù)據(jù)的長
度按照功率池數(shù)據(jù)的長度進行，其B index的長度也有所差別。 3、設(shè)定同步事件產(chǎn)生時間。 另外，對于同步事件，鑒于TD的碼片速率為WCDMA的三分之一，因此，其同步事件 定義為12chip產(chǎn)生一次，同時，考慮到空口延遲，將發(fā)送的同步事件提前預(yù)設(shè)時間，給出一 個中間值，在此基礎(chǔ)上調(diào)整Pi值來實現(xiàn)。假設(shè)預(yù)設(shè)時間為t，則同步事件的產(chǎn)生時間定義為 12chip-t。 4、設(shè)定初始化接口和配置接口 。 所述初始化接口主要完成AIF的同步事件及事件提前寄存器的設(shè)置；
所述配置接口包括發(fā)送配置接口和接收配置接口，其中所述發(fā)送配置接口主要 完成發(fā)送方向的參數(shù)配置，按照一個時隙對應(yīng)一個參數(shù)的格式傳入，其數(shù)據(jù)結(jié)構(gòu)如圖12a 所示；所述接收配置接口也是按照時隙來給出對應(yīng)的目的地址及后處理信息等參數(shù)，其數(shù) 據(jù)結(jié)構(gòu)如圖12b所示。 在完成上述預(yù)處理步驟之后，進入數(shù)據(jù)傳輸步驟，所述數(shù)據(jù)傳輸步驟包括上行數(shù) 據(jù)傳輸和下行數(shù)據(jù)傳輸，具體如下 下行數(shù)據(jù)傳輸在下行時隙將天線緩沖區(qū)的數(shù)據(jù)按照AIF接口的RAM區(qū)的組織形 式存儲進RAM區(qū)； 上行數(shù)據(jù)傳輸在上行時隙將所述RAM區(qū)的數(shù)據(jù)按照其存儲的順序依次讀出，并 存儲進天線緩沖區(qū)。 在進行上述下行數(shù)據(jù)傳輸和上行數(shù)據(jù)傳輸過程中，在正常時隙傳輸業(yè)務(wù)數(shù)據(jù)，在 空閑時隙傳輸空操作空操作，即傳輸一些idle數(shù)據(jù)(零數(shù)據(jù))，已占用這段時間，保證有效 數(shù)據(jù)的位置正確。
此外，本實施例提供的方法還可以包括同步事件產(chǎn)生步驟，即每隔預(yù)定時間T產(chǎn)生一次同步事件，T+t = 12Chip，其中，t為預(yù)測的空口延遲時間。 此外，針對上述方法，本發(fā)明實施例還提供了一種基于AIF的TD數(shù)據(jù)傳輸系統(tǒng)，其 一種可能的結(jié)構(gòu)形式如圖13所示，包括天線緩沖區(qū)131、增強型直接內(nèi)存訪問單元132和 AIF接口 133，其中 天線緩沖區(qū)131用于存儲天線數(shù)據(jù)； AIF接口 133的組織形式按照前文方法中預(yù)處理步驟進行組織，AIF接口 133包 括發(fā)送存儲器(Outbound Ram)、接收存儲器(Inbound Ram) 、 PE處理單元、協(xié)議轉(zhuǎn)換單元、 發(fā)射控制單元和SERDES變換單元，當(dāng)Outbound Ram中存儲有數(shù)據(jù)時，由所述PE處理單元、 協(xié)議轉(zhuǎn)換單元、發(fā)射控制單元和SERDES變換單元依次對所述數(shù)據(jù)處理后發(fā)送到鏈路上，以 及，依次由SERDES變換單元、發(fā)射控制單元、協(xié)議轉(zhuǎn)換單元和PE處理單元處理后存儲進 Inbound Ram。 增強型直接內(nèi)存訪問單元132用于進行數(shù)據(jù)搬移，具體為在下行時隙將天線緩 沖區(qū)的數(shù)據(jù)按照AIF接口 133的RAM區(qū)的組織形式存儲進RAM區(qū)(具體的，為Outbound Ram)，以及，在上行時隙將所述RAM區(qū)(具體的，為Inbound Ram)的數(shù)據(jù)按照其存儲的順序 依次讀出，并存儲進天線緩沖區(qū)131。 增強型直接內(nèi)存訪問單元132進行數(shù)據(jù)搬移的方式是按照預(yù)定時隙進行的，具體 的時隙設(shè)置請參照前文方法部分的內(nèi)容。 本發(fā)明實施例公開的基于AIF的TD數(shù)據(jù)傳輸系統(tǒng)的另一種可能的結(jié)構(gòu)形式如圖 14所示，包括天線緩沖區(qū)141、增強型直接內(nèi)存訪問單元142、 AIF接口 143和同步事件觸 發(fā)單元144，其中 天線緩沖區(qū)141、增強型直接內(nèi)存訪問單元142、AIF接口 143，與天線緩沖區(qū)131、 增強型直接內(nèi)存訪問單元132和AIF接口 133的功能基本相同，而同步事件觸發(fā)單元144 則用于每隔12chip產(chǎn)生一次同步事件，同時，考慮到空口延遲，將發(fā)送的同步事件提前預(yù) 設(shè)時間，給出一個中間值，在此基礎(chǔ)上調(diào)整Pi值來實現(xiàn)。假設(shè)預(yù)設(shè)時間為t，則同步事件的 產(chǎn)生時間定義為12chip-t。 另外，另外一種可能的結(jié)構(gòu)在上述結(jié)構(gòu)的基礎(chǔ)上，還包括初始化接口和配置接口， 其中，所述初始化接口主要完成AIF的同步事件及事件提前寄存器的設(shè)置；所述配置接口 包括發(fā)送配置接口和接收配置接口 ，其中所述發(fā)送配置接口主要完成發(fā)送方向的參數(shù)配 置，按照一個時隙對應(yīng)一個參數(shù)的格式傳入，其數(shù)據(jù)結(jié)構(gòu)如圖11所示；所述接收配置接口 也是按照時隙來給出對應(yīng)的目的地址及后處理信息等參數(shù)，其數(shù)據(jù)結(jié)構(gòu)如圖12所示。
本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他 實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置 而言，由于其與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說 明即可。 對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的 一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明 將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一 致的最寬的范圍。
10
權(quán)利要求
一種基于天線接口AIF實現(xiàn)時分同步的碼分多址TD格式數(shù)據(jù)傳輸?shù)姆椒?，其特征在于，包括預(yù)處理步驟根據(jù)TD標(biāo)準(zhǔn)的載波緩沖需求，設(shè)定所述AIF接口的隨機存儲器RAM區(qū)的組織形式；以及，設(shè)定傳輸上下行數(shù)據(jù)的時隙；數(shù)據(jù)傳輸步驟下行數(shù)據(jù)傳輸在下行時隙將天線緩沖區(qū)的數(shù)據(jù)按照AIF接口的RAM區(qū)的組織形式存儲進RAM區(qū)；上行數(shù)據(jù)傳輸在上行時隙將所述RAM區(qū)的數(shù)據(jù)按照其存儲的順序依次讀出，并存儲進天線緩沖區(qū)。
2. 如權(quán)利要求l所述的方法，其特征在于，還包括同步事件產(chǎn)生步驟每隔預(yù)定時間T產(chǎn)生一次同步事件，T+t = 12Chip，其中，t為預(yù)測的空口延遲時間；所述下行數(shù)據(jù)傳輸和上行數(shù)據(jù)傳輸是按照依據(jù)同步事件進行的。
3. 如權(quán)利要求l所述的方法，其特征在于，所述下行數(shù)據(jù)傳輸還包括確定上行時隙為空閑時隙，在所述空閑時隙進行空操作。
4. 如權(quán)利要求1所述的方法，其特征在于，所述上行數(shù)據(jù)傳輸還包括確定下行時隙為空閑時隙，在所述空閑時隙進行空操作。
5. 如權(quán)利要求3或4所述的方法，其特征在于，設(shè)置雙增強型直接內(nèi)存訪問EDMA通道，并確定由其中一個EDMA通道傳輸實際數(shù)據(jù)，由另一個EDMA在空閑時隙傳輸空操作。
6. 如權(quán)利要求1所述的方法，其特征在于，所述預(yù)處理之后，所述AIF接口的RAM區(qū)的組織形式為針對某載波的8根天線數(shù)據(jù)，在一個16A*C中，將其中前4個Chip中的每個Chip中的前32個WORDs確定為存儲區(qū)，將剩余的32個WORDs確定為空閑區(qū)。
7. 如權(quán)利要求6所述的方法，其特征在于，對應(yīng)于天線數(shù)據(jù)為常規(guī)業(yè)務(wù)數(shù)據(jù)的情況，在前12個Chip中，部分占用前4個Chip，空余其他8個Chip ;對應(yīng)于功率池數(shù)據(jù)，部分使用前8個Chip,空余其他4個Chip。
8. 如權(quán)利要求6所述的方法，其特征在于，將RAM區(qū)中的8個A*C確定為循環(huán)存儲區(qū)域第1個A氺C、第2個A*C...第8個A氺C、第1個A氺C、第2個A*C......，以此類推，兩個連續(xù)數(shù)據(jù)組的存儲間隔為2個AW。
9. 一種基于天線接口 AIF實現(xiàn)時分同步的碼分多址TD格式數(shù)據(jù)傳輸?shù)南到y(tǒng)，其特征在于，包括天線緩沖區(qū)、增強型直接內(nèi)存訪問單元和AIF接口，其中所述天線緩沖區(qū)用于存儲天線數(shù)據(jù)；所述AIF接口的組織形式符TD標(biāo)準(zhǔn)的載波緩沖需求，用于將來自所述天線緩沖區(qū)的天線數(shù)據(jù)依次進行PE處理、協(xié)議轉(zhuǎn)換、發(fā)射控制和串/并變換處理后，提供給鏈路；以及，將來自鏈路的數(shù)據(jù)依次進行串/并變換、發(fā)射控制、協(xié)議轉(zhuǎn)換和PE處理后提供給所述增強型直接內(nèi)存訪問單元；所述增強型直接內(nèi)存訪問單元用于按照預(yù)設(shè)時隙進行數(shù)據(jù)搬移，具體為在下行時隙將天線緩沖區(qū)的數(shù)據(jù)按照AIF接口的RAM區(qū)的組織形式存儲進RAM區(qū)，以及，在上行時隙將所述RAM區(qū)的數(shù)據(jù)按照其存儲的順序依次讀出，并存儲進所述天線緩沖區(qū)。
10.如權(quán)利要求9所述的系統(tǒng)，其特征在于，還包括同步事件觸發(fā)單元，用于每隔12chip-t產(chǎn)生一次同步事件，其中，t為空口延遲時間；所述增強型直接內(nèi)存訪問單元進行數(shù)據(jù)搬移的操作是依據(jù)同步事件進行的。
全文摘要
本發(fā)明實施例公開了一種基于天線接口AIF實現(xiàn)時分同步的碼分多址TD格式數(shù)據(jù)傳輸?shù)姆椒ê拖到y(tǒng)，所述方法包括預(yù)處理步驟根據(jù)TD標(biāo)準(zhǔn)的載波緩沖需求，設(shè)定所述AIF接口的RAM區(qū)的組織形式；以及，設(shè)定傳輸上下行數(shù)據(jù)的時隙；數(shù)據(jù)傳輸步驟下行數(shù)據(jù)傳輸在下行時隙將天線緩沖區(qū)的數(shù)據(jù)按照AIF接口的RAM區(qū)的組織形式存儲進RAM區(qū)；上行數(shù)據(jù)傳輸在上行時隙將所述RAM區(qū)的數(shù)據(jù)按照其存儲的順序依次讀出，并存儲進天線緩沖區(qū)。本發(fā)明實施例針對TD制式要求對AIF接口進行了適當(dāng)?shù)男薷?，并定義了相應(yīng)的數(shù)據(jù)傳輸方式，實現(xiàn)TD數(shù)據(jù)的傳輸，避免出現(xiàn)由于采用FPGA實現(xiàn)的接口而存在的成本高、集成度低和功耗大的問題。
文檔編號H04J3/16GK101789839SQ20091007787
公開日2010年7月28日 申請日期2009年1月23日 優(yōu)先權(quán)日2009年1月23日
發(fā)明者候彥龍, 李坤, 郭長旺 申請人:大唐移動通信設(shè)備有限公司