專(zhuān)利名稱(chēng)：具有自動(dòng)切換功能的sdi-vga轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子信息領(lǐng)域中的視音頻技術(shù)領(lǐng)域。本實(shí)用新型涉及一種具有自動(dòng)切換 功能的SDI-VGA轉(zhuǎn)換器。
背景技術(shù)：
SDI是Serial Digital Interface的縮寫(xiě)，也就是串行數(shù)字接口。在數(shù)字電視信號(hào)傳輸過(guò)程 中，SDI信號(hào)是目前電視臺(tái)內(nèi)信號(hào)質(zhì)量最好的廣播級(jí)數(shù)字信號(hào)，在數(shù)字電視傳輸過(guò)程中起著 重要作用。VGA接口是顯卡上和顯示器上應(yīng)用最為廣泛的接口類(lèi)型，絕大多數(shù)的顯卡和顯示 器都帶有此種接口。目前，在數(shù)字視頻應(yīng)用中往往需要將SDI信號(hào)轉(zhuǎn)換為適用于各種顯示器 的VGA格式信號(hào)，否則SDI信號(hào)無(wú)法被直接顯示。傳統(tǒng)的將SDI信號(hào)'轉(zhuǎn)換為VGA信號(hào)的過(guò) 粒一般為首先將SDI信號(hào)轉(zhuǎn)換為模擬信號(hào)，然后再將模擬信號(hào)轉(zhuǎn)換為VGA格式的信號(hào)。 這樣就需要在轉(zhuǎn)換設(shè)備上增加D/A轉(zhuǎn)換模塊，不僅電路繁雜，價(jià)格昂貴，而且增加了信號(hào)的 損耗。
本實(shí)用新型的所采用的技術(shù)是差分信號(hào)傳輸技術(shù)、高頻數(shù)字PLL技術(shù)、串行數(shù)字信號(hào)時(shí) 鐘數(shù)據(jù)恢復(fù)技術(shù)和基于FPGA的數(shù)字信號(hào)分析技術(shù)。 發(fā)明內(nèi)容
本實(shí)用新型的目的就是提供一種具有fi動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器。本實(shí)用新型采用 大規(guī)模FPGA技術(shù)，將SDI信號(hào)直接轉(zhuǎn)換為VGA信號(hào)，避免了傳統(tǒng)的SDI-VGA信號(hào)轉(zhuǎn)換過(guò) 程復(fù)雜造成的信號(hào)損耗，簡(jiǎn)化了電路設(shè)計(jì)，降低了成本。本實(shí)用新型還提供了兩路SDI輸入， 當(dāng)其中主路信號(hào)出錯(cuò)時(shí)，自動(dòng)切換到備路， 了 SDI信號(hào)自動(dòng)切換功能，從而保證信弓不 中斷。
本發(fā)明的技術(shù)解決方案是， 一種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，g兩組輸入均 衡電路(1)、 FPGA轉(zhuǎn)換電路(2)、數(shù)據(jù)存儲(chǔ)器SDRAM (3)、視頻處理器(4)、程序存儲(chǔ)器 EEPROM (8)、 RGB輸出驅(qū)動(dòng)電路(5)、 VGA接口 (6)和HV輸出驅(qū)動(dòng)電路(7)組成。 其中兩組輸入均衡電路(1)連接到FPGA轉(zhuǎn)換電路(2)， FPGA轉(zhuǎn)換電路(2)連接到視頻 處理器(4)，數(shù)據(jù)存儲(chǔ)器SDRAM (3)、程序存儲(chǔ)器EEPROM (8)分別與視頻處理器(4) 連接，視頻處理器(4)連接到RGB輸出驅(qū)動(dòng)電路(5)和HV輸出驅(qū)動(dòng)電路(7)， RGB輸 出驅(qū)動(dòng)電路(5)和HV輸出驅(qū)動(dòng)電路(7)連接到VGA接口 (6)。
所述的輸入均衡4^各(1)由電阻R1、 R2和R3，電容C1、 C2、 C3、 C4和C5，電感Ll和電纜均衡器U1組成。其中電容C1兩端分別連接電纜均衡器U1的4腳和電阻R1，電 阻Rl和電感Ll并聯(lián)， 一端為SDI信號(hào)輸入端，另一端連接電容Cl和電阻R2，電阻R2的 另 一端接地。電阻R3—端接地，另一端連接電容C2，電容C2的另一端接電纜均衡器U1的 5腳。電容C3 —端連接電纜均衡器Ul的13腳，另一端為差分信號(hào)輸出端，連接到FPGA 轉(zhuǎn)換電路(2);電容C4一端連接電纜均衡器U1的12腳，另一端為差分信號(hào)輸出端，連接 到FPGA轉(zhuǎn)換電路(2)。電容C5兩端分別連接電纜均衡器Ul的7腳和8腳，電纜均衡器 Ul的3膽|1、 6腳、9腳、11腳和14腳接地，2腳和15腳接+5V電源。
所述的FPGA轉(zhuǎn)換電路(2)由FPGA芯片U2、 FPGA程序配置電路U5、電阻R4 R15 和排阻RP1 RP4組成。其中電阻R4和R6—端為信號(hào)A輸入端分別連接到輸入均衡電路(1)， 另一端分別連接到FPGA芯片U2的53腳和55腳，電阻R5兩端分別連接到U2的53腳和 55腳。電阻R7和R9—端為信號(hào)B輸入端分別連接到輸入均衡電路(1)，另一端分別連接 到FPGA芯片U2的69腳和70腳，電阻R8兩端分別連接到U2的69腳和70腳。排阻RP1 RP4和電阻R13 R15 —端分別連接到U2的10 口引腳，另一端為CCIR656格式信號(hào)輸出端 分別連接到視頻處理器(4)。 FPGA程序配胥電路U5與FPGA芯片U2的DATA、 DCLK、 nCONFIG、 CONF —DONE、 ASDO、 nCSO、 nCE引腳相連接。電阻R10和Rll —端分別連 接U2的nCONFIG和CONF _ DONE兩個(gè)引腳，另一端連+3.3V電源。電阻R12 —端連接 U2的nCE引腳，另一端接地。
所述的RGB輸出驅(qū)動(dòng)電路(5)由RGB輸出驅(qū)動(dòng)器U3、電阻R16、 R17和R18組成。 其屮RGB輸出驅(qū)動(dòng)器U3的5腳、10腳和2腳分別為RGB信號(hào)輸入端，連接到視頻處理器 (4)， RGB輸出驅(qū)動(dòng)器U3的7腳連接到ElJ沮R18的一端，電阻R18的另-一端為輸出端連接 到VGA接口 (6)， U3的8腳連接到電阻R17的一端，電阻R17的另一端為輸出端連接到 VGA接口 (6)， U3的14腳連接到電阻R16的一端，電阻R16的另一端為輸出端連接到VGA 接口 (6)。 RGB輸出驅(qū)動(dòng)器U3的4腳接+5V電源，6腳、9腳和13腳接地。
所述的HV輸出驅(qū)動(dòng)電路(7)山HV輸出驅(qū)動(dòng)器U4、電阻R19和電阻R20組成。其中 HV輸出驅(qū)動(dòng)器U4的1腳和9腳為HV信號(hào)輸入端，連接到視頻處理器(4)， U4的4腳連 接到電阻R20的一端'電阻R20的另一端為輸出端連接到VGA接口 (6)， U4的10腳連接 到電阻R19的一端，電阻R19的另一端為輸出端連接到VGA接口 (6)。 HV輸出驅(qū)動(dòng)器U4 的2腳與3腳連接，8腳與11腳連接，7腳接地，14腳接+5V電源。
電纜均衡器Ul型號(hào)是National公司的LMH0344、 LMH0034、 LMH0024、 CLC014、
5CLC034， Gennum公司的GS9024、 GS9064 (A)、 GS1524 (A)， Mindspeed公司的M212M、 M21204。
FPGA芯片U2型號(hào)是Altera公司的Cyclone系列FPGA以及Xilinx公司的Spartan系列 FPGA芯片。
視頻處理器(4)的型號(hào)是WSC2000、 PW328和ARK8118;數(shù)據(jù)存儲(chǔ)器SDRAM G) 的型號(hào)是hynix公司的HY57V641620、 HY57V28820 HY57V281620禾卩HY57V643220D等 SDRAM， Micron公司的MT48LC4M16、 MT48LC2M32和MT48LC4M32等SDRAM;程序 存儲(chǔ)器EEPROM( 8 )是SST公司的SST39VF1601 、 SST39SF010A和SST39VF040等EEPROM， ATMEL公司的AT28HC64BF、 AT28C256和AT27LV040等ROM。
RGB輸出驅(qū)動(dòng)器U3的型號(hào)是美國(guó)ADI公司的ADA4862-3和ADA4851-3， TI公司的 OPA3832等；HV輸出驅(qū)動(dòng)器U4的型號(hào)是PHILIPS公司的74HC04 。
電阻R1 R20值為10Q 10000Q，排阻RP1 RP4值為10Q 1000Q，電容C1 C5 值為100nF 10000nF，電感Ll值為lnH 1000nH。
本實(shí)用新型的有益效果是，完成了專(zhuān)業(yè)SDI信號(hào)到通用VGA信號(hào)之問(wèn)的轉(zhuǎn)換，解塊了 傳統(tǒng)SDI-VGA信號(hào)轉(zhuǎn)換需經(jīng)過(guò)將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)后再轉(zhuǎn)VGA信號(hào)的過(guò)程繁雜的H 題。本實(shí)用新型采用大規(guī)模FPGA芯片實(shí)現(xiàn)對(duì)信號(hào)的分析、處理及轉(zhuǎn)換，并能夠檢測(cè)信號(hào)狀 態(tài)，當(dāng)信號(hào)中斷時(shí)進(jìn)行自動(dòng)切換。山于本實(shí)用新型將SDI信號(hào)直接轉(zhuǎn)換為VGA信號(hào)，不僅 簡(jiǎn)化了電路，降低了成本，而且減少了信號(hào)的損耗。本實(shí)用新型采用多功能的視頻處理芯片， 能夠輸出多種格式的VGA視頻信號(hào)。

圖l是本實(shí)用新型的的電路結(jié)構(gòu)框圖。
圖中l(wèi)、輸入均衡電路，2、 FPGA轉(zhuǎn)換電路，3、數(shù)據(jù)存儲(chǔ)器SDRAM， 4、視頻處理器，5、 RGB輸出驅(qū)動(dòng)電路，6、 VGA接口， 7、 HV輸出驅(qū)動(dòng)電路，8、程序存儲(chǔ)器EEPROM。 圖2是本實(shí)用新型的輸入均衡電路(1)原理圖。 圖3是本實(shí)用新型的FPGA轉(zhuǎn)換電路(2)原理圖。
圖4是本實(shí)用新型的RGB輸出驅(qū)動(dòng)電路(5)和HV輸出驅(qū)動(dòng)電路(7)原理圖。
具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明進(jìn)一歩說(shuō)明。
圖1中，視頻處理器(4)選用WSC2000，數(shù)據(jù)存儲(chǔ)器SDRAM (3)選用hynix公司的HY57V643220D，程序存儲(chǔ)器EEPROM (8)選用美國(guó)SST公司的39VF040 EEPROM存儲(chǔ)器。 本實(shí)用新型提供兩路SDI信號(hào)輸入。兩路SDI信號(hào)進(jìn)入板卡后，首先分別經(jīng)過(guò)輸入均衡電路(1) 進(jìn)行均衡放大，輸入均衡電路(1)將兩路單極性信號(hào)轉(zhuǎn)換為兩對(duì)差分信號(hào)A和B輸出，而后 兩對(duì)差分信號(hào)A和B分別進(jìn)入FPGA轉(zhuǎn)換電路(2)中。FPGA轉(zhuǎn)換電路(2)對(duì)輸入差分信號(hào)進(jìn) 行電阻匹配，而后送入FPGA芯片進(jìn)行數(shù)據(jù)和時(shí)鐘恢復(fù)并將其轉(zhuǎn)換為速率為27MHz的8位并行 數(shù)據(jù)，此數(shù)據(jù)隨后進(jìn)入FIFO存儲(chǔ)器進(jìn)行存儲(chǔ)，F(xiàn)PGA芯片內(nèi)部的核心處理單元開(kāi)始對(duì)數(shù)據(jù)進(jìn) 行分析、處理，最終將信號(hào)轉(zhuǎn)換為CCIR656格式的信號(hào)輸出，經(jīng)過(guò)電阻匹配后送入視頻處理 器(4)。視頻處理器(4)對(duì)輸入的CCIR656格式的信號(hào)進(jìn)行分析處理，并轉(zhuǎn)換為RGB信號(hào)和 HV信號(hào)輸出，其中RGB信號(hào)由RGB輸出驅(qū)動(dòng)電路(5)進(jìn)行驅(qū)動(dòng)輸出到VGA接口 (6)， HV 信號(hào)由HV輸出驅(qū)動(dòng)電路(7)進(jìn)行驅(qū)動(dòng)輸出到VGA接口 (6)。數(shù)據(jù)存儲(chǔ)器SDRAM (3)為視 頻處理器(4)的數(shù)據(jù)緩沖區(qū)，用于存儲(chǔ)視頻數(shù)據(jù)。程序存儲(chǔ)器EEPROM (8)存儲(chǔ)視頻處理 器(4)的運(yùn)行程序，上電時(shí)對(duì)視頻處理器(4)進(jìn)行初始化。
圖2屮，輸入均衡電路(1)由電阻R1 R3，電容C1 C5，電感L1和電纜均衡器U1 組成，其輸出信號(hào)為差分信號(hào)。其屮電纜均衡器Ul選用美國(guó)國(guó)家半導(dǎo)體National公司的 CLC034 fi適應(yīng)電纜均衡器，電感Ll值為10nH，電阻Rl和R2值為75 Q ，電附R3值為 37.4 Q ，電容Cl和C2值為10uF，電容C3和C4值為4.7uF，電容C5值為luF。
電感L〗與電阻Rl并聯(lián)，電阻R2 —端與Rl連接， 一端接地，電容Cl -端連接電剛. R1和R2，另一端連接到電纜均衡器U1的4腳，電阻R3—端接地，另一端接電容C2，電容 C2另一端接電纜均衡器U1的5腳。以上電路完成了對(duì)單極性串行高頻信號(hào)的匹配，保證了 信號(hào)進(jìn)入電纜均衡器時(shí)的完整性。電纜均衡器U1的3腳、6腳、9腳、11腳和14腳接地，2 腳和15腳接+5V電源。電容C5連接Ul的7腳和8腳，起環(huán)路濾波作用。電容C3 —端連接 電纜均衡器U1的13腳，另一端為差分信號(hào)輸出端，連接到FPGA轉(zhuǎn)換電路(2);電容C4 一端連接電纜均衡器U1的12腳，另一端為差分信號(hào)輸出端，連接到FPGA轉(zhuǎn)換電路(2)， 這部分電路起到了對(duì)電纜均衡器輸出信號(hào)的隔直作用。
圖3中，F(xiàn)PGA轉(zhuǎn)換電路(2)由FPGA芯片U2 、 FPGA程序配置電路U5、電阻R4 R15和排阻RP1 RP4組成。其中FPGA芯片U2選用Alter公司的EP2C5T144，電阻R4 R9值為100Q，電阻R10 R12值為10KQ'電阻R13 R15值為51 Q ，電阻RP1 RP4值為 22 Q 。
電阻R4和:R6 —端為信號(hào)A輸入端分別連接到輸入均衡電路(1 )，另一端分別連接到FPGA芯片U2的53腳和55腳，電阻R5兩端分別連接到U2的53腳和55腳，本部分電路 為信號(hào)A的匹配電路。電阻R7和R9 —端為信號(hào)B輸入端分別連接到輸入均衡電路(1 )， 另一端分別連接到FPGA芯片U2的69腳和70腳，電阻R8兩端分別連接到U2的69腳和 70膽P，本部分電路為信號(hào)B的匹配電路。排阻RP1 RP4和電阻R13 R15 —端分別連接到 U2的IO口引腳，另一端為CCIR656格式信號(hào)輸出端分別連接到視頻處理器(4),本部分電 路為輸出信號(hào)匹配電路。FPGA程序配置電路U5與FPGA芯片U2的DATA、DCLK、nCONFIG、 CONF — DONE、 ASDO、nCSO、nCE弓|腳相連接；電阻Rl 0和RU —端分別連接U2的nCONFIG 和CONF — DONE兩個(gè)引腳，另一端連+3.3V電源；電阻R12 —端連接U2的nCE引腳，一 端接地。
圖4中，RGB輸出驅(qū)動(dòng)電路(5)由RGB輸出驅(qū)動(dòng)器U3、電阻R16、 R17和R18組成。 其中RGB輸出驅(qū)動(dòng)器U3選用美國(guó)ADI公司的ADA4862，電阻R16、 R7和R18的值為75 Q 。 RGB輸出驅(qū)動(dòng)器U3的5腳、10腳和12腳分別為RGB信號(hào)輸入端，連接到視頻處理器 (4)， RGB輸出驅(qū)動(dòng)器U3的7腳連接到電阻R18的一端，電阻R18的另一端為輸出端連接 到VGA接口 (6)， U3的8腳連接到電阻R17的一端,電阻R17的另一端為輸出端連接到 VGA接1」1 (6)， U3的14腳連接到電阻R16的一端，電阻R16的另一端為輸出端連接到VGA 接n (6);電阻R16、 R17和R18為匹配電阻，用于調(diào)節(jié)信號(hào)幅度。RGB輸出驅(qū)動(dòng)器U3的 4腳接+5V電源，6腳、9腳和13腳接地。
HV輸出驅(qū)動(dòng)電路(7)由HV輸出驅(qū)動(dòng)器U4、電阻R19和電阻R20組成。其中HV輸 出驅(qū)動(dòng)器U4選用PHILIPS公司的74HC04,電阻R19和R20的值為75 D 。 HV輸出驅(qū)動(dòng)器 U4的1腳和9腳為HV信號(hào)輸入端，連接到視頻處理器(4)， U4的4腳連接到電阻R20的 一端，電阻R20的另一端為輸出端連接到VGA接口 (6)， U4的10腳連接到電阻R19的-端，電阻R19的另一端為輸出端連接到VGA接口 (6);電阻R19和R20為匹配電阻，用于 調(diào)節(jié)信號(hào)幅度。HV輸出驅(qū)動(dòng)器U4的2腳與3腳連接，8腳與11腳連接，7腳接地，14腳接 +5V電源。
8
權(quán)利要求1、一種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，其特征在于，由兩組輸入均衡電路(1)，F(xiàn)PGA轉(zhuǎn)換電路(2)，數(shù)據(jù)存儲(chǔ)器SDRAM(3)，視頻處理器(4)，程序存儲(chǔ)器EEPROM(8)，RGB輸出驅(qū)動(dòng)電路(5)、VGA接口(6)和HV輸出驅(qū)動(dòng)電路(7)組成，其中兩組輸入均衡電路(1)連接到FPGA轉(zhuǎn)換電路(2)，F(xiàn)PGA轉(zhuǎn)換電路(2)連接到視頻處理器(4)，數(shù)據(jù)存儲(chǔ)器SDRAM(3)、程序存儲(chǔ)器EEPROM(8)分別與視頻處理器(4)連接，視頻處理器(4)連接到RGB輸出驅(qū)動(dòng)電路(5)和HV輸出驅(qū)動(dòng)電路(7)，RGB輸出驅(qū)動(dòng)電路(5)和HV輸出驅(qū)動(dòng)電路(7)連接到VGA接口(6)。
2、 根據(jù)權(quán)利要求1所述的一種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，其特征在-f，所 述的輸入均衡電路(1)包括電阻R1、 R2和R3，電容C1、 C2、 C3、 C4禾卩C5，電感Ll和 電纜均衡器U1，其中電容C1兩端分別連接電纜均衡器U1的4腳和電阻R1，電阻R1和 電感L1并聯(lián)， 一端為SDI信號(hào)輸入端，另一端連接電容C1和電阻R2，電阻R2的另一端接 地。電阻R3 -'端接地，另一端連接電容C2，電容C2的另-端接電纜均衡器U1的5胸1，電 容C3 —端連接電纜均衡器U1的13膽卩，另一端為差分信號(hào)輸出端，連接到FPGA轉(zhuǎn)換電路Q(chēng));電容C4 一端連接電纜均衡器U1的12腳，另一端為差分信號(hào)輸出端，連接至UFPGA 轉(zhuǎn)換屯路(2)，電容C5兩端分別連接電纜均衡器Ul的7腳和8腳，電纜均衡器Ul的3胸J、 6腳、9腳、11腳和14腳接地，2腳和15腳接十5V電源。
3、 根據(jù)權(quán)利要求1所述的-種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，其特征在于，所 述的FPGA轉(zhuǎn)換電路(2)包括FPGA芯片U2、 FPGA程序配置電路U5、電阻R4 R15和 排阻RP1 RP4，其中電阻R4和R6—端為信號(hào)A輸入端分別連接到輸入均衡電路()， 另一端分別連接到FPGA芯片U2的53腳和55腳，電阻R5兩端分別連接到FPGA芯片U2 的53腳和55腳。電阻R7和R9 -"端為信號(hào)B輸入端分別連接到輸入均衡電路(1 )，另一端 分別連接到FPGA芯片U2的69腳和70腳，電阻R8兩端分別連接到U2的69腳和70腳； 排阻RP1 RP4和電阻R13 R15 -—端分別連接到U2的10 口引腳，另一端為CCIR656格式 信號(hào)輸出端分別連接到視頻處理器(4); FPGA程序配置電路U5與FPGA芯片U2的DATA、 DCLK、 nCONFIG、 CONF — DONE、 ASDO、 nCSO、 nCE引腳相連接，電阻R10和R11 — 端分別連接FPGA芯片U2的nCONFIG和CONF — DONE兩個(gè)引'腳，另一端連+3.3V電源， 電阻Rl2 —端連接FPGA芯片U2的nCE引腳，另一端接地。
4、 根據(jù)權(quán)利要求1所述的一種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，其特征在于，所述的RGB輸出驅(qū)動(dòng)電路(5)包括RGB輸出驅(qū)動(dòng)器U3、電阻R16、電阻R17和電阻R18，其中RGB輸出驅(qū)動(dòng)器U3的5腳、10腳和12腳為RGB信號(hào)輸入端，連接到視頻處理器(4)， RGB輸出驅(qū)動(dòng)器U3的7腳連接到電阻R18的一端，電阻R18的另 一端為輸出端連接到VGA 接L」(6)， RGB輸出驅(qū)動(dòng)器U3的8腳連接到電阻R17的一端，電阻R17的另一端為輸出端 連接到VGA接口 (6)， RGB輸出驅(qū)動(dòng)器U3的14腳連接到電阻R16的一端，電阻R16的另 -端為輸出端連接到VGA接口 (6); RGB輸出驅(qū)動(dòng)器U3的4腳接+5V電源，6腳、9腳和 13腳接地。
5、根據(jù)權(quán)利要求1所述的一種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，其特征在于，所 述的HV輸出驅(qū)動(dòng)電路(7)包括HV輸出驅(qū)動(dòng)器U4、電阻R9和電阻R10，其中HV輸出 驅(qū)動(dòng)器U4的1腳和9腳為HV信號(hào)輸入端，連接到視頻處理器(4)， HV輸出驅(qū)動(dòng)器U4的 4腳連接到電阻R10的一端，電阻R10的另一端為輸出端連接到VGA接口 (6)， HV輸出驅(qū) 動(dòng)器U4的10腳連接到電阻R9的 一端，電阻R9的另一端為輸出端連接到VGA接U (6)， HV輸出驅(qū)動(dòng)器U4的2腳與3腳連接，8腳與11腳連接，7腳接地，14腳接+5V電源。
專(zhuān)利摘要一種具有自動(dòng)切換功能的SDI-VGA轉(zhuǎn)換器，屬于電子信息領(lǐng)域中的視音頻技術(shù)領(lǐng)域。包括兩組輸入均衡電路、FPGA轉(zhuǎn)換電路、數(shù)據(jù)存儲(chǔ)器SDRAM、視頻處理器、程序存儲(chǔ)器EEPROM、RGB輸出驅(qū)動(dòng)電路、VGA接口和HV輸出驅(qū)動(dòng)電路。兩組輸入均衡電路連接到FPGA轉(zhuǎn)換電路，F(xiàn)PGA轉(zhuǎn)換電路連接到視頻處理器，數(shù)據(jù)存儲(chǔ)器SDRAM、程序存儲(chǔ)器EEPROM分別與視頻處理器連接，視頻處理器連接到RGB輸出驅(qū)動(dòng)電路和HV輸出驅(qū)動(dòng)電路，RGB輸出驅(qū)動(dòng)電路和HV輸出驅(qū)動(dòng)電路連接到VGA接口。本實(shí)用新型完成了專(zhuān)業(yè)SDI信號(hào)到通用VGA信號(hào)之間的轉(zhuǎn)換，解決了傳統(tǒng)SDI-VGA信號(hào)轉(zhuǎn)換過(guò)程繁雜、信號(hào)損耗高的問(wèn)題；提供兩路信號(hào)輸入，具有自動(dòng)切換功能，能夠輸出多種格式視頻信號(hào)。
文檔編號(hào)H04N5/00GK201319634SQ20082023158
公開(kāi)日2009年9月30日 申請(qǐng)日期2008年12月9日 優(yōu)先權(quán)日2008年12月9日
發(fā)明者劉興華, 周春雷 申請(qǐng)人:大連科迪視頻技術(shù)有限公司