專利名稱：基于數字電視hdtv平臺的高清編碼器的制作方法
技術領域：
本實用新型涉及一種基于數字電視HDTV (高清電視)平臺的高清編碼器，特別涉及一種基于H.264標準的TS流的多路高清編碼器。
背景技術：
目前我國居民家庭中高分辨率液晶電視擁有率已經大大增加，人們對高品質數字電視節(jié)目的要求也越來越迫切。隨著高清(HD)數字電視的不斷普及，原本僅僅支持MPEGII標準的編碼器，對于高清信號編碼較大的碼率帶寬的要求下不能再使用，廣大運營商迫切需要支持新一代編碼標準的兼容高標清編碼功能的設備。

實用新型內容
要解決的問題
以往的基于HDTV平臺的高清編碼器只能對4路節(jié)目源同時編碼，沒有MPTS封包功能。因此現有的高清數字電視信號廣播中存在傳統編碼方式下編碼碼率過大的問題。
用于解決問題的手段
本實用新型的一個側面所涉及的基于數字電視HDTV平臺的高
清編碼器的特征在于，具備輸入接口，其輸入多路高清視頻音頻信號；多路主板，每一路主板都具備兩個現場可編程門陣列FPGA，分別是接口FPGA和編碼FPGA，多路主板分別與輸入接口相連，分
別對多路輸入的高清視頻音頻信號進行編碼處理，得到各自的單路節(jié)目傳輸流SPTS;多路主板中除最后一路主板之外的每一路主板將自己的SPTS和之前各路主板的SPTS —起傳輸給下一路主板，最后一路主板將之前各路主板的SPTS和自己主板的SPTS復用為多節(jié)目傳輸流MPTS;背板，其內嵌有多個總線和接口，使各功能模塊和端口通過背板互相通信；調試端口，通過該調試端口連接計算機來對編碼器進行監(jiān)控；以及輸出接口，其輸出在各路主板中進行編碼處理得到的單路節(jié)目傳輸流SPTS或多節(jié)目傳輸流MPTS。
本實用新型的另一個側面所涉及的基于數字電視HDTV平臺的高清編碼器的特征在于，所述多路主板也可以分別與所述輸出接口直接相連，在分別對多路輸入的高清視頻音頻信號進行編碼處理后，將處理得到的各自的單路節(jié)目傳輸流SPTS分別通過所述輸出接口輸出。
本實用新型的另一個側面所涉及的基于數字電視HDTV平臺的高清編碼器的特征在于，所述多路主板在進行多路SPTS單獨輸出的同時，還將一路復用了多路SPTS而得到的MPTS通過所述輸出接
口輸出。
本實用新型的另一個側面所涉及的基于數字電視HDTV平臺的高清編碼器的特征在于，所述高清編碼器還具備溫度監(jiān)測模塊，用于測量整機工作內部溫度，當超出預先設定的溫度范圍時，產生過溫報警。
本實用新型的另一個側面所涉及的基于數字電視HDTV平臺的高清編碼器的特征在于，所述多路主板是8路主板。本實用新型的另一個側面所涉及的基于數字電視HDTV平臺的高清編碼器的特征在于所述輸入接口是8路HDMI接口或者HD/SD SDI接口的HDTV級，其輸入符合SMPTE259/292標準的多路高清視頻音頻信號；所述輸出接口 ，輸出符合H.264編碼標準、MP@HL、 HP@HL LEVLE4.1標準的信號。
實用新型的效果
根據本實用新型的基于數字電視HDTV平臺的高清編碼器，能夠對多路高清視頻音頻節(jié)目同時編碼，并進行MPTS封包，可以在標清網絡條件下，提供標準清晰度節(jié)目以及高清晰度的節(jié)目。在保護運營商的現有的網絡環(huán)境下，增加運營商的服務項目。因此解決了高清數字電視信號廣播中編碼碼率過大的問題，可以極大地提升運營商的服務品質。


圖l是表示包括本實用新型所涉及的高清編碼器的高清數字電視廣播系統的系統架構圖。
圖2是表示本實用新型所涉及的高清編碼器的結構圖。圖3是表示本實用新型所涉及的高清編碼器的多路主板中的一
路主板的結構圖。
圖4是表示N:N:1模型下第M路主板(1<M<N)的處理流程的示意圖。
圖5是表示N:N:1模型下第N路主板的處理流程的示意圖。
具體實施方式

圖l示出了本實用新型所涉及的高清編碼器l的系統架構。高清編碼器1根據SNMP協議與資訊平臺控制終端2進行通信，管理員通過資訊平臺控制終端2來控制高清編碼器1的編碼作業(yè)。高清編碼器1通過HDMI/ SDI/ka接口連接到高清視頻源3，該高清視頻源3可以是高清攝像機、高清解碼播放器等設備。高清信號從高清視頻源3輸入高清編碼器1，進行編碼后以ASI方式將MPTS輸出到調制設備(QAM) 4，然后傳輸到播放的接收端5，如數字機頂盒(STB)、電視(TV)，其中在該MPTS中復用了多路編碼得到的SPTS。
參照圖2說明本實用新型所涉及的高清編碼器的結構。本實用新型所涉及的高清編碼器l包括多路主板ll、背板12、前面板13、溫度監(jiān)測模塊14、調試端口15。其中，主板ll用于對輸入的高清視頻音頻信號進行編碼和復用處理，其具體結構和工作步驟在后面說明。背板12包括多個總線和接口，使各功能模塊和端口通過背板12互相通信。前面板13包括按鍵、指示燈、液晶屏，通過USB HUB與主控CPU通信。溫度監(jiān)測模塊14測量整機工作內部溫度。主控模塊對其設定工作溫度范圍，當超出設定溫度范圍時，產生過溫報警，通知主控模塊。調試端口15用于連接PC，主要通過此接口連接計算機對設備進行監(jiān)控。
下面，參照圖3 (原圖2)說明本實用新型所涉及的高清編碼器的多路主板中的一路主板ll的結構。
如圖3所示，主板11具備接口FPGA 21、編碼FPGA 22。接口FPGA 21內嵌NIOSII主控CPU 23，該接口 FPGA 21進行TS流的復用、數據的矩陣切換。接口FPGA 21通過總線將從外部輸入的原始A/V源提供給編碼FPGA22，編碼FPGA22對其進行編碼并封成以H.264的NAL流作為視頻ES流的SPTS流，通過總線返回到接口FPGA21。
在接口FPGA 21中內嵌的NIOSII主控CPU 23用于與遠程用戶控制端進行通信，控制本地的各個處理單元。接口FPGA21還具備系統復位模塊24、 FPGA程序調試接口 (JTAG) 25、電可改寫只讀存儲器(EPCS) 26、同步靜態(tài)隨機存取存儲器(SSRAM) 27、閃存28、 0101接口29、網絡接口30、 HDMI視頻接口31、音頻接口32。另外，接口FPGA21還通過LVDS接口連接到背板8。
其中，系統復位模塊24對主板提供整機系統上電統一復位信號。FPGA程序調試接口 (JTAG) 25用于進行FPGA程序的調試。電可改寫只讀存儲器(EPCS) 26用于保存FPGA的程序。同步靜態(tài)隨機存取存儲器(SSRAM) 27用于保存上位計算機發(fā)來的數據如PID表，并且是接口FPGA處理數據時的緩存。閃存28用于保存操作系統和其他應用程序。0101接口29主要用于HD/SD SDI高清視頻信號輸入、MPTS的輸出。網絡接口30通過網線連接到上位計算機，用戶操作上位計算機發(fā)送FPGA在線配置文件，控制編碼器的工作。HDMI視頻接口31為符合HDMI 1.3標準的視頻信號提供接口轉換。音頻接口32輸入音頻信號。
編碼FPGA22具備FPGA程序調試接口 (JTAG) 33、同步動態(tài)隨機存取存儲器(DDR2 SDRAM)34、電可改寫只讀存儲器(EPCS )35、閃存36。其中，FPGA程序調試接口 (JTAG) 33用于進行FPGA程序的調試，同步動態(tài)隨機存取存儲器(DDR2 SDRAM) 34在編碼核工作時進行數據交換，其內存大小可以是256Mbyte，電可改寫只讀存儲器(EPCS) 35用于保存FPGA的程序，閃存36用于保存操作系統和其它應用程序。
下面說明兩個FPGA的啟動流程。在設備上電后，兩個FPGA啟動流程同步進行。
關于接口FPGA21，上電后，電可改寫只讀存儲器(EPCS)26讀取數據配置接口FPGA 21，接口FPGA 21從閃存28中讀取操作系統到NIOSII主控CPU 23，操作系統啟動后，NIOSII主控CPU 23通過網絡接口30與遠程用戶控制端進行網絡通訊，接收用戶的配置參數，設置給相應的處理模塊，并保存到USBDISK (未圖示)中。同時也將各模塊的工作狀態(tài)返回給遠程用戶控制端。
關于編碼FPGA 22，上電后，電可改寫只讀存儲器(EPCS)26讀取數據配置編碼FPGA 22，編碼FPGA 22從EPCS 26中加載FPGA程序并啟動運行。
啟動完成后，即開始業(yè)務處理。
本實用新型所涉及的編碼器支持的兩種編碼處理模型，分別是N:N:1模型和N:N:N模型，下面分別進行說明。
N:N:1模型的具體編碼流程如下圖1中的N路主板接收外部輸入的高清或標清原始A/V源，之后分別編碼并封成以H.264的NAL流作為視頻ES流的SPTS流封包(參照"Amendment 3: Transport ofAVC video data over ITU-T Rec. H.222.0|ISO/IEC 13818-1 streams"標準)。然后，第一路主板將生成的SPTS流封包SPTS (1)通過背板傳輸到第二路主板，第二路主板將第一路的SPTS流封包SPTS(l)和自己生成的SPTS流封包SPTS (2) —起傳輸到第三路主板，第三路主板將第一、二路主板生成的SPTS流封包SPTS (1)、 SPTS流封包SPTS (2)連同自己生成的SPTS流封包SPTS (3)傳輸到第四路主板。以此類推，第N路主板將接收到的前N-l路的SPTS流封包SPTS (1)、 SPTS (2)…SPTS (N-1)、自己生成的SPTS流封包SPTS(N)以及通過IP接收到的節(jié)目專用信息PSI復用成MPTS，并以ASI方式輸出。
N:N:N模型的具體編碼流程如下圖1中的N路主板接收外部輸入的原始A/V源，之后分別編碼并封成以H.264的NAL流作為視頻ES流的SPTS流封包(參照"Amendment 3: Transport of AVC videodata over ITU-T Rec. H.222.0|ISO/IEC 13818-1 streams"標準)。之后各自輸出符合ASI格式的TS流。
下面參照圖4的流程圖來說明N:N:1編碼模型中第M路主板的處理流程(其中KNKN)。在步驟STEP l中，接口FPGA21從A/V源輸入視音頻信號(同5.)。在步驟STEP2中，接口FPGA21將輸入的信號轉化為編碼支持的數字格式，并傳輸到編碼FPGA22。在步驟SETP3中，編碼FPGA22進行編碼，生成SPTS流封包，并傳輸到接口FPGA21。另外，在步驟STEPO中，第M路主板接收來自之前M-1個主板的各路SPTS。然后，在步驟STEP4中，接口FPGA21將之前M-1路主板的各路SPTS和自己的SPTS —起傳輸給下一路第M+l路主板。
第一路主板的處理流程與第M路主板的處理流程相似，但是不存在步驟STEPO。在此省略具體說明。
下面參照圖5的流程圖來說明N:N:1編碼模型中第N路主板的處理流程。在第N路主板的處理流程中，步驟STEP 0 步驟STEP 3與圖3記載的第M路主板的處理流程相同，但是不存在步驟STEP4，而是在步驟STEP 5中由接口FPGA 21將之前N-1路主板的各路SPTS和自己的SPTS復用，生成MPTS并輸出。
此外，從原始A/V源輸入的視音頻信號也可以是標清視音頻信號。
特別地，該高清編碼器優(yōu)選為8路高清編碼器，具備8路主板，兩種編碼模型優(yōu)選為8:8:1模型和8:8:8模型。
此時，輸入接口是8路HDMI接口或者HD/SD SDI接口的HDTV級，輸入的信號符合H.264編碼標準，輸出信號符合SMPTE259，SMPTE292， MP@HL， HP@HL LEVLE4.1標準?？梢詫崿F8路杜比5.1聲道音頻編碼，輸出碼率32-384kbps。可以實現8路2通道AAC音頻編碼，輸出碼率64kbps， 128kbps， 192kbps。
以上所述僅是本發(fā)明的具體實施方式
，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
權利要求1.一種基于數字電視HDTV平臺的高清編碼器，其特征在于，具備輸入接口，其輸入多路高清視頻音頻信號；多路主板，每一路主板都具備兩個現場可編程門陣列FPGA，分別是接口FPGA和編碼FPGA，多路主板分別與輸入接口相連，分別對多路輸入的高清視頻音頻信號進行編碼處理，得到各自的單路節(jié)目傳輸流SPTS；多路主板中除最后一路主板之外的每一路主板將自己的SPTS和之前各路主板的SPTS一起傳輸給下一路主板，最后一路主板將之前各路主板的SPTS和自己主板的SPTS復用為多節(jié)目傳輸流MPTS；背板，其內嵌有多個總線和接口，使各功能模塊和端口通過背板互相通信；調試端口，通過該調試端口連接計算機來對所述高清編碼器進行監(jiān)控；以及輸出接口，其輸出在各路主板中進行編碼處理得到的單路節(jié)目傳輸流SPTS或多節(jié)目傳輸流MPTS。
2. 根據權利要求1所述的基于數字電視HDTV平臺的高清編碼 器，其特征在于所述多路主板也可以分別與所述輸出接口直接相連，在分別對 多路輸入的高清視頻音頻信號進行編碼處理后，將處理得到的各自 的單路節(jié)目傳輸流SPTS分別通過所述輸出接口輸出。
3. 根據權利要求2所述的基于數字電視HDTV平臺的高清編碼 器，其特征在于-所述多路主板在進行多路SPTS單獨輸出的同時，還將一路復 用了多路SPTS而得到的MPTS通過所述輸出接口輸出。
4. 根據權利要求1所述的基于數字電視HDTV平臺的高清編碼 器，其特征在于.-所述高清編碼器還具備溫度監(jiān)測模塊，用于測量整機工作內部 溫度，當超出預先設定的溫度范圍時，產生過溫報警。
5. 根據權利要求1 3中的任一項所述的基于數字電視HDTV平臺的高清編碼器，其特征在于-所述多路主板是8路主板。
6.根據權利要求1 3中的任一項所述的基于數字電視HDTV平臺的高清編碼器，其特征在于-所述輸入接口是8路HDMI接口或者HD/SD SDI接口的HDTV 級，其輸入符合SMPTE259/292標準的多路高清視頻音頻信號；所述輸出接口，輸出符合H.264編碼標準、MP@HL、 HP@HL LEVLE4.1標準的信號。
專利摘要一種基于數字電視HDTV平臺的高清編碼器，具備多路主板、內嵌有多個總線和接口的背板、調試端口以及輸出接口，每一路主板中的接口FPGA將之前各路主板的SPTS、和該路主板中的編碼FPGA處理得到的自己主板的SPTS一起傳輸給下一路主板的接口FPGA，最后一路主板將之前各路主板的SPTS和自己主板的SPTS復用為多節(jié)目傳輸流MPTS并輸出。本實用新型可以在標清網絡條件下，提供標準清晰度節(jié)目以及高清晰度的節(jié)目。在保護運營商的現有的網絡環(huán)境下，增加運營商的服務項目。
文檔編號H04N7/08GK201365311SQ20082018354
公開日2009年12月16日 申請日期2008年12月22日 優(yōu)先權日2008年12月22日
發(fā)明者照 趙 申請人:照 趙