專(zhuān)利名稱(chēng)：：毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路的制作方法
技術(shù)領(lǐng)域：
：本實(shí)用新型涉及一種集成電路，具體地說(shuō)，是涉及一種毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路。
背景技術(shù)：
：?jiǎn)纹?jí)微波毫米波集成電路(MMIC)是一種把有源(含多個(gè)場(chǎng)效應(yīng)晶體管)和無(wú)源器件制作在同一塊砷化鎵(GaAs)或磷化銦(InP)襯底基片上的微波電路。其工作頻率從lGHz到lOOGHz以?xún)?nèi)，廣泛用于各種不同技術(shù)及電路中。而工作在30GHz以上的單片電路，也稱(chēng)為單片毫米波集成電路。這種電路設(shè)計(jì)靈活，元器件密度高，引線和焊點(diǎn)少，具有體積小，耗電省，可靠性高，工作頻帶寬，一致性好等優(yōu)點(diǎn)。在無(wú)線通信領(lǐng)域，由于低頻段頻率的擁擠，電路向頻段高端的毫米波段發(fā)展，例如，在24G、40G、60G的LMDS(本地多點(diǎn)分布通信系統(tǒng))；24G、76G汽車(chē)防撞雷達(dá)；機(jī)載雷達(dá)。通信雷達(dá)的高速發(fā)展，使得對(duì)毫米波單片電路的需求越來(lái)越大，特別是相控陣?yán)走_(dá)的出現(xiàn)，是21世紀(jì)期間機(jī)載雷達(dá)的革命。
實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，實(shí)現(xiàn)對(duì)高頻段信號(hào)的收發(fā)。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下方案-毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述集成電路包括前級(jí)開(kāi)關(guān)電路SPDT1、末級(jí)開(kāi)關(guān)電路SPDT2、功率放大電路MPA和低噪聲放大電路LNA，前級(jí)開(kāi)關(guān)電路SPDT1設(shè)置于集成電路的輸入端，且其兩個(gè)輸出端0UT1、0UT2分別與功率放大電路MPA輸入端、低噪聲放大電路LNA輸出端相連，而末級(jí)開(kāi)關(guān)電路SPDT2設(shè)置于集成電路的輸出端，其兩個(gè)輸入端IN1、IN2分別與功率放大電路MPA輸出端、低噪聲放大電路LNA輸入端相連，前級(jí)開(kāi)關(guān)電路SPDT1與末級(jí)開(kāi)關(guān)電路SPDT2成對(duì)稱(chēng)設(shè)置，功率放大電路MPA與低噪聲放大電路LNA成對(duì)稱(chēng)設(shè)置。所述前級(jí)開(kāi)關(guān)電路SPDT1包括場(chǎng)效應(yīng)管Ql、場(chǎng)效應(yīng)管Q4和電阻Rl、電阻R2、電阻R3、電阻R4，其中，場(chǎng)效應(yīng)管Ql的漏極D和場(chǎng)效應(yīng)管Q4的源極S相連并作為前級(jí)開(kāi)關(guān)電路SPDT1的輸入端V1N;場(chǎng)效應(yīng)管Ql的柵極G、電阻Rl和電阻R2依次連接后與場(chǎng)效應(yīng)管Q4的柵極G相連，場(chǎng)效應(yīng)管Ql的源極S和場(chǎng)效應(yīng)管Q4的漏極D分別作為前級(jí)開(kāi)關(guān)電路SPDT1的兩個(gè)輸出端0UT1和0UT2;電阻R3—端與場(chǎng)效應(yīng)管Ql的柵極G相連，另一端與電源VI相連；電阻R4—端與場(chǎng)效應(yīng)管Q4的柵極G相連，另一端與電源V2相連；電阻R1和電阻R2的連接端還與電源Vg相連。所述末級(jí)開(kāi)關(guān)電路SPDT2由場(chǎng)效應(yīng)管Q7、場(chǎng)效應(yīng)管Q10和電阻R5、電阻R6、電阻R7、電阻R8組成，其中，場(chǎng)效應(yīng)管Q7的漏極D和場(chǎng)效應(yīng)管Q10的源極S相連并作為末級(jí)開(kāi)關(guān)電路SPDT2的輸出端V0UT;場(chǎng)效應(yīng)管Q10的柵極G、電阻R5和電阻R6依次連接后與場(chǎng)效應(yīng)管Q7的柵極G相連，場(chǎng)效應(yīng)管Q7的源極S和場(chǎng)效應(yīng)管Q10的漏極D分別作為末級(jí)開(kāi)關(guān)電路SPDT2的兩個(gè)輸入端IN1和IN2;電阻R7—端與場(chǎng)效應(yīng)管Q10的柵極G相連，另一端與電源VI相連；電阻R8—端與場(chǎng)效應(yīng)管Q7的柵極G相連，另一端與電源V2相連；電阻R5和電阻R6的連接端還與電源Vg相連。所述集成電路設(shè)有自給偏置電路，由場(chǎng)效應(yīng)管FET、電阻R、電容C1、電容C2、電容C3、電容C4、電感L1、電感L2和匹配耦合器組成，其中，場(chǎng)效應(yīng)管FET的柵極G與電容C1相連，電容C1的另一端作為自給偏置電路的輸入端，電感Ll一端與場(chǎng)效應(yīng)管FET的柵極G相連，另一端接地；電阻R和電容C2并聯(lián)后一端與場(chǎng)效應(yīng)管FET的源極S相連，另一端接地；場(chǎng)效應(yīng)管FET的漏極D分別與匹配耦合器和電感L2相連，而匹配耦合器的另一端與電容C4相連，電容C4的另一端作為輸出端，電感L2的另一端連接電容C3后接地，同時(shí)，電容C3的輸入端還與電源V。相連。'所述功率放大電路MPA由三級(jí)自給偏置電路和去耦電路組成，其中，第一級(jí)自給偏置電路的輸入端通過(guò)一個(gè)匹配耦合器與前級(jí)開(kāi)關(guān)電路SPDT1的輸出端0UT1相連，第一級(jí)自給偏置電路的電容C4同時(shí)兼作第二級(jí)自給偏置電路的電容Cl，第二級(jí)自給偏置電路的電容C4同時(shí)兼作第三級(jí)自給偏置電路的電容Cl，而第三級(jí)自給偏置電路的電容C4與末級(jí)開(kāi)關(guān)電路的輸入端頂2相連，同時(shí)第三級(jí)自給偏置電路的負(fù)載電阻還與電源V1相連；去耦電路包括電感L5、L6和電容C5、C6、C7，電感L5兩端分別連接第一級(jí)自給偏置電路的負(fù)載電阻和第二級(jí)自給偏置電路的負(fù)載電阻，電感L6兩端分別連接第二級(jí)自給偏置電路的負(fù)載電阻和第三級(jí)自給偏置電路的負(fù)載電阻，電容C5—端分別與第一級(jí)自給偏置電路的負(fù)載電阻和前級(jí)幵關(guān)電路SPDT1的電阻R3相連，電容C5的另一端接地，電容C6—端與第二級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地，電容C7—端與第三級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地。所述低噪聲放大電路LNA由三級(jí)自給偏置電路和去耦電路組成，其中，第一級(jí)自給偏置電路的輸入端通過(guò)一個(gè)匹配耦合器與末級(jí)開(kāi)關(guān)電路SPDT2的輸入端IN1相連，第一級(jí)自給偏置電路的電容C4同時(shí)兼作第二級(jí)自給偏置電路的電容C1，第二級(jí)自給偏置電路的電容C4同時(shí)兼作第三級(jí)自給偏置電路的電容Cl，而第三級(jí)自給偏置電路的電容C4與前級(jí)開(kāi)關(guān)電路的輸出端0UT2相連，同時(shí)第三級(jí)自給偏置電路的負(fù)載電阻還與電源V2相連；去耦電路包括電感L7、L8和電容C8、C9、CIO，電感L7兩端分別連接第一級(jí)自給偏置電路的負(fù)載電阻和第二級(jí)自給偏置電路的負(fù)載電阻，電感L8兩端分別連接第二級(jí)自給偏置電路的負(fù)載電阻和第三級(jí)自給偏置電路的負(fù)載電阻，電容C8一端分別與第一級(jí)自給偏置電路的負(fù)載電阻和末級(jí)開(kāi)關(guān)電路SPDT2的電阻R8相連，另一端接地，電容C9一端與第二級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地，電容C10—端與第三級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地。所述前級(jí)開(kāi)關(guān)電路SPDT1與末級(jí)開(kāi)關(guān)電路SPDT2完全相同。所述功率放大電路MPA與低噪聲放大電路LNA完全相同。本實(shí)用新型從原理上看由三部分組成SPDT開(kāi)關(guān)電路、功率放大電路MPA和低噪聲放大電路LNA，其原理框圖如圖1。下面對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。1.SPDT開(kāi)關(guān)電路如圖2所示，本實(shí)用新型的前級(jí)開(kāi)關(guān)電路和末級(jí)開(kāi)關(guān)電路結(jié)構(gòu)相同，并成對(duì)稱(chēng)設(shè)置。開(kāi)關(guān)電路以?xún)蓚€(gè)柵寬為200umFET場(chǎng)效應(yīng)管為主，輔以部分電阻構(gòu)成。在電路布圖上，采用上下對(duì)稱(chēng)的兩組電路構(gòu)成開(kāi)關(guān)的雙刀，Ql、Q4的柵級(jí)偏壓由Vg(+5V)提供，Ql的柵極作為控制信號(hào)的輸入端(Vl，+5V),只要控制V1就可以實(shí)現(xiàn)IN與0UT1的開(kāi)關(guān)；Q2的柵極作為控制信號(hào)的輸入端(V2，+5V)，只要控制V2就可以實(shí)現(xiàn)IN與0UT2的開(kāi)關(guān)(在電路中IN包括IN1和IN2)。VIV2柵極控制與輸入IN和輸出0UT10UT2的邏輯關(guān)系如下表<table>tableseeoriginaldocumentpage10</column></row><table>為減小芯片外圍電路，實(shí)現(xiàn)T/R—體化，本實(shí)用新型中還設(shè)計(jì)了自給偏置電路，其原理如圖3所示。自給偏置技術(shù)，是通過(guò)一個(gè)單電源電路給FET加偏置。柵極通過(guò)一個(gè)電感器或者大阻值電阻直接接地，通過(guò)源端插入一個(gè)小電阻R(其值等于所需Vg除以希望的漏極電流)，IVgI=Id*R，將源端電壓提高到一個(gè)正的直流電位，電壓值等于所需的柵極一源極間電壓。為了防止損失射頻增益，源端通過(guò)一個(gè)大的去耦電容接地。單電源偏置的優(yōu)點(diǎn)很明顯，特別是對(duì)于電池供電的情況，可減小直流功耗，并減少電源連線。2.功率放大電路MPA如圖4所示，功率放大電路MPA主要由三個(gè)自給偏置電路依次串聯(lián)組成，其中，第一級(jí)自給偏置電路通過(guò)一個(gè)匹配耦合電路與前級(jí)開(kāi)關(guān)電路SPDT1的輸出端0UT1相連，第三級(jí)自給偏置電路的輸出端則與末級(jí)開(kāi)關(guān)電路SPDT2的輸入端IN2相連。3.低噪聲放大電路LNA如圖5所示，低噪聲放大電路在電路結(jié)構(gòu)上與功率放大電路完全相同，為一個(gè)輸入端、輸出端倒置的功率放大電路，其中，低噪聲放大電路的輸入端通過(guò)一個(gè)匹配耦合電路與末級(jí)開(kāi)關(guān)電路SPDT2的輸入端IN1相連，而低噪聲放大電路的輸出端與前級(jí)開(kāi)關(guān)電路SPDT1的輸出端0UT2相連。本實(shí)用新型主要用于相控陣T/R驅(qū)動(dòng)級(jí)，主要工作于30G-40G頻段。通過(guò)控制電源V1和V2，可能靈活控制功率放大電路和低噪聲放大電路的開(kāi)斷，從而實(shí)現(xiàn)在同一芯片上完成收/發(fā)功能；具有低成本高整合度的特點(diǎn)，尤其在開(kāi)關(guān)速度、增益、插入損耗上具有良好的特性。圖1為本實(shí)用新型的原理框圖。圖2為本實(shí)用新型中開(kāi)關(guān)電路的電路圖。圖3為本實(shí)用新型中自給偏置電路的電路圖。圖4為本實(shí)用新型屮功率放大電路的電路圖。圖5為本實(shí)用新型中低噪聲放大電路的電路圖。圖6為本實(shí)用新型的內(nèi)部等效電路圖。具體實(shí)施方式下面通過(guò)舉例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。如圖7所示，毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述集成電路包括前級(jí)開(kāi)關(guān)電路SPDT1(圖2)、末級(jí)開(kāi)關(guān)電路SPDT2(圖3)、功率放大電路MPA(圖5)和低噪聲放大電路LNA(圖6)，前級(jí)開(kāi)關(guān)電路SPDT1設(shè)置于集成電路的輸入端，且其兩個(gè)輸出端0UT1、0UT2分別與功率放大電路MPA輸入端、低噪聲放大電路LNA輸出端通過(guò)匹配耦合器相連，而末級(jí)開(kāi)關(guān)電路SPDT2設(shè)置于集成電路的輸出端，其兩個(gè)輸入端IN1、IN2分別與功率放大電路MPA輸出端、低噪聲放大電路LNA輸入端通過(guò)匹配耦合器相連，前級(jí)開(kāi)關(guān)電路SPDT1與末級(jí)開(kāi)關(guān)電路SPDT2、功率放大電路MPA與低噪聲放大電路LNA成完全對(duì)稱(chēng)設(shè)置。所述前級(jí)開(kāi)關(guān)電路SPDT1包括場(chǎng)效應(yīng)管FET1、場(chǎng)效應(yīng)管FET2和電阻R1、電阻R2、電阻R3、電阻R4，其中，場(chǎng)效應(yīng)管FET1的漏極D和場(chǎng)效應(yīng)管FET2的源極S相連并作為前級(jí)開(kāi)關(guān)電路SPDT1的輸入端；場(chǎng)效應(yīng)管FET1的柵極G、電阻Rl和電阻R2依次連接后與場(chǎng)效應(yīng)管FET2的柵極G相連，場(chǎng)效應(yīng)管FET1的源極S和場(chǎng)效應(yīng)管FET2的漏極D分別作為前級(jí)開(kāi)關(guān)電路SPDT1的兩個(gè)輸出端；電阻R3—端與場(chǎng)效應(yīng)管FET1的柵極G相連，另一端與電源V1相連；電阻R4—端與場(chǎng)效應(yīng)管FET2的柵極G相連，另一端與電源V2相連。所述末級(jí)開(kāi)關(guān)電路SPDT2由場(chǎng)效應(yīng)管Q7、場(chǎng)效應(yīng)管Q10和電阻R5、電阻R6、電阻R7、電阻R8組成，其中，場(chǎng)效應(yīng)管Q7的漏極D和場(chǎng)效應(yīng)管Q10的源極S相連并作為末級(jí)開(kāi)關(guān)電路SPDT2的輸出端場(chǎng)效應(yīng)管Q10的柵極G、電阻R5和電阻R6依次連接后與場(chǎng)效應(yīng)管Q7的柵極G相連，場(chǎng)效應(yīng)管Q7的源極S和場(chǎng)效應(yīng)管Q10的漏極D分別作為末級(jí)開(kāi)關(guān)電路SPDT2的兩個(gè)輸入端IN1和IN2;電阻R7—端與場(chǎng)效應(yīng)管Q10的柵極G相連，另一端與電源V1相連；電阻R8—端與場(chǎng)效應(yīng)管Q7的柵極G相連，另一端與電源V2相連；電阻R5和電阻R6的連接端還與電源Vg相連。所述毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路還設(shè)有自給偏置電路，所述自給偏置電路由場(chǎng)效應(yīng)管FET、電阻R、電容C1、電容C2、電容C3、電容C4、電感L1和電感L2組成，其中，輸入信號(hào)通過(guò)電容C1與場(chǎng)效應(yīng)管FET的柵極G相連，電感Ll一端與場(chǎng)效應(yīng)管FET的柵極G相連，另一端接地；電阻R和電容C2并聯(lián)后一端與場(chǎng)效應(yīng)管FET的源極S相連，另一端接地；場(chǎng)效應(yīng)管FET的漏極D分別與電容C4和電感L2相連，而電容C4的另一端作為輸出端，電感L2的另一端連接電容C3后接地，同時(shí)，電容C3的輸入端還與電源VD相連。所述功率放大電路MPA由三級(jí)自給偏置電路和去耦電路組成，其中，第一級(jí)自給偏置電路的輸入端通過(guò)一個(gè)匹配耦合器與前級(jí)開(kāi)關(guān)電路SPDT1的輸出端0UT1相連，第一級(jí)自給偏置電路的電容C4兼作第二級(jí)自給偏置電路的電容Cl，第二級(jí)自給偏置電路的電容C4兼作第三級(jí)自給偏置電路的電容Cl，而第三級(jí)自給偏置電路的電容C4與末級(jí)開(kāi)關(guān)電路的輸入端IN2相連，同時(shí)第三級(jí)自給偏置電路的負(fù)載電阻還與電源V1相連；去耦電路包括電感L5、L6和電容C5、C6、C7，電感L5兩端分別連接第一級(jí)自給偏置電路的負(fù)載電阻和第二級(jí)自給偏置電路的負(fù)載電阻，電感L6兩端分別連接第二級(jí)自給偏置電路的負(fù)載電阻和第三級(jí)自給偏置電路的負(fù)載電阻，電容C5—端分別與第一級(jí)自給偏置電路的負(fù)載電阻和前級(jí)開(kāi)關(guān)電路SPDT1的電阻R3相連，電容C5的另一端接地，電容C6—端與第二級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地，電容C7—端與第三級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地。所述低噪聲放大電路LNA由三級(jí)自給偏置電路和去耦電路組成，其中，第一級(jí)自給偏置電路的輸入端通過(guò)一個(gè)匹配耦合器與末級(jí)開(kāi)關(guān)電路SPDT2的輸入端IN1相連，第一級(jí)自給偏置電路的電容C4同時(shí)兼作第二級(jí)自給偏置電路的電容Cl，第二級(jí)自給偏置電路的電容C4同時(shí)兼作第三級(jí)自給偏置電路的電容Cl，而第三級(jí)自給偏置電路的電容C4與前級(jí)開(kāi)關(guān)電路的輸出端0UT2相連，同時(shí)第三級(jí)自給偏置電路的負(fù)載電阻還與電源V2相連；去耦電路包括電感L7、L8和電容C8、C9、CIO，電感L7兩端分別連接第一級(jí)自給偏置電路的負(fù)載電阻和第二級(jí)自給偏置電路的負(fù)載電阻，電感L8兩端分別連接第二級(jí)自給偏置電路的負(fù)載電阻和第三級(jí)自給偏置電路的負(fù)載電阻，電容C8一端分別與第一級(jí)自給偏置電路的負(fù)載電阻和末級(jí)開(kāi)關(guān)電路SPDT2的電阻R8相連，另一端接地，電容C9一端與第二級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地，電容C10—端與第三級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地。在電路布圖上，前級(jí)開(kāi)關(guān)電路SPDT1與末級(jí)開(kāi)關(guān)電路SPDT2完全對(duì)稱(chēng)，功率放大電路MPA與低噪聲放大電路LNA完全對(duì)稱(chēng)。本實(shí)用新型中開(kāi)關(guān)電路中FET開(kāi)關(guān)為一個(gè)三端器件，其中柵偏置電壓為Vg，由V1控制開(kāi)關(guān)狀態(tài)。FET工作為壓控電阻器，其柵偏置控制溝道的漏源電阻。當(dāng)柵源偏置在數(shù)值上大于夾斷電壓Vp(|Vgs|〉|VP|)時(shí)，產(chǎn)生一個(gè)高阻狀態(tài)；當(dāng)零偏置柵壓VI(柵極控制)加載到柵極時(shí)，則產(chǎn)生一個(gè)低阻狀態(tài)。由于FET開(kāi)關(guān)在兩個(gè)狀態(tài)下都不需要直流功率，故對(duì)所有完成應(yīng)用目的過(guò)程，從功率消耗的角度來(lái)看，F(xiàn)ET開(kāi)關(guān)即可視為無(wú)源器件，F(xiàn)ET開(kāi)關(guān)可忽略的直流功率要求顯著地簡(jiǎn)化了驅(qū)動(dòng)電路。在平面結(jié)構(gòu)中，柵極位于源極和漏極終端之間，故FET開(kāi)關(guān)工作為雙向開(kāi)關(guān)。為實(shí)現(xiàn)本實(shí)用新型收/發(fā)功能，SPDT開(kāi)關(guān)電路采用了兩只低插入損耗特性的柵寬為200um的FET場(chǎng)效應(yīng)管進(jìn)行對(duì)稱(chēng)設(shè)置。經(jīng)過(guò)測(cè)試，信號(hào)接收時(shí)插損為2dB，隔離度10dB;信號(hào)發(fā)射時(shí)插損為ldB，隔離度15dB;開(kāi)關(guān)時(shí)間4nS。本實(shí)用新型主要應(yīng)用于相控陣?yán)走_(dá)技術(shù)中，經(jīng)過(guò)測(cè)試，其作為放大驅(qū)動(dòng)時(shí)，MPAGain19dB，MPAPout16dBm;作為低噪聲放大時(shí)，LNAGain20dB，LNANoiseFigure5dB，ReturnLoss16dB。權(quán)利要求1.毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述集成電路包括前級(jí)開(kāi)關(guān)電路SPDT1、末級(jí)開(kāi)關(guān)電路SPDT2、功率放大電路MPA和低噪聲放大電路LNA，前級(jí)開(kāi)關(guān)電路SPDT1設(shè)置于集成電路的輸入端，且其兩個(gè)輸出端OUT1、OUT2分別與功率放大電路MPA輸入端、低噪聲放大電路LNA輸出端相連，而末級(jí)開(kāi)關(guān)電路SPDT2設(shè)置于集成電路的輸出端，其兩個(gè)輸入端IN1、IN2分別與功率放大電路MPA輸出端、低噪聲放大電路LNA輸入端相連，前級(jí)開(kāi)關(guān)電路SPDT1與末級(jí)開(kāi)關(guān)電路SPDT2成對(duì)稱(chēng)設(shè)置，功率放大電路MPA與低噪聲放大電路LNA成對(duì)稱(chēng)設(shè)置。2.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述前級(jí)開(kāi)關(guān)電路SPDT1包括場(chǎng)效應(yīng)管Ql、場(chǎng)效應(yīng)管Q4和電阻R1、電阻R2、電阻R3、電阻R4，其中，場(chǎng)效應(yīng)管Ql的漏極D和場(chǎng)效應(yīng)管Q4的源極S相連并作為前級(jí)開(kāi)關(guān)電路SPDT1的輸入端V[N;場(chǎng)效應(yīng)管Ql的柵極G、電阻Rl和電阻R2依次連接后與場(chǎng)效應(yīng)管Q4的柵極G相連，場(chǎng)效應(yīng)管Ql的源極S和場(chǎng)效應(yīng)管Q4的漏極D分別作為前級(jí)開(kāi)關(guān)電路SPDT1的兩個(gè)輸出端0UT1和0UT2;電阻R3一端與場(chǎng)效應(yīng)管Ql的柵極G相連，另一端與電源VI相連；電阻R4一端與場(chǎng)效應(yīng)管Q4的柵極G相連，另一端與電源V2相連；電阻R1和電阻R2的連接端還與電源Vg相連。3.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述末級(jí)開(kāi)關(guān)電路SPDT2由場(chǎng)效應(yīng)管Q7、場(chǎng)效應(yīng)管Q10和電阻R5、電阻R6、電阻R7、電阻R8組成，其中，場(chǎng)效應(yīng)管Q7的漏極D和場(chǎng)效應(yīng)管Q10的源極S相連并作為末級(jí)開(kāi)關(guān)電路SPDT2的輸出端V。n;場(chǎng)效應(yīng)管Q10的柵極G、電阻R5和電阻R6依次連接后與場(chǎng)效應(yīng)管Q7的柵極G相連，場(chǎng)效應(yīng)管Q7的源極S和場(chǎng)效應(yīng)管Q10的漏極D分別作為末級(jí)開(kāi)關(guān)電路SPDT2的兩個(gè)輸入端IN1和IN2;電阻R7—端與場(chǎng)效應(yīng)管Q10的柵極G相連，另一端與電源V1相連；電阻R8-—端與場(chǎng)效應(yīng)管Q7的柵極G相連，另一端與電源V2相連；電阻R5和電阻R6的連接端還與電源Vg相連。4.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述集成電路設(shè)有自給偏置電路，由場(chǎng)效應(yīng)管FET、電阻R、電容C1、電容C2、電容C3、電容C4、電感L1、電感L2和匹配耦合器組成，其中，場(chǎng)效應(yīng)管FET的柵極G與電容C1相連，電容C1的另一端作為自給偏置電路的輸入端，電感L1一端與場(chǎng)效應(yīng)管FET的柵極G相連，另一端接地；電阻R和電容C2并聯(lián)后一端與場(chǎng)效應(yīng)管FET的源極S相連，另一端接地；場(chǎng)效應(yīng)管FET的漏極D分別與匹配耦合器和電感L2相連，而匹配耦合器的另一端與電容C4相連，電容C4的另一端作為輸出端，電感L2的另一端連接電容C3后接地，同時(shí)，電容C3的輸入端還與電源V。相連。5.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述功率放大電路MPA由三級(jí)自給偏置電路和去耦電路組成，其中，第一級(jí)自給偏置電路的輸入端通過(guò)一個(gè)匹配耦合器與前級(jí)開(kāi)關(guān)電路SPDT1的輸出端0UT1相連，第一級(jí)自給偏置電路的電容C4兼作第二級(jí)自給偏置電路的電容Cl，第二級(jí)自給偏置電路的電容C4兼作第三級(jí)自給偏置電路的電容Cl，而第三級(jí)自給偏置電路的電容C4與末級(jí)開(kāi)關(guān)電路的輸入端IN2相連，同時(shí)第三級(jí)自給偏置電路的負(fù)載電阻還與電源VI相連；去耦電路包括電感L5、L6和電容C5、C6、C7，電感L5兩端分別連接第一級(jí)自給偏置電路的負(fù)載電阻和第二級(jí)自給偏置電路的負(fù)載電阻，電感L6兩端分別連接第二級(jí)自給偏置電路的負(fù)載電阻和第三級(jí)自給偏置電路的負(fù)載電阻，電容C5—端分別與第一級(jí)自給偏置電路的負(fù)載電阻和前級(jí)開(kāi)關(guān)電路SPDT1的電阻R3相連，電容C5的另一端接地，電容C6—端與第二級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地，電容C7—端與第三級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地。6.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述低噪聲放大電路LNA由三級(jí)自給偏置電路和去耦電路組成，其中，第一級(jí)自給偏置電路的輸入端通過(guò)一個(gè)匹配耦合器與末級(jí)開(kāi)關(guān)電路SPDT2的輸入端IN1相連，第一級(jí)自給偏置電路的電容C4兼作第二級(jí)自給偏置電路的電容Cl，第二級(jí)自給偏置電路的電容C4兼作第三級(jí)自給偏置電路的電容Cl，而第三級(jí)自給偏置電路的電容C4與前級(jí)開(kāi)關(guān)電路的輸出端0UT2相連，同時(shí)第三級(jí)自給偏置電路的負(fù)載電阻還與電源V2相連；去耦電路包括電感L7、L8和電容C8、C9、CIO，電感L7兩端分別連接第一級(jí)自給偏置電路的負(fù)載電阻和第二級(jí)自給偏置電路的負(fù)載電阻，電感L8兩端分別連接第二級(jí)自給偏置電路的負(fù)載電阻和第三級(jí)自給偏置電路的負(fù)載電阻，電容C8—端分別與第一級(jí)自給偏置電路的負(fù)載電阻和末級(jí)開(kāi)關(guān)電路SPDT2的電阻R8相連，另一端接地，電容C9一端與第二級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地，電容C10—端與第三級(jí)自給偏置電路的負(fù)載電阻相連，另一端接地。7.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述前級(jí)開(kāi)關(guān)電路SPDT1與末級(jí)開(kāi)關(guān)電路SPDT2完全相同。8.根據(jù)權(quán)利要求1所述的毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，其特征在于，所述功率放大電路MPA與低噪聲放大電路LNA完全相同。專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種毫米波驅(qū)動(dòng)級(jí)單片收/發(fā)集成電路，涉及毫米波頻段的信號(hào)收發(fā)集成電路，解決了相控陣?yán)走_(dá)信號(hào)的收發(fā)問(wèn)題。該集成電路由前級(jí)開(kāi)關(guān)電路、末級(jí)開(kāi)關(guān)電路、功率放大電路和低噪聲放大電路，前級(jí)開(kāi)關(guān)電路設(shè)置于集成電路的輸入端，且其兩個(gè)輸出端分別與功率放大電路輸入端、低噪聲放大電路輸出端通過(guò)匹配耦合器相連，而末級(jí)開(kāi)關(guān)電路設(shè)置于集成電路的輸出端，其兩個(gè)輸入端分別與功率放大電路輸出端、低噪聲放大電路輸入端通過(guò)匹配耦合器相連，前級(jí)開(kāi)關(guān)電路與末級(jí)開(kāi)關(guān)電路、功率放大電路與低噪聲放大電路LNA成完全對(duì)稱(chēng)設(shè)置。本實(shí)用新型具有體積小、增益大、信噪比高、插損小、開(kāi)關(guān)速度快的特點(diǎn)，主要用于相控陣?yán)走_(dá)技術(shù)中。文檔編號(hào)H04B1/00GK201290108SQ20082014136公開(kāi)日2009年8月12日申請(qǐng)日期2008年11月12日優(yōu)先權(quán)日2008年11月12日發(fā)明者關(guān)亮中,陳亞平申請(qǐng)人:成都雷電微力科技有限公司