專利名稱：一種實(shí)時(shí)控制射頻芯片的裝置及包含該裝置的終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及通信領(lǐng)域，尤其涉及一種實(shí)時(shí)控制射頻芯片的裝置及包含 該裝置的終端。
背景技術(shù)：
手機(jī)終端在與網(wǎng)絡(luò)側(cè)進(jìn)行通信時(shí)，需要與網(wǎng)絡(luò)進(jìn)行同步。在TD-SCDMA (Time Division-Synchronous Code Division Multiple Access, 時(shí)分同步碼分多 址)系統(tǒng)中，對(duì)網(wǎng)絡(luò)與終端的同步要求非常嚴(yán)格，數(shù)字基帶芯片必須能夠精確 實(shí)時(shí)地控制射頻芯片進(jìn)行收、發(fā)、開(kāi)、關(guān)等操作，否則，可能會(huì)造成終端與網(wǎng) 絡(luò)的通信錯(cuò)誤。對(duì)于符合TD-SCDMA標(biāo)準(zhǔn)的手機(jī)終端，如果實(shí)現(xiàn)QPSK(Quadrature Phase Shift Keying,正交移相4定控)或16QAM ( Quadrature Amplitude Modulation,正 交幅度調(diào)制)解調(diào)則同步精度要求通常需要達(dá)到1/8chip(碼片)；如果實(shí)現(xiàn) 64QAM解調(diào)則同步精度要求需要達(dá)到1/16chip甚至更高?，F(xiàn)有技術(shù)采用存儲(chǔ) 控制命令和對(duì)應(yīng)的命令執(zhí)行時(shí)間，利用時(shí)間計(jì)數(shù)器匹配命令執(zhí)行時(shí)間，最后執(zhí)行命令的方式來(lái)實(shí)現(xiàn)對(duì)射頻芯片的實(shí)時(shí)控制，具體地，是通過(guò)軟件配置一組控 制命令和對(duì)應(yīng)的命令執(zhí)行時(shí)間實(shí)現(xiàn)實(shí)時(shí)控制，所述存儲(chǔ)的命令執(zhí)行時(shí)間的精度與同步精度是一樣的。發(fā)明人在實(shí)現(xiàn)本發(fā)明的過(guò)程中發(fā)現(xiàn)，現(xiàn)有技術(shù)中至少存在以下缺陷由于 存儲(chǔ)的命令執(zhí)行時(shí)間的精度與同步精度是一樣的，隨著同步精度要求的提高， 終端中存儲(chǔ)控制命令和對(duì)應(yīng)的命令執(zhí)行時(shí)間的資源需求越來(lái)越高，要達(dá)到超高 精度同步要求，如l/16chip時(shí)，需要大量的存儲(chǔ)資源才能實(shí)現(xiàn)。也就是說(shuō)，現(xiàn) 有技術(shù)中超高精度同步的實(shí)現(xiàn)是以犧牲存儲(chǔ)資源而達(dá)到的，對(duì)于手機(jī)等便攜終 端來(lái)說(shuō)，其所擁有的存儲(chǔ)資源都是有限和非常寶貴的。因此，如何能以較小的 存儲(chǔ)資源實(shí)現(xiàn)超高精度同步要求成為迫切需要解決的問(wèn)題。發(fā)明內(nèi)容本發(fā)明提出 一種實(shí)時(shí)控制射頻芯片的裝置及包含該裝置的終端，根據(jù)TD-SCDMA射頻芯片的控制特點(diǎn)，以射頻芯片控制命令執(zhí)行時(shí)間的最小間隔 作為先入先出存儲(chǔ)器中存儲(chǔ)命令執(zhí)行時(shí)間的精度，從而可以以非常小的存儲(chǔ)資 源實(shí)現(xiàn)超高精度同步。本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種實(shí)時(shí)控制射頻芯片的裝置，包括先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng)的命令執(zhí) 行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置； 時(shí)間基準(zhǔn)計(jì)數(shù)器，用于按照幀為周期循環(huán)計(jì)數(shù)；比較器，用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組與所述先入先出存儲(chǔ) 器底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組的位寬等于所述命 令執(zhí)行時(shí)間的位寬；選擇器，用于在所述比較器的比較結(jié)果一致時(shí)，選擇輸出所述先入先出存 儲(chǔ)器底部的命令執(zhí)行時(shí)間對(duì)應(yīng)的控制命令，執(zhí)行所述控制命令從而實(shí)時(shí)控制射 頻芯片。優(yōu)選的，所迷時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)精度為同步精度。優(yōu)選的，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的位寬大于或等于所述命令執(zhí)行時(shí)間的位寬。優(yōu)選的，還包括接收單元，用于接收射頻芯片的數(shù)據(jù)信號(hào)；第一處理器，用于處理所述數(shù)據(jù)信號(hào)，計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差，從 而調(diào)整所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)。 優(yōu)選的，還包括第二處理器，用于依次向所述先入先出存儲(chǔ)器寫(xiě)入控制命令和對(duì)應(yīng)的命令 執(zhí)行時(shí)間。優(yōu)選的，所述先入先出存儲(chǔ)器為一先入先出存儲(chǔ)器組。存儲(chǔ)器；所述命令先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令。 所述時(shí)間先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)所述控制命令對(duì) 應(yīng)的執(zhí)行時(shí)間。一種終端，包括射頻天線和射頻芯片，還包括實(shí)時(shí)控制射頻芯片的裝置， 所述實(shí)時(shí)控制射頻芯片的裝置包括先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng)的命令執(zhí) 行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置；時(shí)間基準(zhǔn)計(jì)數(shù)器，用于按照幀為周期循環(huán)計(jì)數(shù)；比較器，用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組與所述先入先出存儲(chǔ) 器底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組的位寬等于所述命 令執(zhí)行時(shí)間的位寬；選擇器，用于在所述比較器的比較結(jié)果一致時(shí)，選擇輸出所述先入先出存 儲(chǔ)器底部的命令執(zhí)行時(shí)間對(duì)應(yīng)的控制命令，執(zhí)行所述控制命令從而實(shí)時(shí)控制射 頻芯片。優(yōu)選的，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)精度為同步精度。優(yōu)選的，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的位寬大于或等于所述命令執(zhí)行時(shí)間的位寬。優(yōu)選的，所述實(shí)時(shí)控制射頻芯片的裝置還包括 接收單元，用于接收射頻芯片的數(shù)據(jù)信號(hào)；第一處理器，用于處理所述數(shù)據(jù)信號(hào)，計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差，從 而調(diào)整所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)。優(yōu)選的，所述實(shí)時(shí)控制射頻芯片的裝置還包括第二處理器，用于依次向所述先入先出存儲(chǔ)器寫(xiě)入控制命令和對(duì)應(yīng)的命令 執(zhí)行時(shí)間。優(yōu)選的，所述先入先出存儲(chǔ)器為一先入先出存儲(chǔ)器組。 優(yōu)選的，所述先入先出存儲(chǔ)器組包括命令先入先出存儲(chǔ)器和時(shí)間先入先出 存儲(chǔ)器；所述命令先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令。所述時(shí)間先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)所述控制命令對(duì) 應(yīng)的執(zhí)4亍時(shí)間。本發(fā)明技術(shù)方案根據(jù)TD-SCDMA射頻芯片的控制特點(diǎn)，以射頻芯片控制 命令執(zhí)行時(shí)間的最小間隔作為先入先出存儲(chǔ)器中存儲(chǔ)命令執(zhí)行時(shí)間的精度，而 不是以同步精度作為先入先出存儲(chǔ)器中存儲(chǔ)命令執(zhí)行時(shí)間的精度，因此所述命 令執(zhí)行時(shí)間的精度可能小于同步精度，從而能夠節(jié)省存儲(chǔ)資源，達(dá)到以非常小 的存儲(chǔ)資源實(shí)現(xiàn)超高精度同步的目的。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施 例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述 中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付 出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明一種實(shí)時(shí)控制射頻芯片裝置第一實(shí)施例的組成結(jié)構(gòu)圖；圖2為本發(fā)明一種實(shí)時(shí)控制射頻芯片裝置第二實(shí)施例的組成結(jié)構(gòu)圖；圖3為本發(fā)明一種終端第一實(shí)施例的組成結(jié)構(gòu)圖。
具體實(shí)施方式
FIFO (First In First Out，先入先出)是一種常見(jiàn)的數(shù)據(jù)結(jié)構(gòu)，其特點(diǎn)在于 在一組需要存放進(jìn)FIFO的數(shù)據(jù)/命令中，先存入的數(shù)據(jù)/命令只能先被取出。 本發(fā)明將FIFO數(shù)據(jù)結(jié)構(gòu)應(yīng)用于手機(jī)等終端的電路中，來(lái)實(shí)現(xiàn)數(shù)字基帶芯片對(duì) 射頻芯片的實(shí)時(shí)控制。具體做法是在數(shù)字基帶芯片中設(shè)計(jì)一組FIFO,數(shù)字 基帶芯片中的處理器將射頻芯片的控制命令和對(duì)應(yīng)的執(zhí)行時(shí)間依次壓入FIFO 組。當(dāng)基準(zhǔn)時(shí)間計(jì)數(shù)器的當(dāng)前時(shí)間與FIFO底部的命令執(zhí)行時(shí)間一致時(shí)，對(duì)應(yīng) 的控制命令被取出來(lái)執(zhí)行，從而實(shí)時(shí)控制射頻芯片。下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清 楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是 全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造 性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。參照?qǐng)D1,示出了本發(fā)明一種實(shí)時(shí)控制射頻芯片裝置第一實(shí)施例的組成結(jié)構(gòu)圖。所述實(shí)時(shí)控制射頻芯片的裝置100包括先入先出存儲(chǔ)器110、時(shí)間基 準(zhǔn)計(jì)數(shù)器120、比較器130和選擇器140。所述先入先出存儲(chǔ)器110，用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng) 的命令執(zhí)行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置。在本發(fā)明中，所述命令執(zhí)行時(shí)間的位寬(精度)是根據(jù)命令執(zhí)行的最小時(shí) 間間隔設(shè)置的，而不是根據(jù)同步精度進(jìn)行設(shè)置，即以射頻芯片控制命令執(zhí)行時(shí) 間的最小間隔作為FIFO命令的執(zhí)行時(shí)間精度，以同步精度作為時(shí)間基準(zhǔn)計(jì)數(shù) 器120的精度。因此，所述命令執(zhí)行時(shí)間的精度小于/等于時(shí)間基準(zhǔn)計(jì)數(shù)器120 的精度，而不是現(xiàn)有技術(shù)中的命令執(zhí)行時(shí)間的精度等于同步精度或時(shí)間基準(zhǔn)計(jì) 數(shù)器120的精度，所以可用較小的FIFO資源存儲(chǔ)命令執(zhí)行時(shí)間，從而節(jié)省資 源。所述先入先出存儲(chǔ)器IIO可以為一先入先出存儲(chǔ)器組。所述先入先出存儲(chǔ) 器組包括命令先入先出存儲(chǔ)器和時(shí)間先入先出存儲(chǔ)器；所述命令先入先出存儲(chǔ) 器，用于按照先入先出的方式存儲(chǔ)控制命令。所述時(shí)間先入先出存儲(chǔ)器，用于 按照先入先出的方式存儲(chǔ)所述控制命令對(duì)應(yīng)的執(zhí)行時(shí)間。在實(shí)現(xiàn)中，可以根據(jù)數(shù)字基帶芯片處理器的數(shù)據(jù)線寬度靈活設(shè)置FIFO的 個(gè)數(shù)。在所述數(shù)據(jù)線寬度大于存儲(chǔ)所述執(zhí)行時(shí)間和對(duì)應(yīng)的控制命令所需要的寬 度時(shí)，所述時(shí)間FIFO和命令FIFO可以由一個(gè)FIFO替代。顯然，在所述數(shù)據(jù) 線寬度較小時(shí)，也可能需要設(shè)置兩個(gè)甚至多個(gè)FIFO，來(lái)實(shí)現(xiàn)對(duì)所述執(zhí)行時(shí)間 和對(duì)應(yīng)的控制命令的存儲(chǔ)。因此，具體FIFO的個(gè)數(shù)本發(fā)明不做限制。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120，用于記錄當(dāng)前時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器120 是按照幀為周期循環(huán)計(jì)數(shù)的。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的計(jì)數(shù)精度可以根據(jù)實(shí) 際應(yīng)用中同步精度要求的不同而為1/8chip、 1/16chip甚至更高。從前面的描述可知，所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的位寬(精度)大于或等于 FIFO命令執(zhí)行時(shí)間的位寬(精度)。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120中位寬等于命令 執(zhí)行時(shí)間的高比特位組輸出給比較器130。可知，當(dāng)所述時(shí)間基準(zhǔn)計(jì)數(shù)器120 的位寬(精度)大于FIFO命令執(zhí)行時(shí)間的位寬(精度)時(shí)，只輸出所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的高比特位組給比較器130，當(dāng)所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的位 寬(精度)等于FIFO命令執(zhí)行時(shí)間的位寬(精度)時(shí)，則輸出所述時(shí)間基準(zhǔn) 計(jì)數(shù)器120的全部位組給比較器130。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120由同步算法計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差后進(jìn) 行調(diào)整，從而達(dá)到終端與網(wǎng)絡(luò)的同步。所述比較器130，用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的高比特位組與所述 先入先出存儲(chǔ)器110底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的高比特 位組的位寬等于所述命令執(zhí)行時(shí)間的位寬。當(dāng)數(shù)字基帶芯片中的時(shí)間基準(zhǔn)計(jì)數(shù) 器120的計(jì)數(shù)值的高比特位組與時(shí)間FIFO讀指針?biāo)鶎?duì)應(yīng)的時(shí)間值一致時(shí)，說(shuō) 明命令FIFO中對(duì)應(yīng)的控制命令應(yīng)當(dāng)被執(zhí)行。所述比較器130以FIFO的時(shí)間 精度為比較精度。所述選擇器140，用于在所述比較器130的比較結(jié)果一致時(shí)，選擇輸出時(shí) 間FIFO底部的執(zhí)行時(shí)間對(duì)應(yīng)的命令FIFO中的控制命令，并通過(guò)執(zhí)行所述控 制命令來(lái)實(shí)現(xiàn)對(duì)射頻芯片的實(shí)時(shí)控制。本發(fā)明實(shí)施例根據(jù)TD-SCDMA射頻芯片的控制特點(diǎn)，以射頻芯片控制命 令執(zhí)行時(shí)間的最小間隔作為先入先出存儲(chǔ)器110中存儲(chǔ)命令執(zhí)行時(shí)間的精度， 而不是以同步精度作為先入先出存儲(chǔ)器110中存儲(chǔ)命令執(zhí)行時(shí)間的精度，因此 所述命令執(zhí)行時(shí)間的精度可能小于同步精度，從而能夠節(jié)省存儲(chǔ)資源，達(dá)到以 非常小的存儲(chǔ)資源實(shí)現(xiàn)超高精度同步的目的。參照?qǐng)D2，示出了本發(fā)明一種實(shí)時(shí)控制射頻芯片裝置第二實(shí)施例的組成結(jié) 構(gòu)圖。所迷實(shí)時(shí)控制射頻芯片的裝置100包括先入先出存儲(chǔ)器110、時(shí)間基 準(zhǔn)計(jì)數(shù)器120、比較器130、選擇器140、接收單元210、第一處理器220和第 二處理器230。所述接收單元210,用于接收射頻芯片的數(shù)據(jù)信號(hào)。所述第一處理器220,用于處理所述數(shù)據(jù)信號(hào)，計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間 偏差，從而調(diào)整所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的計(jì)數(shù)。所述第一處理器220通過(guò)接收單元210傳入的數(shù)據(jù)信號(hào)，經(jīng)過(guò)同步算法， 計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差，然后調(diào)整時(shí)間基準(zhǔn)計(jì)數(shù)器120,從而達(dá)到終端 與網(wǎng)絡(luò)的同步。所述第二處理器230,用于依次向所述先入先出存儲(chǔ)器110寫(xiě)入控制命令 和對(duì)應(yīng)的命令才丸4亍時(shí)間。本領(lǐng)域技術(shù)人員要中以理解，所述第一處理器220和所述第二處理器230 的區(qū)分只是分工的不同，并不代表一定存在兩個(gè)獨(dú)立的處理器，實(shí)際上這兩個(gè) 功能是可以由一個(gè)處理器完成的，當(dāng)然，也可以由兩個(gè)獨(dú)立的處理器完成。在 本實(shí)施例中優(yōu)選由一個(gè)處理器完成，即基帶處理器核。所述先入先出存儲(chǔ)器110,用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng) 的命令執(zhí)行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置。在本發(fā)明中，所述命令執(zhí)行時(shí)間的位寬(精度)是才艮據(jù)命令執(zhí)行的最小時(shí) 間間隔設(shè)置的，而不是根據(jù)同步精度進(jìn)行設(shè)置，即以射頻芯片控制命令執(zhí)行時(shí) 間的最小間隔作為FIFO命令的執(zhí)行時(shí)間精度，以同步精度作為時(shí)間基準(zhǔn)計(jì)數(shù) 器120的精度。因此，所述命令執(zhí)行時(shí)間的精度小于/等于時(shí)間基準(zhǔn)計(jì)數(shù)器120 的精度，而不是現(xiàn)有技術(shù)中的命令執(zhí)行時(shí)間的精度等于同步精度或時(shí)間基準(zhǔn)計(jì) 數(shù)器120的精度，所以可用較小的FIFO資源存儲(chǔ)命令執(zhí)行時(shí)間，從而節(jié)省資 源。所述先入先出存儲(chǔ)器110可以為一先入先出存儲(chǔ)器組。所述先入先出存儲(chǔ) 器組包括命令先入先出存儲(chǔ)器和時(shí)間先入先出存儲(chǔ)器；所述命令先入先出存儲(chǔ) 器，用于按照先入先出的方式存儲(chǔ)控制命令。所述時(shí)間先入先出存儲(chǔ)器，用于 按照先入先出的方式存儲(chǔ)所述控制命令對(duì)應(yīng)的執(zhí)行時(shí)間。在實(shí)現(xiàn)中，可以根據(jù)數(shù)字基帶芯片處理器的數(shù)據(jù)線寬度靈活設(shè)置FIFO的 個(gè)數(shù)。在所述數(shù)據(jù)線寬度大于存儲(chǔ)所述執(zhí)行時(shí)間和對(duì)應(yīng)的控制命令所需要的寬 度時(shí)，所述時(shí)間FIFO和命令FIFO可以由一個(gè)FIFO替代。顯然，在所述數(shù)據(jù) 線寬度較小時(shí)，也可能需要設(shè)置兩個(gè)甚至多個(gè)FIFO,來(lái)實(shí)現(xiàn)對(duì)所述執(zhí)行時(shí)間 和對(duì)應(yīng)的控制命令的存儲(chǔ)。因此，具體FIFO的個(gè)數(shù)本發(fā)明不做限制。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120，用于記錄當(dāng)前時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器120 是按照幀為周期循環(huán)計(jì)數(shù)的。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的計(jì)數(shù)精度可以根據(jù)實(shí) 際應(yīng)用中同步精度要求的不同而為1/8chip、 1/16 chip甚至更高。從前面的描述可知，所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的位寬(精度)大于或等于FIFO命令執(zhí)行時(shí)間的位寬(精度)。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120中位寬等于命令 執(zhí)行時(shí)間的高比特位組輸出給比較器130?？芍?，當(dāng)所述時(shí)間基準(zhǔn)計(jì)數(shù)器120 的位寬(精度)大于FIFO命令執(zhí)行時(shí)間的位寬(精度)時(shí)，只輸出所述時(shí)間 基準(zhǔn)計(jì)數(shù)器120的高比特位組給比較器130，當(dāng)所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的位 寬(精度)等于FIFO命令執(zhí)行時(shí)間的位寬(精度)時(shí)，則輸出所述時(shí)間基準(zhǔn) 計(jì)數(shù)器120的全部位組給比較器130。所述時(shí)間基準(zhǔn)計(jì)數(shù)器120由同步算法計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差后進(jìn) 行調(diào)整， >夂人而達(dá)到終端與網(wǎng)絡(luò)的同步。所述比較器130,用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的高比特位組與所述 先入先出存儲(chǔ)器110底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器120的高比特 位組的位寬等于所述命令執(zhí)行時(shí)間的位寬。當(dāng)數(shù)字基帶芯片中的時(shí)間基準(zhǔn)計(jì)數(shù) 器120的計(jì)數(shù)值的高比特位組與時(shí)間FIFO讀指針?biāo)鶎?duì)應(yīng)的時(shí)間值一致時(shí)，說(shuō) 明命令FIFO中對(duì)應(yīng)的控制命令應(yīng)當(dāng)被執(zhí)行。所述比較器130以FIFO的時(shí)間 精度為比較精度。所述選擇器140,用于在所述比較器130的比較結(jié)果一致時(shí)，選擇輸出時(shí) 間FIFO底部的執(zhí)行時(shí)間對(duì)應(yīng)的命令FIFO中的控制命令，并通過(guò)執(zhí)行所述控 制命令來(lái)實(shí)現(xiàn)對(duì)射頻芯片的實(shí)時(shí)控制。本發(fā)明實(shí)施例根據(jù)TD-SCDMA射頻芯片的控制特點(diǎn)，以射頻芯片控制命 令執(zhí)行時(shí)間的最小間隔作為先入先出存儲(chǔ)器110中存儲(chǔ)命令執(zhí)行時(shí)間的精度， 而不是以同步精度作為先入先出存儲(chǔ)器110中存儲(chǔ)命令執(zhí)行時(shí)間的精度，因此 所述命令執(zhí)行時(shí)間的精度可能小于同步精度，從而能夠節(jié)省存儲(chǔ)資源，達(dá)到以 非常小的存儲(chǔ)資源實(shí)現(xiàn)超高精度同步的目的。本發(fā)明各實(shí)施例所述的一種實(shí)時(shí)控制射頻芯片的裝置100除了可以高精 度實(shí)時(shí)控制射頻芯片外，還可以基于同樣的原理對(duì)模擬基帶芯片進(jìn)行實(shí)時(shí)控 制。所述實(shí)時(shí)控制射頻芯片的裝置100在手機(jī)終端中即為基帶芯片。參照?qǐng)D3，示出了本發(fā)明一種終端第一實(shí)施例的組成結(jié)構(gòu)圖。所述終端300 包括射頻天線310、射頻芯片320和實(shí)時(shí)控制射頻芯片的裝置100。所述射頻天線310用于接收網(wǎng)絡(luò)側(cè)的射頻信號(hào)。所述射頻芯片320用于將所述射頻信號(hào)轉(zhuǎn)換為基帶數(shù)據(jù)信號(hào)。所述實(shí)時(shí)控制射頻芯片的裝置IOO在圖1、圖2所述的實(shí)施例中進(jìn)行了詳 細(xì)的描述，在此不再贅述，參照前面相關(guān)部分的描述即可。 本發(fā)明各實(shí)施例中的終端可以是手才幾或其他通信"i殳備。 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā) 明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā) 明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種實(shí)時(shí)控制射頻芯片的裝置，其特征在于，包括先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng)的命令執(zhí)行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置；時(shí)間基準(zhǔn)計(jì)數(shù)器，用于按照幀為周期循環(huán)計(jì)數(shù)；比較器，用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組與所述先入先出存儲(chǔ)器底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組的位寬等于所述命令執(zhí)行時(shí)間的位寬；選擇器，用于在所述比較器的比較結(jié)果一致時(shí)，選擇輸出所述先入先出存儲(chǔ)器底部的命令執(zhí)行時(shí)間對(duì)應(yīng)的控制命令，執(zhí)行所述控制命令從而實(shí)時(shí)控制射頻芯片。
2. 根據(jù)權(quán)利要求1所述的實(shí)時(shí)控制射頻芯片的裝置，其特征在于 所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)精度為同步精度。
3. 根據(jù)權(quán)利要求2所述的實(shí)時(shí)控制射頻芯片的裝置，其特征在于 所述時(shí)間基準(zhǔn)計(jì)數(shù)器的位寬大于或等于所述命令執(zhí)行時(shí)間的位寬。
4. 根據(jù)權(quán)利要求1至3任一項(xiàng)所述的實(shí)時(shí)控制射頻芯片的裝置，其特征 在于，還包括接收單元，用于接收射頻芯片的數(shù)據(jù)信號(hào)；第一處理器，用于處理所述數(shù)據(jù)信號(hào)，計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差，從 而調(diào)整所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)。
5. 根據(jù)權(quán)利要求4所述的實(shí)時(shí)控制射頻芯片的裝置，其特征在于，還包括第二處理器，用于依次向所述先入先出存儲(chǔ)器寫(xiě)入控制命令和對(duì)應(yīng)的命令 執(zhí)行時(shí)間。
6. 根據(jù)權(quán)利要求5所述的實(shí)時(shí)控制射頻芯片的裝置，其特征在于 所述先入先出存儲(chǔ)器為 一先入先出存儲(chǔ)器組。
7. 根據(jù)權(quán)利要求6所述的實(shí)時(shí)控制射頻芯片的裝置，其特征在于'器；所述命令先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令。 所述時(shí)間先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)所述控制命令對(duì) 應(yīng)的執(zhí)行時(shí)間。
8. —種終端，包括射頻天線和射頻芯片，其特征在于，還包括實(shí)時(shí)控制 射頻芯片的裝置，所述實(shí)時(shí)控制射頻芯片的裝置包括先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng)的命令執(zhí) 行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置； 時(shí)間基準(zhǔn)計(jì)數(shù)器，用于按照幀為周期循環(huán)計(jì)數(shù)；比較器，用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組與所述先入先出存儲(chǔ) 器底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組的位寬等于所述命 令執(zhí)行時(shí)間的位寬；選擇器，用于在所述比較器的比較結(jié)果一致時(shí)，選擇輸出所述先入先出存 儲(chǔ)器底部的命令執(zhí)行時(shí)間對(duì)應(yīng)的控制命令，執(zhí)行所述控制命令從而實(shí)時(shí)控制射 頻芯片。
9. 根據(jù)權(quán)利要求8所述的終端，其特征在于 所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)精度為同步精度。
10. 根據(jù)權(quán)利要求9所述的終端，其特征在于 所述時(shí)間基準(zhǔn)計(jì)數(shù)器的位寬大于或等于所述命令執(zhí)行時(shí)間的位寬。
11. 根據(jù)權(quán)利要求8至IO任一項(xiàng)所述的終端，其特征在于，所述實(shí)時(shí)控 制射頻芯片的裝置還包括接收單元，用于接收射頻芯片的數(shù)據(jù)信號(hào)；第一處理器，用于處理所述數(shù)據(jù)信號(hào)，計(jì)算出終端與網(wǎng)絡(luò)的時(shí)間偏差，從 而調(diào)整所述時(shí)間基準(zhǔn)計(jì)數(shù)器的計(jì)數(shù)。
12. 根據(jù)權(quán)利要求11所述的終端，其特征在于，所述實(shí)時(shí)控制射頻芯片 的裝置還包括第二處理器，用于依次向所述先入先出存儲(chǔ)器寫(xiě)入控制命令和對(duì)應(yīng)的命令 執(zhí)行時(shí)間。
13. 根據(jù)權(quán)利要求12所述的終端，其特征在于 所述先入先出存儲(chǔ)器為 一先入先出存儲(chǔ)器組。
14.根據(jù)權(quán)利要求13所述的終端，其特征在于所述先入先出存儲(chǔ)器組包括命令先入先出存儲(chǔ)器和時(shí)間先入先出存儲(chǔ)器； 所述命令先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令。 所述時(shí)間先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)所述控制命令對(duì) 應(yīng)的執(zhí)行時(shí)間。
全文摘要
本發(fā)明公開(kāi)了一種實(shí)時(shí)控制射頻芯片的裝置及包含該裝置的終端。所述裝置包括先入先出存儲(chǔ)器，用于按照先入先出的方式存儲(chǔ)控制命令和對(duì)應(yīng)的命令執(zhí)行時(shí)間，所述命令執(zhí)行時(shí)間的位寬根據(jù)命令執(zhí)行的最小時(shí)間間隔設(shè)置；時(shí)間基準(zhǔn)計(jì)數(shù)器，用于按照幀為周期循環(huán)計(jì)數(shù)；比較器，用于比較所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組與所述先入先出存儲(chǔ)器底部的命令執(zhí)行時(shí)間，所述時(shí)間基準(zhǔn)計(jì)數(shù)器的高比特位組的位寬等于所述命令執(zhí)行時(shí)間的位寬；選擇器，用于在所述比較器的比較結(jié)果一致時(shí)，選擇輸出所述先入先出存儲(chǔ)器底部的命令執(zhí)行時(shí)間對(duì)應(yīng)的控制命令，執(zhí)行所述控制命令從而實(shí)時(shí)控制射頻芯片。通過(guò)本發(fā)明的技術(shù)方案可以以非常小的存儲(chǔ)資源實(shí)現(xiàn)超高精度同步。
文檔編號(hào)H04W80/12GK101409914SQ20081022739
公開(kāi)日2009年4月15日 申請(qǐng)日期2008年11月27日 優(yōu)先權(quán)日2008年11月27日
發(fā)明者超 賀 申請(qǐng)人:北京天碁科技有限公司