專(zhuān)利名稱(chēng)：一種數(shù)據(jù)交叉方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)流交叉技術(shù)，尤其是指一種數(shù)據(jù)交叉方法及裝置。
背景技術(shù)：
隨著互聯(lián)網(wǎng)技術(shù)的發(fā)展，人們對(duì)通信帶寬的需求量越來(lái)越大，因此，在數(shù) 字光纖通信系統(tǒng)中，對(duì)交叉連接的需求也越來(lái)越大，交叉連接矩陣是光交叉連 接設(shè)備的核心。
在同步數(shù)字體系(SDH, Synchronous Digital Hierarchy )設(shè)備中，業(yè)務(wù)的調(diào) 配都是通過(guò)交叉單元完成的，交叉單元處于SDH設(shè)備的核心地位。SDH設(shè)備 的交叉矩陣設(shè)計(jì)分為空分交叉矩陣(AUDX)和時(shí)分交叉矩陣(TUDX)兩種， 其中，TUDX指的是以支路單元(TU)為交叉單位的交叉矩陣。
在現(xiàn)有技術(shù)中，對(duì)于容量較小的交叉需求， 一般采用單芯片方式來(lái)實(shí)現(xiàn)， 如支持5G容量TU11粒度時(shí)分交叉的SDH集成化芯片。但隨著交叉容量的 要求越來(lái)越高，芯片規(guī)模劇增，單芯片實(shí)現(xiàn)超大容量交叉變得不再可行。如 要實(shí)現(xiàn)40G容量TU12粒度的時(shí)分交叉，片內(nèi)RAM使用將超過(guò)10Mbit，芯片 內(nèi)的布局布線(xiàn)也成為很大問(wèn)題，同時(shí)單片使用大量串并轉(zhuǎn)換器(SERDES)， 功耗上升顯著。
于是，出現(xiàn)了 Crossbar結(jié)構(gòu)，Crossbar被稱(chēng)為交叉開(kāi)關(guān)矩陣或縱橫式交換 矩陣，采用交叉開(kāi)關(guān)矩陣(Crossbar/CLOS)結(jié)構(gòu)，可以通過(guò)多片小容量交叉芯 片搭建大容量交叉矩陣。但是采用這種結(jié)構(gòu)時(shí)，為了保持全交叉的特性，系統(tǒng) 擴(kuò)容時(shí)單板上芯片用量將以平方關(guān)系劇增，對(duì)于目前超大容量交叉需求來(lái)說(shuō)顯 然難以接收。
現(xiàn)有技術(shù)中，還有一種采用BIT間插的交叉方式，采用BIT間插的交叉方式實(shí)現(xiàn)4()G容量時(shí)采用如圖l所示的交叉結(jié)構(gòu)。如圖l所示，數(shù)據(jù)流首先經(jīng)過(guò)
兩個(gè)20G的支路指針定位(TUPP ， Tributary Unit Payload Process )芯片的指 針定位后，經(jīng)過(guò)兩個(gè)20G的TUDX芯片進(jìn)行交叉，即可實(shí)現(xiàn)40G的交叉容量。 TUPP芯片是用來(lái)進(jìn)行支路指針定位和開(kāi)銷(xiāo)處理的，TUDX芯片是用來(lái)進(jìn)行支 路數(shù)據(jù)流交叉的。TUPP芯片和TUDX芯片集成在一起即構(gòu)成完整的時(shí)分交叉 裝置。可見(jiàn)，實(shí)現(xiàn)40G的交叉容量時(shí)，總共需要兩個(gè)20G的TUPP芯片和兩 個(gè)2()G的TUDX芯片，總共需要4=22個(gè)芯片。
現(xiàn)有技術(shù)中，采用BIT間插的交叉方式實(shí)現(xiàn)80G容量時(shí)采用如圖2所示的 交叉結(jié)構(gòu)。如圖2所示，數(shù)據(jù)流首先經(jīng)過(guò)四個(gè)20G的TUPP芯片的指針定位后， 經(jīng)過(guò)四個(gè)20G的TUDX芯片進(jìn)行交叉，即可實(shí)現(xiàn)80G的交叉容量。TUPP芯片 是用來(lái)進(jìn)行支路指針定位和開(kāi)銷(xiāo)處理的，TUDX芯片是用來(lái)進(jìn)行支路數(shù)據(jù)流交 叉的 TUPP芯片和TUDX芯片集成在一起即構(gòu)成完整的時(shí)分交叉裝置?？梢?jiàn)， 實(shí)現(xiàn)8()G的交叉容量時(shí)，總共需要四個(gè)20G的TUPP芯片和四個(gè)20G的TUDX 芯片，總共需要8=23個(gè)芯片。
綜上，無(wú)論采用Crossbar結(jié)構(gòu)，還是采用BIT間插的交叉方式為了保持全 交叉的特性，系統(tǒng)擴(kuò)容時(shí)單板上芯片用量均以平方關(guān)系劇增，這對(duì)于目前超大 容量交叉需求來(lái)說(shuō)顯然難以接受。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種數(shù)據(jù)交叉方法及裝置，采用本 發(fā)明，能夠同時(shí)實(shí)現(xiàn)各種大容量和小容量的交叉，且節(jié)省所使用的芯片。 為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的
一種數(shù)據(jù)交叉裝置，該裝置包括至少一個(gè)專(zhuān)用集成電路ASIC單芯片，所 述ASIC單芯片包括八個(gè)2.5G背板串并轉(zhuǎn)換器SERDES、 一個(gè)20G支路指針 定位TUPP、 一個(gè)40G時(shí)分交叉矩陣TUDX、四組選4奪器，其中，
八個(gè)2.5G背板SERDES通過(guò)八路SERDES—TUPP數(shù)據(jù)線(xiàn)和八路 TUPP—SERDES數(shù)據(jù)線(xiàn)與20G TUPP相連；20G TUPP通過(guò)八路TUPP—TUDX的數(shù)據(jù)線(xiàn)與40GTUDX相連；
40G TUDX通過(guò)八路TUDX—選擇器數(shù)據(jù)線(xiàn)與第三、第四、第五、第六這
四組選擇器相連，第三、第四、第五、第六這四組選擇器通過(guò)八路選擇器—TUPP
數(shù)據(jù)線(xiàn)與20G TUPP相連。
較佳地，所述ASIC單芯片進(jìn)一步包括兩組選"^奪器、十二對(duì)2.5G冗余
SERDES，其中，
十二對(duì)2.5G冗余SERDES的發(fā)送引腳分別為A、 C、 E、 A'、 C'、 E';接收 引腳分別是B、 D、 F、 B' 、 D' 、 F';
20G TUPP通過(guò)四路TUPP—SERDES的數(shù)據(jù)線(xiàn)分別與引腳A和C直接相 連，通過(guò)兩路TUPP—選擇器數(shù)據(jù)線(xiàn)與第一選擇器相連，第一選擇器通過(guò)兩路 選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳E相連，20G TUPP還通過(guò)兩路TUPP—選擇器 數(shù)據(jù)線(xiàn)與第二選擇器相連，第二選擇器通過(guò)兩路選擇器—SERDES與引腳A' 相連；
引腳B、 D、 F通過(guò)六路SERDES—TUDX的數(shù)據(jù)線(xiàn)與40G TUDX相連， 引腳B'通過(guò)兩路SERDES—TUDX的數(shù)據(jù)線(xiàn)與40GTUDX相連；
引腳F通過(guò)兩路SERDES—選擇器數(shù)據(jù)線(xiàn)與第三選擇器相連，第三選擇器 通過(guò)兩路選擇器—TUPP數(shù)據(jù)線(xiàn)與20G TUPP相連；
引腳B'、 D'、 F'通過(guò)六路SERDES—選擇器數(shù)據(jù)線(xiàn)與第四、第五、第六這 三組選擇器相連，第四、第五、第六這三組選擇器通過(guò)六路選擇器—TUPP數(shù) 據(jù)線(xiàn)與20GTUPP相連；
40G TUDX通過(guò)兩路TUDX—選擇器與第一選擇器相連，第一選擇器通過(guò) 兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳E相連，通過(guò)兩路TUDX—選擇器數(shù)據(jù)線(xiàn) 與第二選擇器相連，第二選擇器通過(guò)兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳A湘 連，40G TUDX還通過(guò)四路TUDX—SERDES數(shù)據(jù)線(xiàn)與引腳C'、 E'直接相連。
進(jìn)一步地，該裝置包括兩塊所述ASIC單芯片，第一個(gè)芯片的引腳E通過(guò) 兩路1—2數(shù)據(jù)線(xiàn)與第二個(gè)芯片的引腳F相連，引腳A'、 C'、 E'通過(guò)六路1—2 數(shù)據(jù)線(xiàn)分別與第二個(gè)芯片的引腳B'、 D'、 F'相連；第二個(gè)芯片的引腳B、 D、 F通過(guò)六路2—1數(shù)據(jù)線(xiàn)分別與第一個(gè)芯片的引 腳A、 C、 E相連；第二個(gè)芯片的引腳B'通過(guò)兩路2—1數(shù)據(jù)線(xiàn)與第一個(gè)芯片的 引腳A'相連。
進(jìn)一步地，所述20G TUPP內(nèi)部包括2BITS分割模塊和2BITS重組模塊。 較佳地，該裝置包括4塊所述ASIC單芯片，第一個(gè)芯片的引腳A、 C、 E
分別與第二、第三、第四個(gè)芯片的引腳B相連，第一個(gè)芯片的引腳A'、 C'、 E'
分別與第二、第三、第四芯片的引腳F'相連；
第兩個(gè)芯片的引腳A、 C、 E均與第一、第三、第四個(gè)芯片的引腳D相連，
第二個(gè)芯片的引腳A'、 C'、 E'分別與第第一、第三、第四個(gè)芯片的引腳F、 D'、
B'相連；
第三個(gè)芯片的引腳A、 C、 E分別與第一、第二、第四個(gè)芯片的引腳B、 D、 F相連，第三個(gè)芯片的引腳A'、 C'、 E'均與第一、第二、第四個(gè)芯片的引腳D'
相連；
第四個(gè)芯片的引腳A、 C、 E分別與第一、第二、第三個(gè)芯片的引腳F相 連，第四個(gè)芯片的引腳A'、 C'、 E'均與第一、第二、第三個(gè)芯片的引腳B'相連。 一種數(shù)據(jù)交叉方法，該方法包括以下步驟
A、 CPU下發(fā)配置命令給數(shù)據(jù)交叉裝置；
B、 串行的數(shù)據(jù)流根據(jù)配置命令進(jìn)入交叉裝置后，交叉裝置將串行數(shù)據(jù)流 轉(zhuǎn)換為并行數(shù)據(jù)流后，根據(jù)配置命令對(duì)得到的并行數(shù)據(jù)流進(jìn)行指針定位，得到 指針定位后的數(shù)據(jù)；
C、 根據(jù)配置命令判斷是否需要進(jìn)行數(shù)據(jù)分割，若要，則對(duì)指針定位后的 數(shù)據(jù)流進(jìn)行數(shù)據(jù)分割，得到分割后的數(shù)據(jù)，然后執(zhí)行步驟D;否則直接執(zhí)行步 驟D;
D、 對(duì)分割后的數(shù)據(jù)或指針定位后的數(shù)據(jù)進(jìn)行全交叉，得到全交叉后的數(shù)
據(jù)；
E、 根據(jù)配置命令判斷是否需要進(jìn)行數(shù)據(jù)重組，若要，則對(duì)全交叉后的數(shù) 據(jù)進(jìn)行數(shù)據(jù)重組，得到重組后的數(shù)據(jù)，然后執(zhí)行步驟F;否則直接執(zhí)行步驟F;F、對(duì)重組后的數(shù)據(jù)進(jìn)行開(kāi)銷(xiāo)插入，然后將得到的開(kāi)銷(xiāo)插入后的數(shù)據(jù)由并行 變?yōu)榇休敵鼋徊嫜b置。
本發(fā)明的數(shù)據(jù)交叉方法及裝置，采用一個(gè)ASIC單芯片來(lái)實(shí)現(xiàn)20G交叉容 量，采用兩個(gè)ASIC單芯片來(lái)實(shí)現(xiàn)40G交叉容量，采用四個(gè)ASIC單芯片來(lái)實(shí) 現(xiàn)80G交叉容量，采用20G TUPP和40G TUDX的不對(duì)稱(chēng)構(gòu)架，在TUPP中實(shí) 現(xiàn)2BITS分割和重組，采用兩組共十二對(duì)2.5Gbps速率冗余SERDES構(gòu)建單芯 片，這樣在所述芯片上通過(guò)合理的數(shù)據(jù)流連接就能實(shí)現(xiàn)20G的交叉容量；在所 述芯片上級(jí)聯(lián)另外一個(gè)同樣的所述芯片，即通過(guò)兩個(gè)同樣的所述芯片級(jí)聯(lián)，通 過(guò)合理的數(shù)據(jù)流連接，就能實(shí)現(xiàn)40G的交叉容量；在所述芯片上級(jí)聯(lián)另外三個(gè) 同樣的所述芯片，即通過(guò)四個(gè)同樣的所述芯片級(jí)聯(lián)，通過(guò)合理的數(shù)據(jù)流連接， 就能實(shí)現(xiàn)80G的交叉容量；依此類(lèi)推，只要將同樣的多個(gè)所述ASIC單芯片級(jí) 聯(lián)，就能實(shí)現(xiàn)平滑擴(kuò)容。且與現(xiàn)有技術(shù)中實(shí)現(xiàn)大容量交叉矩陣來(lái)說(shuō)，在系統(tǒng)擴(kuò) 容時(shí)，芯片用量不會(huì)以平方關(guān)系劇增，大大降低了擴(kuò)容成本。


圖1為現(xiàn)有技術(shù)中采用實(shí)現(xiàn)Crossbar結(jié)構(gòu)實(shí)現(xiàn)40G容量時(shí)分交叉示意圖； 圖2為現(xiàn)有技術(shù)中采用實(shí)現(xiàn)Crossbar結(jié)構(gòu)實(shí)現(xiàn)80G容量時(shí)分交叉示意圖； 圖3為本發(fā)明專(zhuān)用集成電路(ASIC)單芯片構(gòu)架示意圖； 圖4為采用本發(fā)明所實(shí)現(xiàn)的20G容量交叉裝置示意圖； 圖5采用本發(fā)明所實(shí)現(xiàn)的40G容量交叉裝置示意圖； 圖6A為采用本發(fā)明所實(shí)現(xiàn)的80G容量交叉裝置中的第一個(gè)芯片示意圖； 圖6B為采用本發(fā)明所實(shí)現(xiàn)的80G容量交叉裝置中的第二個(gè)芯片示意圖； 圖6C為采用本發(fā)明所實(shí)現(xiàn)的80G容量交叉裝置中的第三個(gè)芯片示意圖； 圖6D為采用本發(fā)明所實(shí)現(xiàn)的80G容量交叉裝置中的第四個(gè)芯片示意圖； 圖7為本發(fā)明2BITS分割和重組示意圖。
9
具體實(shí)施例方式
時(shí)分交叉芯片 一般都由TUPP芯片和TUDX芯片這兩個(gè)關(guān)鍵組件構(gòu)成，二 者對(duì)ASIC資源類(lèi)型的需求是不同的，TUDX芯片主要占用RAM資源，而TUPP 芯片則更多的耗費(fèi)邏輯和觸發(fā)器資源，基于對(duì)二者規(guī)模和資源的評(píng)估，本發(fā)明 的基本思想是將20G TUPP和40G TUDX集成在一個(gè)芯片中，采用20G TUPP 和40G TUDX的不對(duì)稱(chēng)構(gòu)架，在20G TUPP中釆用2BITS分割模塊和2BITS重 組模塊、并采用兩組共十二對(duì)2.5Gbps速率冗余SERDES，通過(guò)合理的布局布 線(xiàn)構(gòu)建ASIC單芯片。所構(gòu)建的所述ASIC單芯片直接能實(shí)現(xiàn)20G的交叉容量； 將兩個(gè)同樣的所述ASIC單芯片通過(guò)合理的數(shù)據(jù)流級(jí)聯(lián)，來(lái)實(shí)現(xiàn)40G的交叉容 量；將四個(gè)同樣的所述ASIC單芯片通過(guò)合理的數(shù)據(jù)流級(jí)聯(lián)，來(lái)實(shí)現(xiàn)80G的交 叉容量,，同時(shí)能夠通過(guò)更多所述ASIC單芯片的級(jí)聯(lián)，實(shí)現(xiàn)更大的容量交叉。 可見(jiàn)，本發(fā)明只要在ASIC單芯片的基礎(chǔ)上級(jí)聯(lián)，就能實(shí)現(xiàn)從小交叉容量到大 交叉容量的平滑擴(kuò)容。且與現(xiàn)有技術(shù)中采用Crossbar方法實(shí)現(xiàn)大容量交叉矩陣 來(lái)說(shuō)，在系統(tǒng)擴(kuò)容時(shí)，芯片用量不會(huì)以平方關(guān)系劇增，大大降低了擴(kuò)容成本。
下面將結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施作進(jìn)一步詳細(xì)的說(shuō)明。在以下所有的 說(shuō)明中，除了 SERDES—TUPP或TUPP—SERDES的數(shù)據(jù)線(xiàn)是兩條線(xiàn)代表八路 數(shù)據(jù)線(xiàn)以外，其他地方所出現(xiàn)的任意一條線(xiàn)都代表兩路數(shù)據(jù)線(xiàn)，且所述所有數(shù) 據(jù)流均為STM-16數(shù)據(jù)流。另外， 一組選擇器代表八個(gè)選擇器。以下圖中所有 8x8b@311M均表示八路2.5G數(shù)據(jù)流，同樣2x8b@311M均表示兩路2.5G數(shù)據(jù)
'、云
圖3為本發(fā)明的ASIC單芯片構(gòu)架示意圖，如圖3所示所述ASIC單芯片 包括八個(gè)2.5G背板SERDES、 一個(gè)20GTUPP、六組選沖奪器、兩組共十二對(duì) 2.5G冗余SERDES、 一個(gè)40GTUDX，為了說(shuō)明的方便，在以后的說(shuō)明中，將 ASIC單芯片筒稱(chēng)為芯片，其中，
兩組共十二對(duì)2.5G冗余SERDES的發(fā)送引腳分別為A、 C、 E、 A'、 C'、 E';接收引腳分別是B、 D、 F、 B'、 D'、 F';八個(gè)2.5G背板SERDES通過(guò)八路SERD￡S—TU沖數(shù)據(jù)線(xiàn)和八路 TUPP—SERDES數(shù)據(jù)線(xiàn)與20G TUPP相連；
這里，SERDES—TUPP中的箭頭表示數(shù)據(jù)輸入以后的流向， SERDES—TUPP數(shù)據(jù)線(xiàn)表示數(shù)據(jù)輸入以后從TUPP流向SERDES，其他的數(shù)據(jù) 線(xiàn)同理。
20G TUPP通過(guò)八路TUPP—TUDX的數(shù)據(jù)線(xiàn)與40G TUDX相連，20G TUPP 通過(guò)四路TUPP—SERDES數(shù)據(jù)線(xiàn)分別與引腳A和引腳C直接相連，通過(guò)兩路 TUPP—選擇器數(shù)據(jù)線(xiàn)與第一選擇器相連，第一選擇器通過(guò)兩路選擇器 —SERDES數(shù)據(jù)線(xiàn)與引腳E相連，通過(guò)兩路TUPP—選擇器的數(shù)據(jù)線(xiàn)與第二選 擇器相連，第二選擇器通過(guò)兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳A'相連；
引腳B、 D、 F通過(guò)六路SERDES—TUDX數(shù)據(jù)線(xiàn)與40GTUDX相連，引 腳B'通過(guò)兩路SERDES—TUDX數(shù)據(jù)線(xiàn)與40G TUDX相連；
引腳F通過(guò)兩路SERDES—選擇器數(shù)據(jù)線(xiàn)與第三選擇器相連，第三選擇器 通過(guò)兩路選擇器—TUPP數(shù)據(jù)線(xiàn)與20G TUPP相連，40G TUDX通過(guò)八路 TUDX—選擇器數(shù)據(jù)線(xiàn)分別與第三、第四、第五、第六這四組選擇器相連，第 三、第四、第五、第六這四組選擇器通過(guò)八路選擇器—TUPP與20GTUPP相連， 的引腳B'、引腳D'、引腳F分別通過(guò)六路SERDES—選擇器數(shù)據(jù)線(xiàn)與第四、第 五、第六這三組選擇器相連，第四、第五、第六這三組選擇器通過(guò)六路選擇器 —TUPP數(shù)據(jù)線(xiàn)與20G TUPP相連；
40G TUDX通過(guò)兩路TUDX—選擇器數(shù)據(jù)線(xiàn)與第一選擇器相連，第一選擇 器通過(guò)兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳E相連，通過(guò)兩路TUDX—選擇器 數(shù)據(jù)線(xiàn)與第二選擇器相連，第二選擇器通過(guò)兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引 腳A'相連，40G TUDX還通過(guò)四路TUDX—SERDES數(shù)據(jù)線(xiàn)與引腳C'、 E'直接 相連。
所述芯片有以下特點(diǎn)采用20G TUPP和40G TUDX的不對(duì)稱(chēng)構(gòu)架；在
TUPP中實(shí)現(xiàn)2BITS分割和重組，具體分割和重組的方法屬于現(xiàn)有技術(shù)，具體
見(jiàn)后面的說(shuō)明；在40G TUDX中完成40G容量數(shù)據(jù)流交叉或80G容量的2BITS數(shù)據(jù)流交叉；提供兩組共十二對(duì)2.5Gbps速率冗余SERDES用于級(jí)聯(lián)擴(kuò)容。所 述芯片是本發(fā)明的基礎(chǔ)，利用多個(gè)所述芯片級(jí)聯(lián)能夠構(gòu)成多個(gè)交叉裝置如， 單個(gè)所述芯片構(gòu)成了實(shí)現(xiàn)20G交叉容量的交叉裝置，兩個(gè)所述芯片級(jí)聯(lián)構(gòu)成了 實(shí)現(xiàn)40G交叉容量的交叉裝置，四個(gè)所述芯片級(jí)聯(lián)構(gòu)成了實(shí)現(xiàn)80G交叉容量的 交叉裝置，還能構(gòu)成實(shí)現(xiàn)更大容量的交叉裝置，利用所述芯片構(gòu)成的所述所有 交叉裝置內(nèi)置于基于存儲(chǔ)轉(zhuǎn)發(fā)機(jī)制并且根據(jù)CPU配置進(jìn)行交叉的設(shè)備中。所述 設(shè)備包括但不限制于SDH、準(zhǔn)同步數(shù)字系列(PDH, Plesiochronous Digital Hierarchy)傳輸設(shè)備。所述交叉裝置具體內(nèi)置于設(shè)備的交叉單板中。
這里，八對(duì)2.5Gbps SERDES為單芯片提供了 20G的輸入輸出容量。同時(shí) 內(nèi)置了 2BITS分割模塊和2BITS重組模塊，可在CPU配置使能的情況下，對(duì) 向40G TUDX方向輸出的數(shù)據(jù)流進(jìn)行2BITS分割，以及對(duì)來(lái)自40G TUDX方 向的輸入數(shù)據(jù)流進(jìn)行2BITS重組。20G TUPP可以4妄收8 ^各2.5G數(shù)據(jù)流，所述 40G TUDX同時(shí)兼容80G容量的2BITS數(shù)據(jù)流交叉，可以完成40G容量或80G 的2BITS數(shù)據(jù)流交叉后，輸出十六路數(shù)據(jù)流，可以將其中八路接入本芯片的20G TUPP部分，另八路通過(guò)本芯片內(nèi)冗余SERDES輸出到本芯片外。所述ASIC 芯片內(nèi)部20G容量的TUPP采用二選一的選擇器，選擇接收來(lái)自本芯片內(nèi)40G TUDX的八路數(shù)據(jù)流或是來(lái)自冗余SERDES的八路本芯片外的數(shù)據(jù)流輸入。出 于最大程度的采用片內(nèi)SERDES的考慮，數(shù)據(jù)流連接關(guān)系和選擇器設(shè)計(jì)如圖3 所示。本發(fā)明的交叉裝置內(nèi)置于基于存儲(chǔ)轉(zhuǎn)發(fā)機(jī)制并且根據(jù)CPU配置進(jìn)行交叉 的設(shè)備中。
單塊所述ASIC單芯片能夠?qū)崿F(xiàn)20G交叉容量，具體實(shí)現(xiàn)方法結(jié)合圖4, 實(shí)現(xiàn)20G交叉容量的方法流程如下，包括以下步驟 步驟41、 CPU對(duì)所述芯片下發(fā)配置命令。
步驟42、八路2.5G數(shù)據(jù)流根據(jù)配置命令進(jìn)入所述芯片的八個(gè)2.5G背板 SERDES后，八個(gè)2.5G背板SERDES將所接收到的八路2.5G數(shù)據(jù)流由串行的 八路轉(zhuǎn)換成并行的八路后，通過(guò)SERDES—TUPP的數(shù)據(jù)線(xiàn)將轉(zhuǎn)換后的八路數(shù) 據(jù)線(xiàn)發(fā)送纟會(huì)20G TUPP。步驟43、 20G TUPP根據(jù)配置命令對(duì)接收到的教據(jù)流進(jìn)行指針定位后，根 據(jù)配置命令確定不需要進(jìn)行數(shù)據(jù)分割后，根據(jù)指針?biāo)赶虻奈恢脤⒅羔樁ㄎ缓?的八路數(shù)據(jù)流全部發(fā)送給40G TUDX。
步驟44、 40G TUDX根據(jù)配置命令對(duì)所接收到的八路數(shù)據(jù)流進(jìn)行數(shù)據(jù)交叉 后，將交叉后的八路數(shù)據(jù)流全部發(fā)送給20G TUPP。
步驟45 、 20G TUPP根據(jù)配置命令確定不需要進(jìn)行數(shù)據(jù)重組后，根據(jù)配置 命令對(duì)所接收到的八路數(shù)據(jù)流進(jìn)行開(kāi)銷(xiāo)插入后，發(fā)送給八個(gè)2.5G背板SERDES。
步驟46、八個(gè)2.5G背板SERDES將所接收到的并行八路數(shù)據(jù)流轉(zhuǎn)換成并 行的八路后輸出所述芯本芯片外。
在這種方式下運(yùn)行的芯片，不使用20G TUPP中的2BITS分割模塊和2BITS 重組模塊，且一半的TUDX電路和2.5G冗余SERDES都處于未使用狀態(tài)。
當(dāng)將兩塊所述ASIC單芯片通過(guò)特定方式連接的時(shí)候，能夠?qū)崿F(xiàn)40G交叉 容量，具體如圖5所示，位于圖5上方的芯片為第一個(gè)芯片，圖5下方的芯片 為第二個(gè)芯片，兩塊芯片之間的連接方式如下第一個(gè)芯片的引腳E通過(guò)兩路 1—2數(shù)據(jù)線(xiàn)與第兩個(gè)芯片的引腳F相連，的引腳A'、 C'、 E'通過(guò)六路l—2數(shù)據(jù) 線(xiàn)分別與第兩個(gè)芯片的引腳B'、 D'、 F'相連；
這里，1—2中的箭頭表示數(shù)據(jù)輸入以后的流向，1—2數(shù)據(jù)線(xiàn)表示數(shù)據(jù)輸入 以后從第一個(gè)芯片流向第二個(gè)芯片，其他的數(shù)據(jù)線(xiàn)同理。
第兩個(gè)芯片的引腳B、 D、 F通過(guò)六路2—1數(shù)據(jù)線(xiàn)分別與第一個(gè)芯片的引 腳A、 C、 E相連；第兩個(gè)芯片的的引腳B'通過(guò)兩路2—1數(shù)據(jù)線(xiàn)與第一個(gè)芯片 的的引腳A'相連。
實(shí)現(xiàn)40G交叉容量的工作原理如圖5所示第一個(gè)芯片的20GTUPP輸出 的八路數(shù)據(jù)流直接進(jìn)入40G TUDX;同時(shí)，第二個(gè)芯片的20G TUPP采用本芯 片內(nèi)的八個(gè)2.5G冗余SERDES,輸出八路數(shù)據(jù)流，分別輸入到第一個(gè)芯片的八 個(gè)2.5G冗余SERDES，從而進(jìn)入第一個(gè)芯片的40G TUDX,第一個(gè)芯片的40G TUDX完成40G支路交叉后，將八路數(shù)據(jù)流直接送回本芯片的20G TUPP，另 八路數(shù)據(jù)流采用本芯片內(nèi)八個(gè)2.5G的冗余SERDES輸出，輸入到第二個(gè)芯片的八個(gè)2.5G冗余SERDES。最后，兩個(gè)芯片的20G TUPP的分別對(duì)各自接收 到的八路數(shù)據(jù)流完成必要的開(kāi)銷(xiāo)插入后，通過(guò)背板SERDES輸出。
實(shí)現(xiàn)40G交叉容量的方法流程結(jié)合圖5來(lái)進(jìn)行說(shuō)明，包括以下步驟
步驟51、 CPU對(duì)兩個(gè)所述芯片均下發(fā)配置命令。
步驟52、十六路2.5G數(shù)據(jù)流中的八路根據(jù)配置命令進(jìn)入第一個(gè)芯片的八 個(gè)2.5G背板SERDES，另外八路進(jìn)入第兩個(gè)芯片的八個(gè)2.5G背板SERDES， 每個(gè)芯片的八個(gè)2.5G背板SERDES均將所接收到的八^各2.5G數(shù)據(jù)流由串行的 八路轉(zhuǎn)換成并行的八路后，通過(guò)SERDES—TUPP的數(shù)據(jù)線(xiàn)將轉(zhuǎn)換后的八路數(shù) 據(jù)線(xiàn)發(fā)送給各自的20G TUPP。
步驟53、第一個(gè)芯片的20GTUPP根據(jù)配置命令對(duì)接收到的數(shù)據(jù)流進(jìn)行指 針定位后，根據(jù)配置命令確定不需要進(jìn)行數(shù)據(jù)分割后，根據(jù)指針?biāo)赶虻奈恢?將指針定位后的八路數(shù)據(jù)流全部發(fā)送給自身的40GTUDX;同時(shí)，第兩個(gè)芯片 的20G TUPP根據(jù)配置命令對(duì)接收到的數(shù)據(jù)流進(jìn)行指針定位后，根據(jù)配置命令 確定不需要進(jìn)行數(shù)據(jù)分割后，根據(jù)指針?biāo)赶虻奈恢冒凑請(qǐng)D5中的數(shù)據(jù)走向?qū)?指針定位后的八路數(shù)據(jù)流全部發(fā)送給第一個(gè)芯片的40GTUDX。
步驟54、第一個(gè)芯片的40GTUDX根據(jù)配置命令對(duì)所接收到的共十六路數(shù) 據(jù)流進(jìn)行數(shù)據(jù)交叉后，將交叉后的十六路數(shù)據(jù)流中的八路發(fā)送給自身的20G TUPP，按照?qǐng)D5中的走向?qū)⒘硗獍寺钒l(fā)送給第兩個(gè)芯片的20GTUPP。
步驟55、兩個(gè)芯片的20G TUPP均根據(jù)配置命令確定不需要進(jìn)行數(shù)據(jù)重組 后，根據(jù)配置命令對(duì)所接收到的八路數(shù)據(jù)流進(jìn)行開(kāi)銷(xiāo)插入后，發(fā)送給各自的八 個(gè)2.5G背板SERDES。
步驟56、兩個(gè)芯片的八個(gè)2.5G背板SERDES均將所接收到的并行八路數(shù) 據(jù)流轉(zhuǎn)換成并行的八^各后輸出自身。
在這種方式下運(yùn)行的第兩個(gè)芯片，僅相當(dāng)于20G TUPP,其40G TUDX處 于未使用狀態(tài)，且同樣不使用20GTUPP中的2BITS分割模塊和2BITS重組模 塊。
當(dāng)所述20G TUPP內(nèi)部包括2BITS分割模塊和2BITS重組模塊，且將4塊所述ASIC單芯片通過(guò)特定方式連接的時(shí)候，能夠?qū)崿F(xiàn)80G交叉容量，具體如 圖6A、 6B、 6C、 6D所示，圖6A表示第一個(gè)芯片，6B表示第兩個(gè)芯片，6C表 示第三個(gè)芯片，6D表示第四個(gè)芯片，四個(gè)芯片之間的連接方式如下第一個(gè)芯 片的引腳A、 C、 E分別與第二、第三、第四個(gè)芯片的引腳B相連，第一個(gè)芯 片的引腳A'、 C'、 E'分別與第二、第三、第四個(gè)芯片的引腳F'相連；
第兩個(gè)芯片的引腳A、 C、 E均與第一、第三、第四個(gè)芯片的的引腳D相 連，第兩個(gè)芯片的引腳A'、 C'、 E'分別與第一、第三、第四個(gè)芯片的的引腳F'、 D' 、 B'相連；
第三個(gè)芯片的引腳A、 C、 E分別與第一、第二、第四個(gè)芯片的引腳B、 D、 F相連，第三個(gè)芯片的引腳A'、 C'、 E'均與第一、第二、第四個(gè)芯片的引腳D' 相連；
第四個(gè)芯片的引腳A、 C、 E分別與第一、第二、第三個(gè)芯片的引腳F相連， 第四個(gè)芯片的引腳A'、 C'、 E'均與第一、第二、第三個(gè)芯片的引腳B'相連。
實(shí)現(xiàn)80G交叉容量的工作原理如圖6A、 6B、 6C、 6D所示每個(gè)芯片的 20G TUPP通過(guò)2BIT分割的方式向TUDX輸出八路2BIT分割后得到的2BIT數(shù) 據(jù)流，其中兩路2BIT數(shù)據(jù)流直接進(jìn)入本芯片的40G TUDX，另外六路2BIT數(shù) 據(jù)流采用本芯片內(nèi)的六個(gè)2.5G冗余SERDES輸出，分別輸入到其他三個(gè)芯片 的某兩個(gè)2.5G冗余SERDES。
每個(gè)芯片的40G TUDX收集來(lái)自本芯片20G TUPP的兩路2BIT數(shù)據(jù)流和 來(lái)自六個(gè)2.5G冗余SERDES的其他三個(gè)芯片20G TUPP的六路2BIT數(shù)據(jù)流。
在每個(gè)芯片的40GTUDX中完成80G容量2BIT業(yè)務(wù)的支路交叉后，其中 兩路2BIT數(shù)據(jù)流直接送回本芯片20G TUPP,另六路2BIT業(yè)務(wù)采用本芯片內(nèi) 的六個(gè)2.5G冗余SERDES輸出，分別輸入到其他三個(gè)芯片的某兩個(gè)2.5G冗余 SERDES 。
每個(gè)芯片的20G TUPP收集來(lái)自本芯片40G TUDX的兩路2BIT數(shù)據(jù)流和 來(lái)自六個(gè)2.5G冗余SERDES的其他三個(gè)芯片40G TUDX的6路2BIT數(shù)據(jù)流， 對(duì)收集到的八路2BIT數(shù)據(jù)流進(jìn)行2BIT重組，完成必要的開(kāi)銷(xiāo)插入后，通過(guò)八
15個(gè)2.5G背板SERDES輸出。
實(shí)現(xiàn)80G交叉容量的方法流程結(jié)合圖6A、 6B、 6C、 6D來(lái)進(jìn)行說(shuō)明，包括 以下步驟
步驟61、 CPU對(duì)四個(gè)所述芯片均下發(fā)配置命令。
步驟62、三十二路2.5G數(shù)據(jù)流根據(jù)配置命令每八路分別進(jìn)入各個(gè)芯片的 八個(gè)2.5G背板SERDES，每個(gè)芯片的八個(gè)2.5G背板SERDES均將所接收到的 八路2.5G數(shù)據(jù)流由串行的八路轉(zhuǎn)換成并行的八路后，通過(guò)SERDES—TUPP的 數(shù)據(jù)線(xiàn)將轉(zhuǎn)換后的八路數(shù)據(jù)線(xiàn)發(fā)送給各自的20G TUPP。
步驟63、每個(gè)芯片的20G TUPP根據(jù)配置命令對(duì)接收到的數(shù)據(jù)流進(jìn)行指針 定位后，根據(jù)配置命令進(jìn)行數(shù)據(jù)分割后，得到八路2BITS數(shù)據(jù)流，根據(jù)指針?biāo)?指向的位置將得到的八路2BITS數(shù)據(jù)流中的兩路發(fā)送給自身的40G TUDX,根 據(jù)指針?biāo)赶虻奈恢酶鶕?jù)圖6A、 6B、 6C、 6D中的走向?qū)⒘硗?路中每?jī)陕贩?別分給第二、第三、第四個(gè)芯片。
步驟64、每個(gè)芯片的40G TUDX根據(jù)配置命令對(duì)各自所接收到的共八路數(shù) 據(jù)流進(jìn)行數(shù)據(jù)交叉后，將交叉后的八路數(shù)據(jù)流中的兩路發(fā)送給自身的20G TUPP，按照?qǐng)D6A、 6B、 6C、 6D中的走向?qū)⒘硗?路每?jī)陕贩謩e分給第二、 第三、第四個(gè)芯片的20GTUPP。
步驟65、每個(gè)芯片的20G TUPP均根據(jù)配置命令對(duì)接收到的八路2BITS數(shù) 據(jù)流進(jìn)行數(shù)據(jù)重組后，根據(jù)配置命令進(jìn)行開(kāi)銷(xiāo)插入，之后將開(kāi)銷(xiāo)插入后的八路 數(shù)據(jù)流發(fā)送給各自的八個(gè)2.5G背板SERDES。
步驟66、每個(gè)芯片的八個(gè)2.5G背板SERDES均將所接收到的并行八路數(shù) 據(jù)流轉(zhuǎn)換成并行的八路后輸出自身。
圖7為本發(fā)明2BITS分割和重組示意圖。首先約定串行數(shù)據(jù)流中，高比 特表示位(MSB, most significant bit)在前，低比特表示位(LSB, least significant bit)在后。由圖4可知，將由TUPP進(jìn)行指針定位后的數(shù)據(jù)流中所有數(shù)據(jù)流的 八個(gè)比特位按照從高到低的順序?qū)⒚肯噜彽膬蓚€(gè)比特分割為 一組，且分割后的 各個(gè)組同樣按照MSB在前，LSB再后的原則進(jìn)行排列。如將數(shù)據(jù)流A6]，數(shù)據(jù)流B的[7: 6],數(shù)據(jù)流C的[7: 6]，及數(shù)據(jù)流D的[7: 6]放在同一組， 位于最前面，稱(chēng)之為高位組；將數(shù)據(jù)流A的[5: 4],數(shù)據(jù)流B的[5: 4],數(shù)據(jù) 流C的[5: 4]，及數(shù)據(jù)流D的[5: 4]放在同一組，位于緊鄰高位組的后面，稱(chēng) 之為次高位組；將數(shù)據(jù)流A的[3: 2]，數(shù)據(jù)流B的[3: 2],數(shù)據(jù)流C的[3: 2], 及數(shù)據(jù)流D的[3: 2]放在同一組，位于緊鄰次高位組的后面，稱(chēng)之為次低位位 組；將數(shù)據(jù)流A的[1: 0]，數(shù)據(jù)流B的[1: 0]，數(shù)據(jù)流C的[1: 0],及數(shù)據(jù)流D 的[l: O]放在同一組，位于最后面，稱(chēng)之為低位組，這樣就完成了數(shù)據(jù)流的分 割；重組的方式如下從各個(gè)組中抽取出同一數(shù)據(jù)流的各個(gè)比特位，將同一數(shù) 據(jù)流的各個(gè)比特位按照MSB在前，LSB再后的原則進(jìn)行排列，不同數(shù)據(jù)流的 排列順序與分割前一致。如從各個(gè)組中抽取出數(shù)據(jù)流A的各個(gè)比特位A[7: 6]、 A[5: 4] 、 A[3: 2] 、 A[l: 0],將A數(shù)據(jù)流的各個(gè)比特位按照MSB在前，LSB 再后的原則進(jìn)行排列，采取同樣的方法B、 C、 D三個(gè)數(shù)據(jù)流，因?yàn)榉指钋皵?shù)據(jù) 流A在最前面，所以重組以后也在最前面，這樣，最后排列出來(lái)的數(shù)據(jù)流位置 為A、 B、 C、 D，這樣就將數(shù)據(jù)流恢復(fù)到了分割以前的數(shù)據(jù)流。
通過(guò)以上的步驟，完全可以在單個(gè)芯片的設(shè)計(jì)中兼容多片擴(kuò)容需求。支持 一個(gè)芯片完成20G交叉、兩個(gè)芯片級(jí)聯(lián)完成40G交叉、四個(gè)芯片級(jí)聯(lián)完成80G 交叉，甚至通過(guò)更多芯片的級(jí)聯(lián)實(shí)現(xiàn)更大容量的交叉，且在擴(kuò)容時(shí)只需在原來(lái) 的芯片基礎(chǔ)上進(jìn)行級(jí)聯(lián)，實(shí)現(xiàn)了平滑擴(kuò)容，大大降低了擴(kuò)容成本。
以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。
1權(quán)利要求
1、一種數(shù)據(jù)交叉裝置，其特征在于，該裝置包括至少一個(gè)專(zhuān)用集成電路ASIC單芯片，所述ASIC單芯片包括八個(gè)2.5G背板串并轉(zhuǎn)換器SERDES、一個(gè)20G支路指針定位TUPP、一個(gè)40G時(shí)分交叉矩陣TUDX、四組選擇器，其中，八個(gè)2.5G背板SERDES通過(guò)八路SERDES→TUPP數(shù)據(jù)線(xiàn)和八路TUPP→SERDES數(shù)據(jù)線(xiàn)與20G TUPP相連；20G TUPP通過(guò)八路TUPP→TUDX的數(shù)據(jù)線(xiàn)與40GTUDX相連；40G TUDX通過(guò)八路TUDX→選擇器數(shù)據(jù)線(xiàn)與第三、第四、第五、第六這四組選擇器相連，第三、第四、第五、第六這四組選擇器通過(guò)八路選擇器→TUPP數(shù)據(jù)線(xiàn)與20G TUPP相連。
2、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述ASIC單芯片進(jìn)一步包 括兩組選擇器、十二對(duì)2.5G冗余SERDES，其中，十二對(duì)2.5G冗余SERDES的發(fā)送引腳分別為A、 C、 E、 A'、 C'、 E';接收 引腳分別是B、 D、 F、 B' 、 D'、 F';20G TUPP通過(guò)四路TUPP—SERDES的數(shù)據(jù)線(xiàn)分別與引腳A和C直接相 連，通過(guò)兩路TUPP—選擇器數(shù)據(jù)線(xiàn)與第一選擇器相連，第一選擇器通過(guò)兩路 選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳E相連，20G TUPP還通過(guò)兩路TUPP—選擇器 數(shù)據(jù)線(xiàn)與第二選擇器相連，第二選擇器通過(guò)兩路選擇器—SERDES與引腳A' 相連；引腳B、 D、 F通過(guò)六路SERDES—TUDX的數(shù)據(jù)線(xiàn)與40G TUDX相連， 引腳B'通過(guò)兩路SERDES—TUDX的數(shù)據(jù)線(xiàn)與40GTUDX相連；引腳F通過(guò)兩路SERDES—選擇器數(shù)據(jù)線(xiàn)與第三選擇器相連，第三選擇器 通過(guò)兩路選擇器—TUPP數(shù)據(jù)線(xiàn)與20G TUPP相連；引腳B'、 D'、 F通過(guò)六路SERDES—選擇器數(shù)據(jù)線(xiàn)與第四、第五、第六這 三組選擇器相連，第四、第五、第六這三組選擇器通過(guò)六路選擇器—TUPP數(shù)據(jù)線(xiàn)與20GTUPP相連；40G TUDX通過(guò)兩路TUDX—選擇器與第一選擇器相連，第一選擇器通過(guò) 兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳E相連，通過(guò)兩路TUDX—選擇器數(shù)據(jù)線(xiàn) 與第二選擇器相連，第二選擇器通過(guò)兩路選擇器—SERDES數(shù)據(jù)線(xiàn)與引腳A湘 連，40GTUDX還通過(guò)四路TUDX—SERDES數(shù)據(jù)線(xiàn)與引腳C'、 E'直接相連。
3、 根據(jù)權(quán)利要求2所述的裝置，其特征在于，該裝置包括兩塊所述ASIC 單芯片，第一個(gè)芯片的引腳E通過(guò)兩路1—2數(shù)據(jù)線(xiàn)與第二個(gè)芯片的引腳F相 連，引腳A'、 C'、 E'通過(guò)六路1—2數(shù)據(jù)線(xiàn)分別與第二個(gè)芯片的引腳B'、 D'、 F 相連；第二個(gè)芯片的引腳B、 D、 F通過(guò)六路2—1數(shù)據(jù)線(xiàn)分別與第一個(gè)芯片的引 腳A、 C、 E相連；第二個(gè)芯片的引腳B'通過(guò)兩路2—1數(shù)據(jù)線(xiàn)與第一個(gè)芯片的 引腳A'相連。
4、 根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述20G TUPP內(nèi)部包括 2BITS分割模塊和2BITS重組模塊。
5、 根據(jù)權(quán)利要求4所述的裝置，其特征在于，該裝置包括4塊所述ASIC 單芯片，第一個(gè)芯片的引腳A、 C、 E分別與第二、第三、第四個(gè)芯片的引腳B 相連，第一個(gè)芯片的引腳A'、 C'、 E'分別與第二、第三、第四芯片的引腳F'相連；第兩個(gè)芯片的引腳A、 C、 E均與第一、第三、第四個(gè)芯片的引腳D相連， 第二個(gè)芯片的引腳A'、 C'、 E'分別與第第一、第三、第四個(gè)芯片的引腳F、 D'、 B'相連；第三個(gè)芯片的引腳A、 C、 E分別與第一、第二、第四個(gè)芯片的引腳B、 D、 F相連，第三個(gè)芯片的引腳A'、 C'、 E'均與第一、第二、第四個(gè)芯片的引腳D' 相連；第四個(gè)芯片的引腳A、 C、 E分別與第一、第二、第三個(gè)芯片的引腳F相 連，第四個(gè)芯片的引腳A'、 C'、 E'均與第一、第二、第三個(gè)芯片的引腳B'相連。
6、 一種數(shù)據(jù)交叉方法，其特征在于，該方法包括以下步驟A、 CPU下發(fā)配置命令給數(shù)據(jù)交叉裝置；B、 串行的數(shù)據(jù)流根據(jù)配置命令進(jìn)入交叉裝置后，交叉裝置將串行數(shù)據(jù)流 轉(zhuǎn)換為并行數(shù)據(jù)流后，根據(jù)配置命令對(duì)得到的并行數(shù)據(jù)流進(jìn)行指針定位，得到 指針定位后的數(shù)據(jù)；C、 根據(jù)配置命令判斷是否需要進(jìn)行數(shù)據(jù)分割，若要，則對(duì)指針定位后的 數(shù)據(jù)流進(jìn)行數(shù)據(jù)分割，得到分割后的數(shù)據(jù)，然后執(zhí)行步驟D;否則直接執(zhí)行步 驟D;D、 對(duì)分割后的數(shù)據(jù)或指針定位后的數(shù)據(jù)進(jìn)行全交叉，得到全交叉后的數(shù)據(jù)；E、 根據(jù)配置命令判斷是否需要進(jìn)行數(shù)據(jù)重組，若要，則對(duì)全交叉后的數(shù) 據(jù)進(jìn)行數(shù)據(jù)重組，得到重組后的數(shù)據(jù)，然后執(zhí)行步驟F;否則直接執(zhí)行步驟F;F、 對(duì)重組后的數(shù)據(jù)進(jìn)行開(kāi)銷(xiāo)插入，然后將得到的開(kāi)銷(xiāo)插入后的數(shù)據(jù)由并行 變?yōu)榇休敵鼋徊嫜b置。
全文摘要
本發(fā)明公開(kāi)了一種數(shù)據(jù)交叉裝置，該裝置包括至少一個(gè)專(zhuān)用集成電路ASIC單芯片，所述ASIC單芯片包括八對(duì)2.5G背板串并轉(zhuǎn)換器(SERDES)、20G支路指針定位(TUPP)、40G時(shí)分交叉矩陣(TUDX)。本發(fā)明還公開(kāi)了一種數(shù)據(jù)交叉方法，串行的數(shù)據(jù)流進(jìn)入交叉裝置后，交叉裝置將串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)流后，對(duì)并行數(shù)據(jù)流進(jìn)行指針定位后，對(duì)指針定位后的數(shù)據(jù)流根據(jù)CPU的配置，進(jìn)行數(shù)據(jù)分割后進(jìn)行全交叉，或直接進(jìn)行全交叉，對(duì)全交叉后的數(shù)據(jù)進(jìn)行數(shù)據(jù)重組后進(jìn)行開(kāi)銷(xiāo)插入，或直接進(jìn)行開(kāi)銷(xiāo)插入，最后將得到的開(kāi)銷(xiāo)插入后的數(shù)據(jù)由并行變?yōu)榇休敵觥＠帽景l(fā)明，能夠同時(shí)實(shí)現(xiàn)各種大容量和小容量的交叉，且節(jié)省所使用的芯片。
文檔編號(hào)H04Q11/00GK101621715SQ20081012912
公開(kāi)日2010年1月6日 申請(qǐng)日期2008年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者張志偉, 宜 楊, 煒 黃 申請(qǐng)人:中興通訊股份有限公司