專利名稱：：數(shù)字線性發(fā)送器架構(gòu)的制作方法
技術(shù)領(lǐng)域：
：0002本發(fā)明總的涉及包括射頻信號的數(shù)字至模擬轉(zhuǎn)換的無線通信。更具體地，本發(fā)明涉及無線裝置的發(fā)送路徑中的德爾塔西格瑪數(shù)字至模擬轉(zhuǎn)換器。
背景技術(shù)：
：0003用于使聲音和數(shù)據(jù)的移動通信實現(xiàn)的無線裝置已經(jīng)使用多年。這樣的裝置例如可以包括移動電話和無線使能的個人數(shù)字助理(PDA)。無線裝置優(yōu)選為低功率的以最大化電池壽命，并且優(yōu)選是小的以將其封裝到曰益縮小外觀尺寸的裝置中。圖1是這樣的無線裝置的核心部件的總的框圖。無線核心10包括用于控制無線裝置的專用功能并且用于提供和接收聲音或者數(shù)據(jù)信號到射頻(RF)收發(fā)器芯片14的基帶處理器12。RF收發(fā)器芯片14用于發(fā)送信號的頻率上變頻和所接收信號的頻率降頻。RF收發(fā)器芯片14包括連接到天線18的用于接收來自基站或者另一個移動裝置的所發(fā)送的信號的接收器核心16和用于通過天線18發(fā)送信號的發(fā)送器核心20。本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)該理解圖l是簡化框圖，并且可以包括對于啟用正確操作或者功能性有必要的其他功能塊。0004通常，發(fā)送器核心20用于將來自基帶的電磁信號上變頻到用于發(fā)送的更高的頻率，而在那些高頻信號到達接收器時接收器核心16用于將它們下變頻到它們的初始頻帶，已知該過程分別為上變頻和下變頻(或者調(diào)制和解調(diào))。初始(或者基帶)信號例如可以是數(shù)據(jù)、聲音或者視頻。這些基帶信號可以由諸如麥克風(fēng)或者攝像機的變換器生成，由計算機產(chǎn)生，或者從電子存儲裝置傳送。通常，高頻信號提供比基帶信號更長范圍和更高容4量的信道，并且由于高頻RF信號可以通過空氣傳^燔，所以它們優(yōu)選地用于無線發(fā)送以及硬連線或者光纖信道。所有這些信號總的稱為RF信號，其是電磁信號；也就是，具有一般和無線電波傳播相關(guān)聯(lián)的電磁波譜中的電和磁特性的波形。0005圖2是如圖1中所示的發(fā)送器核心20的公知架構(gòu)的示意圖。如圖2中所示的這樣的發(fā)送器架構(gòu)50包括用于處理數(shù)字信號的數(shù)據(jù)輸入和用于生成在天線處發(fā)送的模擬信號的輸出。相應(yīng)地，發(fā)送器架構(gòu)50將包括數(shù)字和模擬電路二者。0006在圖2中，使用調(diào)制器52數(shù)字調(diào)制要發(fā)送的數(shù)據(jù)，調(diào)制器52使用適用于給定應(yīng)用的同相/正交(IQ)調(diào)制方案。調(diào)制器52的功能是用來提供信號數(shù)據(jù)的正交的I和Q相位。此IQ調(diào)制可以是頻移鍵控(FSK)、最小頻移鍵控(MSK)、高斯最小頻移鍵控(GMSK)、相移鍵控(PSK)、二進制相移鍵控(BPSK)、正交相移鍵控(QPSK)、偏移正交相移鍵控(O-QPSK)，或者任意其它合適的數(shù)字調(diào)制方案。例如，廣泛使用的調(diào)制方案是用于全球移動通信系統(tǒng)(GSM)標準的無線時分多址(TDMA)平臺中的GMSK，但是調(diào)制方案也可以是用于過渡性標準95(IS-95)的無線碼分多址(CDMA)平臺中的QPSK或者O-QPSK。一旦使用調(diào)制器52進行數(shù)字調(diào)制，隨后通過上行采樣器54增加信號的采樣率來提供更高比特率的信號。典型地，所調(diào)制的數(shù)據(jù)信號大約在400KHz，并且上行采樣將數(shù)據(jù)增加到更高的頻率(例如，26MHz)用于進一步處理。一旦進行了上行釆樣，數(shù)據(jù)信號隨后通過重建濾波器56被傳遞，使得數(shù)據(jù)達到相對于較低頻率數(shù)據(jù)值的修正值。0007重建的數(shù)據(jù)信號隨后被傳遞到數(shù)字至模擬轉(zhuǎn)換器(DAC)58，數(shù)字至模擬轉(zhuǎn)換器58表示數(shù)字架構(gòu)轉(zhuǎn)為模擬架構(gòu)的點。典型地，元件52至58的每一個元件由時鐘信號clk驅(qū)動。應(yīng)該理解，較低頻率數(shù)字調(diào)制器52通過時鐘分頻器60被計時，在該時鐘分頻器60中時鐘被除以N,其中N是對于所給定的應(yīng)用和所期望的操作頻率所選擇的整數(shù)值。因此，DAC58后的數(shù)據(jù)信號是模擬信號。由于DAC58所引起的噪聲是通過發(fā)生在DAC58中的數(shù)字到模擬轉(zhuǎn)換過程中的信號的量化所引入的，這樣的模擬信號要求濾波。這樣的濾波通過第二階到第四階濾波器62來實現(xiàn)，并且典型地包括^^知配置中布置的跨導(dǎo)單元、跨導(dǎo)電容器濾波器、金屬-氧化物-硅-電容器(MOS-電容器)濾波器、電阻器-電容器(RC)濾波器和運算放大器電路的組合。這樣的濾波器62用于降低來自DAC58的量化噪聲。0008濾波后的信號隨后在其被驅(qū)至天線之前依次被傳遞到電壓至電流(V2I)轉(zhuǎn)換器64、混頻器66和放大器/輸出驅(qū)動器68。除了第二到第四階濾波器62之外的這個過程被稱為線性直接轉(zhuǎn)換或者線性上變頻。實質(zhì)上，時鐘(未示)被應(yīng)用到混頻器處，其中時鐘頻率等于應(yīng)用到天線之外的信號頻率。例如，如果所期望的天線信號為900MHz，則在混頻器處應(yīng)用的時鐘將是900MHz。使用電流而不是使用電壓來執(zhí)行這樣的線性上變頻通常更容易，因此使用V2I轉(zhuǎn)換器64。應(yīng)該注意到包括線性上變頻的一些處理方法可以僅包括使用輸入的模擬信號。在這樣的例子中，不需要數(shù)字部件(即，包括DAC和之前的部件)。無論如何，由于V2I轉(zhuǎn)換器64是純粹的模擬部件，所以V2I轉(zhuǎn)換器64將產(chǎn)生信號失真。也就是說，當(dāng)V2I轉(zhuǎn)換器64將電壓轉(zhuǎn)換為電流時，不存在精確的線性到線性的轉(zhuǎn)換。而是在這樣的轉(zhuǎn)換中通常存在一定程度的失真。0009當(dāng)前，前面提及的濾波和V2I轉(zhuǎn)換部件在模擬領(lǐng)域中運行。這意味著它們以模擬信號處理來被配置和操作，并且可遭受典型的模擬電路問題。例如，電路傳遞函數(shù)可以在同一芯片上的相同電路之間改變，并且可以從芯片到芯片改變。傳遞函數(shù)的系數(shù)變化將不利地影響其特性，例如諸如其相位和通帶形狀。此外，考慮制造成本，模擬電路不易隨著每一個工藝生產(chǎn)而進行擴展。而另一方面，數(shù)字電路能夠容易擴展。因此，混合電路將趨向于在大小上由模擬電路來支配，從而不必要地增加裝置的面積。0010因此，期望提供一種無線發(fā)送器核心架構(gòu)，其可以降低電路面積消耗，同時最大化數(shù)字域電路的數(shù)量，從而提高信號質(zhì)量。更多的數(shù)字域電路的使用使得可擴展性提高，而最小化由于工藝變化的性能改變。
發(fā)明內(nèi)容0011本發(fā)明的目的是消除或減少之前的依賴模擬電路元件的發(fā)送器核心架構(gòu)的至少一個缺陷。0012在第一方面中，本發(fā)明提供用于發(fā)送射頻(RF)輸出信號的無線裝置發(fā)送器。所述無線裝置發(fā)送器包括輸入級、過釆樣級和數(shù)字至模擬轉(zhuǎn)換器(DAC)。所述輸入級接收所調(diào)制的數(shù)字信號。過采樣級增加所述調(diào)制的數(shù)字信號的頻率以形成大小i位的過采樣的信號，其中，i是大于1的整數(shù)值。所述數(shù)字至模擬轉(zhuǎn)換器(DAC)電路接收所述i位的過采樣的信號，并且執(zhí)行過采樣的信號的j個最低有效位的第一階德爾塔西格瑪(AS)轉(zhuǎn)換6和執(zhí)行過采樣的信號的i-j個最高有效位的加權(quán)的晶體管轉(zhuǎn)換用于產(chǎn)生對應(yīng)的才莫擬信號，其中，j是大于1并小于i的整數(shù)值。在所述第一方面的實施和DAC電路的高頻時鐘的時鐘轉(zhuǎn)換器電路。在本實施例中，所述高頻時鐘包括操作性地布置為將具有低頻的輸入時鐘信號變換為高頻時鐘的鎖相環(huán)和環(huán)形振蕩器。此外，過采樣級包括由壓控振蕩器(VCO)形成的模擬部件，并且所述時鐘轉(zhuǎn)換器電路由至少兩個時鐘分頻器和速率轉(zhuǎn)換電路形成。操作性地布置所述VCO和時鐘轉(zhuǎn)換器電路，使得所述VCO的輸出形成所述高頻時鐘。0013根據(jù)第一方面的另一個實施例，所述^r入級和所述過采^^羊級在數(shù)字域中操作。在第一方面的又一個實施例中，所述DAC電3備包括A￡數(shù)字至模擬轉(zhuǎn)換器和加權(quán)的晶體管數(shù)字至模擬轉(zhuǎn)換器。所述AS數(shù)字至模擬轉(zhuǎn)換器產(chǎn)生對應(yīng)于過采樣的信號的j個最低有效位的第一電流。所述加權(quán)的晶體管數(shù)字至模擬轉(zhuǎn)換器接收所述i-j個最高有效位并且產(chǎn)生i-j個對應(yīng)的電流。在本實施例中，所述DAC電路包括電流求和元件和電流鏡電路。所述電流求和元件產(chǎn)生對應(yīng)于所述第一電流和所述i-j'個對應(yīng)電流的總和的最后的電流。所述電流鏡電路具有用于接收所述最后的電流的第一階濾波電路來提供濾波的最后的電流信號。此外，所述DAC電路包括用于將濾波的最后的電流信號上變頻的混頻器電路。0014在第二方面中，本發(fā)明提供一種用于在無線裝置發(fā)送器中處理射頻(RF)輸出信號的方法。所述方法包括接收所調(diào)制的數(shù)字信號；過采樣所述調(diào)制的數(shù)字信號來獲取大小為i位的過釆樣的信號，其中，i是大于1的整數(shù)值；使用第一數(shù)字至模擬轉(zhuǎn)換方案將過采樣信號的j位轉(zhuǎn)換為第一模擬信號，其中，j是大于1并小于i的整數(shù)值；使用第二數(shù)字至模擬轉(zhuǎn)換方案將過采樣的信號的i-j位轉(zhuǎn)換為至少一個第二才莫擬信號；將所述第一模擬信號和所述至少一個第二模擬信號組合來提供最后的模擬信號；并且執(zhí)行所述最后的模擬信號的第一階濾波。0015根據(jù)第二方面的實施例，所述第一數(shù)字至模擬轉(zhuǎn)換方案包括所述j位的德爾塔西格瑪(AS)數(shù)字至模擬轉(zhuǎn)換來提供第一模擬信號，并且所述第二數(shù)字至模擬轉(zhuǎn)換方案包括所述i-j位的加權(quán)的數(shù)字至模擬轉(zhuǎn)換來提供卜j個第二模擬信號。在第二方面的又一個實施例中，所述第一模擬信號和至少一個第二模擬信號是電流，并且所述組合的步驟包括將所述電流加和來得到最后的電流，所述最后的電流對應(yīng)于所述最后的模擬信號。0016在又一個實施例中，通過使用鎖相環(huán)和環(huán)形振蕩器產(chǎn)生所述時鐘頻率的增加來實現(xiàn)所述過采樣，所述鎖相環(huán)和環(huán)形振蕩器,皮操作性;也布置以將具有低頻的輸入時鐘信號變換為高頻時鐘?？商娲?，通過使用才莫擬部件和時鐘轉(zhuǎn)換器電路產(chǎn)生所述時鐘頻率的增加來實現(xiàn)所述過采樣，所述模擬部件由壓控振蕩器(VCO)形成，所述時鐘轉(zhuǎn)換器電路由至少兩個時鐘分頻器和速率轉(zhuǎn)換電路形成，其中，所述VCO和所述時鐘轉(zhuǎn)換器電路被操作性地布置，使得所述VCO的輸出形成高頻時鐘。0017通過結(jié)合附圖閱讀本發(fā)明的以下具體實施例的描述，對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，本發(fā)明的其他方面和特征將變得明顯。0018以下參照附圖僅通過示例描述本發(fā)明的實施例，其中圖1是無線裝置的公知核心部件的一般框圖；圖2是圖1中所示的發(fā)送器核心的公知架構(gòu)的示意圖；圖3是根據(jù)本發(fā)明的發(fā)送器核心的實施例的示意圖；圖4是根據(jù)本發(fā)明的發(fā)送器核心的替代實施例的示意圖；圖5是如圖3和圖4中所示的D/A轉(zhuǎn)換器和混頻器塊的框圖；和圖6是示出圖5中所示的D/A轉(zhuǎn)換器和混頻器塊的進一步細節(jié)的示意圖。具體實施例方式0019總地來說，本發(fā)明提供用于在無線RF裝置的發(fā)送器核心中減少模擬部件并增加數(shù)字部件的設(shè)備和方法。0020更具體地，本發(fā)明設(shè)法去除圖2的現(xiàn)有技術(shù)的發(fā)送器核心中使用的V2I轉(zhuǎn)換器和第二到第四階模擬濾波器。V2I轉(zhuǎn)換器給發(fā)送信號增加失真并且在芯片上占用了相對大的電路面積。第二到第四階模擬濾波器也是芯片上的大電路。根據(jù)本發(fā)明的實施例，通過降低DAC中的量化噪聲的數(shù)量，能夠從發(fā)送核心移除V2I轉(zhuǎn)換器和第二到第四階模擬濾波器。本。八、、、、0021為了本發(fā)明的目的，使用術(shù)語"過釆樣"和"上行采樣"。8采樣是按照數(shù)字處理來限定，其中數(shù)據(jù)流經(jīng)過插值被擴展為例如從400KHz到26MHz。0022為了降低DAC中的量化噪聲，本發(fā)明規(guī)定了DAC的過釆樣。該過采樣經(jīng)由德爾塔西格瑪(△i:)DAC而被使用并且允許德爾塔西格瑪DAC與提取的數(shù)據(jù)一起更線性地工作。ASDA(M吏用此處沒有進一步詳細描述的AS調(diào)制的公知技術(shù)。量化噪聲中的這樣的降低因此進一步提供濾波需求中的下降，使得僅需要第一階濾波級。本發(fā)明還集成了第一階濾波和具有Ai:DAC的混頻器部件。也就是說，ASDAC接收過采樣的信號并且在產(chǎn)生對應(yīng)模擬信號之前執(zhí)行過采樣的信號的第一階濾波。0023具體參見圖3的發(fā)送核心100,相似的標號將被用于,人現(xiàn)有技術(shù)圖2未改變的部件。更具體地，如前所述將由調(diào)制器52使用適合用于給定應(yīng)用的同相/正交(IQ)調(diào)制方案來數(shù)字調(diào)制將要發(fā)送的數(shù)據(jù)。IQ調(diào)制可以包才舌FSK、MSK、GMSK、PSK、BPSK、QPSK、O-QPSK,或者任意其它合適的數(shù)字調(diào)制方案。一旦被數(shù)字調(diào)制，則經(jīng)由上行采樣器54增加信號的采樣率。例如，所調(diào)制的數(shù)據(jù)信號可以在大約400MHz,使得上行采樣將數(shù)據(jù)增加到更高的頻率(例如，26MHz),用于進一步處理。0024一旦進行了上行采樣，數(shù)據(jù)信號隨后通過重建濾波器56被傳遞，使得將數(shù)據(jù)帶到相對于較低頻率數(shù)據(jù)值的修正值。隨后使用低噪聲D/A轉(zhuǎn)換器和混頻器塊102將所重建的信號轉(zhuǎn)換為模擬信號并且混頻來將模擬信號上變頻到發(fā)送頻率。如下詳細描述的，低噪聲D/A轉(zhuǎn)換器和混頻器塊102包括混合數(shù)字至模擬轉(zhuǎn)換器(HDAC)104和集成的混頻器106。然而根據(jù)本發(fā)明，現(xiàn)在每一電路元件54和56由通過時鐘轉(zhuǎn)換器電路108傳遞的時鐘信號clk驅(qū)動。向在clk頻率處接收數(shù)據(jù)信號的上行釆樣器54提供高頻時鐘hf_clk的時鐘轉(zhuǎn)換器電路108的組合有效形成過采樣級。當(dāng)?shù)皖l數(shù)字調(diào)制器52經(jīng)由時鐘除以N的分頻器60被計時時，上行采樣器54、重建濾波器56以及D/A轉(zhuǎn)換器和混頻器塊102由具有高于clk的頻率的不同時鐘驅(qū)動。0025本實施例的時鐘轉(zhuǎn)換器電路108由配置在反饋環(huán)中的鎖相環(huán)(PLL)IIO和環(huán)形振蕩器112形成，來增加時鐘信號clk。因此，高頻時鐘信號由操作性地布置為將具有低頻(例如，26MHz)的輸入時鐘信號clk變換為高頻時鐘的PLLIIO和環(huán)形振蕩器112產(chǎn)生。這使得采樣率相比圖2的現(xiàn)有技術(shù)發(fā)送核心更高。高頻時鐘將是原始時鐘信號的若干倍(例如，對于纟合定的諸如26MHz的初始時鐘，為lGHz)。PLL110和環(huán)形4展蕩器112的優(yōu)勢在于它們是相對小的電路，占用非常小的芯片面積。0026時鐘轉(zhuǎn)換器電路可以可替代地形成為如圖4的替代發(fā)送核心200所示。圖4中，時鐘轉(zhuǎn)換器電路202包括本地振蕩器或者壓控振蕩器204，除以M電路206以及除以L電路208。在此實施例中，壓控^展蕩器(VCO)204被用于在給定高頻處產(chǎn)生時鐘信號hf—clk來提供合適水平的過采樣。實際上，芯片上已經(jīng)存在的發(fā)送VCO能夠被用作VCO204。然而，發(fā)送VCO提供不同于時鐘頻率clk的頻率。在這樣的例子中，速率轉(zhuǎn)換器210插在調(diào)制器52和上行采樣器54之間。速率轉(zhuǎn)換器210接收除以N的時鐘clk和除以M的VCO時鐘輸出，其中，M是非零整數(shù)值。本領(lǐng)域內(nèi)公知速率轉(zhuǎn)換器，并且速率轉(zhuǎn)換器被用于將信號從一個時鐘域轉(zhuǎn)換到不同的時鐘域，即clk域到VCO域。上行采樣器54和剩余下游的部件接收除以L的VCO輸出，其中，L是大于M的另一個非零整數(shù)。速率轉(zhuǎn)換器210與信號分頻器206和208以及VCO204—起如圖所示組合，以有效提供圖3中所示的可比較的過采樣級的不同實現(xiàn)。盡管速率轉(zhuǎn)換器210會給信號增加噪聲，但是當(dāng)使用2GHz范圍內(nèi)的操作頻率時該噪聲水平并不顯著。0027在圖3或者圖4的實施例中，由過采樣級產(chǎn)生的增加的時鐘頻率也將驅(qū)動低噪聲D/A轉(zhuǎn)換器和混頻器塊102的混合數(shù)字至模擬轉(zhuǎn)換器(HDAC)104。盡管IQ調(diào)制器52、上行采樣器54和重建濾波器106與現(xiàn)有技術(shù)圖2中的相同，但是圖3和圖4中所示的HDAC104和集成的混頻器106以物理連接的方式在電路級被集成。通過參見如關(guān)于圖4詳細描述的低噪聲D/A轉(zhuǎn)換器和混頻器塊102,進一步示出這種集成。低噪聲D/A轉(zhuǎn)換器和混頻器塊102的輸出是包括比現(xiàn)有技術(shù)圖2中的DAC58所產(chǎn)生的模擬信號更低噪聲的模擬信號。因此，消除了進一步模擬濾波的需求。該模擬信號隨后通過輸出驅(qū)動器68傳遞，如圖2中的現(xiàn)有技術(shù)。0028進一步參見圖5，示出圖3和圖4的低噪聲D/A轉(zhuǎn)換器和混頻器塊102的進一步細節(jié)。通常，HDAC104將數(shù)據(jù)信號分為最高有效位(MSB)部分和最j氐有效位部分，其中兩部分^皮互相獨立地處理。由過采樣級產(chǎn)生的所增加的時鐘頻率由HDAC104使用，使得塊102與提取的數(shù)據(jù)一起高線性操作。根據(jù)本發(fā)明，圖4的HDAC104包括兩種不同類型的數(shù)字至模擬轉(zhuǎn)換電路。第一類是加權(quán)晶體管DAC300，并且第二類是ASDAC302。加權(quán)晶體管DAC300將數(shù)據(jù)最高有效位(稱為MSB—DATA)轉(zhuǎn)換為對應(yīng)于每一位的單個電流?！鱥:DAC302將數(shù)據(jù)最低有效位(稱為LSB-DATA)轉(zhuǎn)換為單個電流。這些電流在集成的混頻器106中加在一起來形成相應(yīng)的模擬信號，其隨后由集成混頻器106的混頻電路上變頻。如果數(shù)據(jù)信號是i位，并且LSB_DATA是j位，則MSB_DATA是i-j位。0029圖6是根據(jù)本發(fā)明的實施例示出圖5中所示的低噪聲D/A轉(zhuǎn)換器和混頻器塊102的進一步細節(jié)的框圖?！鱏DAC302包括用于^是供對應(yīng)于LSB—DATA—j的模擬信號的德爾塔西格瑪調(diào)制器310,其中LSB_DATA_j是數(shù)據(jù)信號的最低有效j位，以及提供對應(yīng)于j位的LSB—DATA_j的單個電流的加權(quán)晶體管元件312。所示的德爾塔西格瑪調(diào)制器310和加權(quán)晶體管部件312將使用公知的△S調(diào)制技術(shù)和低成本互補金屬氧化物半導(dǎo)體(CMOS)工藝來實現(xiàn)。通常，△S調(diào)制和CMOS實現(xiàn)是對于半導(dǎo)體領(lǐng)域中的普通技術(shù)人員所公知的技術(shù)細節(jié)。0030加權(quán)晶體管DAC300包括多對的信號延遲元件314和加權(quán)晶體管元件316。每一加權(quán)晶體管元件316可以按不同規(guī)定尺寸進行制作，以當(dāng)其被對應(yīng)的MSB—DATA信號激活時，基于其邏輯位置提供不同的電流。如圖6所示，每一對接收一個MSB—DATA信號并且提供一個電流到集成的混頻器106。因為德爾塔西格瑪調(diào)制器310具有內(nèi)部的處理延遲，所以包括信號延遲元件314以大體上匹配MSB—DATA信號到LSB一DATA信號的轉(zhuǎn)換?？梢酝ㄟ^所實施電路設(shè)計的試驗或者分析/仿真來獲取這種延遲的確定。0031集成的混頻器106包括用于接收和加和由加權(quán)晶體管DAC300和Ai:DAC302產(chǎn)生的電流的求和元件320,以提供最后的電流。求和元件320可以是能夠提供對應(yīng)于其接收的集合電流的單個電流的任意公知電路。由所示晶體管322、324形成的電流鏡使用第一階濾波器接收最后的電流。由包括電阻器326和電容器328的RC電路形成第一階濾波器。所濾波的最后的模擬電流信號隨后被提供給混頻器元件330。雖然沒有示出，但是可以使用公知的無源混頻器或者有源混頻器電路來實現(xiàn)混頻器元件330。0032圖6中的集成的混頻器106的當(dāng)前所示的實施例包括電路元件320、322、324、326、328和330。但是，應(yīng)該注意到集成的混頻器106的任意部分可以被包括作為圖5中所示HDAC104的部分。因此，通過僅對于數(shù)據(jù)信號的最低有效位使用德爾塔西格瑪數(shù)字至模擬轉(zhuǎn)換器，由德爾ii塔西格瑪數(shù)字至模擬轉(zhuǎn)換器引入的任意噪聲因由其提供的電流貢獻相對小，所以將對系統(tǒng)產(chǎn)生較小影響。最低有效位的數(shù)量的選擇將依賴于總的期望的分辨度和電路所引入的可接受的噪聲的數(shù)量。0033根據(jù)圖中所示的實施例的示例，可以理解量化噪聲對上行采樣位(即信號對噪聲的比值(SNR))為非線性的和基于信號的。此處，可以通過公式1計算SNR,其中，N是位的數(shù)量，f;是釆樣頻率，并且BW是信號帶寬。SNR=6*N+1Olog(i;/(2*BW))公式0034對于GSM標準，以下規(guī)范已經(jīng)建立。對于lOOKHz帶寬在20MHz處噪聲濾波的情況下，噪聲應(yīng)該低于-85犯m-101og(100k)=-135dBm/Hz。對于30dBm輸出，相位噪聲應(yīng)該小于-l65dBc/Hz。20MHz處的SNR應(yīng)該小于30-(-85)=115dB。允許10dB裕度的情況下，SNR在GSM許可頻帶(LB)中對于20MHz噪聲應(yīng)該不低于125dB。為了滿足125dB的目標，以下表1結(jié)合采樣頻率來概述對于不同位大小的信號的濾波需求。表1<table>tableseeoriginaldocumentpage12</column></row><table>0035對于具有26MHz采樣頻率的8位信號，SNR大約70dB。因此，8位信號要求20MHz處的55dB的濾波，其由第三階濾波提供。對于具有1GHz上行釆樣的8位信號，SNR大約87dB并且因此要求20MHz處的38dB的濾波。這種類型的濾波由第二階濾波提供。對于具有1GHz采樣頻率的io位信號，SNR大約98dB并且因此要求20MHz處的27dB的濾波，其也由第二階濾波提供。對于具有l(wèi)GHz采樣頻率的11位信號，SNR大約105dB并且因此要求20MHz處的20dB的濾波，其可以由第一階濾波提供。如從表l中明顯看到的，在高頻處的過采樣和由較多數(shù)量的位表示的信號的組合能夠在變換后的因此是放寬的濾波要求中導(dǎo)致較低的噪聲。由于第一階濾波器比第三階濾波器小得多，則這樣導(dǎo)致在電路面積中顯著的節(jié)約。0036進一步關(guān)于圖6的特定示例實施例，討論使用i^2位信號的例子。對于12位，HDAC104將被配置為具有8位加權(quán)元件DAC300和4位Ai:DAC302。因此，j=4且通過公式2全會出Af的帶寬上fs/2處的第一階Ai:的Ai:調(diào)制(DSM)噪聲。<formula>formulaseeoriginaldocumentpage13</formula>公式2進一步，公式3給出由于AS調(diào)制在fs/2處噪聲的SNR。<formula>formulaseeoriginaldocumentpage13</formula>J公式0037對于i=12并且j=4時應(yīng)用公式2和公式3,SNR在fs/2處是124dB。在第三代合作項目(3GPP)的情況中，92db的要求是標準中的最差情況頻率，本發(fā)明的實施例因此符合并且超越該標準。0038因此所示并且此處所描述的發(fā)送器核心架構(gòu)表示最大化數(shù)字電路數(shù)量的架構(gòu)。本領(lǐng)域內(nèi)的普通技術(shù)人員可以理解這樣的發(fā)送器路徑配置將更容易實現(xiàn)，因為相比此處所述的現(xiàn)有技術(shù)其模擬部件更少。從而通過有利地僅使用電流加和，本發(fā)明在DAC中采用△S調(diào)制得到更高的位率。這樣就消除了對于任意V2I元件的需求并且大體上降低了濾波需求。0039前述本發(fā)明的發(fā)送器核心的所列部件不是全面的，并且本領(lǐng)域內(nèi)任意普通技術(shù)人員將理解到特定配置將依據(jù)所擁護的通信標準和所選擇的發(fā)送器架構(gòu)。并且，本發(fā)明的上述實施例僅用于示例。在不脫離所附的權(quán)利要求所單獨限定的本發(fā)明保護范圍之內(nèi)，本領(lǐng)域技術(shù)人員可以對具體實施例進行各種替換、修改和變更。1權(quán)利要求1、一種用于發(fā)送射頻(RF)輸出信號的無線裝置發(fā)送器，所述無線裝置發(fā)送器包括輸入級，用于接收所調(diào)制的數(shù)字信號；過采樣級，用于增加所述調(diào)制的數(shù)字信號的頻率以形成大小i位的過采樣的信號，其中，i是大于1的整數(shù)值；和數(shù)字至模擬轉(zhuǎn)換器(DAC)電路，用于接收所述i位的過采樣的信號，所述DAC電路執(zhí)行過采樣的信號的j個最低有效位的第一階德爾塔西格瑪(Δ∑)轉(zhuǎn)換和執(zhí)行過采樣的信號的i-j個最高有效位的加權(quán)晶體管轉(zhuǎn)換，用于產(chǎn)生對應(yīng)的模擬信號，其中，j是大于1并小于i的整數(shù)值。2、根據(jù)權(quán)利要求1所述的無線裝置發(fā)送器，其中，所述過釆樣級包括產(chǎn)生用于驅(qū)動至少一個上行采樣電路、一個重建濾波器電路和所述DAC電路的高頻時鐘的時鐘轉(zhuǎn)換器電路。3、根據(jù)權(quán)利要求2所述的無線裝置發(fā)送器，其中，產(chǎn)生所述高頻時鐘的所述時鐘轉(zhuǎn)換器電路包括操作性地布置為將具有低頻的輸入時鐘信號變換為所述高頻時鐘的鎖相環(huán)和環(huán)形振蕩器。4、根據(jù)權(quán)利要求2所述的無線裝置發(fā)送器，其中，所述過采樣級包括由壓控振蕩器(VC0)形成的模擬部件，并且所述時鐘轉(zhuǎn)換器電路由至少兩個時鐘分頻器和速率轉(zhuǎn)換電路形成，其中所述vco和所述時鐘轉(zhuǎn)換器電路被操作性地布置以便所述VC0的輸出形成所述高頻時鐘。5、根據(jù)權(quán)利要求1所述的無線裝置發(fā)送器，其中，所述輸入級和所述過采樣級在數(shù)字域中操作。6、根據(jù)權(quán)利要求1所述的無線裝置發(fā)送器，其中，所述DAC電路包括△S數(shù)字至模擬轉(zhuǎn)換器，用于產(chǎn)生對應(yīng)于過采樣的信號的j個最低有效位的第一電流，和加權(quán)晶體管數(shù)字至模擬轉(zhuǎn)換器，用于接收所述i-j個最高有效位并且產(chǎn)生i-j個對應(yīng)的電流。7、根據(jù)權(quán)利要求6所述的無線裝置發(fā)送器，其中，所述DAC電路包括電流求和元件，用于產(chǎn)生對應(yīng)于所述第一電流和所述i-j個對應(yīng)電流的總和的最后的電流，和電流鏡電路，具有用于接收所述最后的電流的第一級濾波電路來提供濾波的最后的電流信號。8、根據(jù)權(quán)利要求7所述的無線裝置發(fā)送器，其中，所述DAC電路包括用于將濾波的最后的電流信號上變頻的混頻器電路。9、一種用于在無線裝置發(fā)送器中處理射頻(RF)輸出信號的方法，所述方法包括接收所調(diào)制的數(shù)字信號；過采樣所述調(diào)制的數(shù)字信號來獲取大小i位的過采樣的信號，其中i是大于1的整數(shù)值；使用第一數(shù)字至模擬轉(zhuǎn)換方案將過采樣的信號的j位轉(zhuǎn)換為第一模擬信號，其中j是大于1并小于i的整數(shù)值；使用第二數(shù)字至模擬轉(zhuǎn)換方案將過采樣的信號的i-j位轉(zhuǎn)換為至少一個第二模擬信號；將所述第一模擬信號和所述至少一個第二模擬信號組合來提供最后模擬信號；并且執(zhí)行所述最后的模擬信號的第一級濾波。10、根據(jù)權(quán)利要求9所述的方法，其中，所述第一數(shù)字至模擬轉(zhuǎn)換方案包括所述j位的德爾塔西格瑪(△i:)數(shù)字至模擬轉(zhuǎn)換來提供第一模擬信號。11、根據(jù)權(quán)利要求9所述的方法，其中，所述第二數(shù)字至模擬轉(zhuǎn)換方案包括所述i-j位的加權(quán)數(shù)字至模擬轉(zhuǎn)換來提供i-j個第二模擬信號。12、根據(jù)權(quán)利要求9所述的方法，其中，所述第一模擬信號和至少一個第二模擬信號是電流。13、根據(jù)權(quán)利要求12所述的方法，其中，所述組合的步驟包括將所述電流加和來得到最后的電流，所述最后的電流對應(yīng)于所述最后的才莫擬信號。14、根據(jù)權(quán)利要求9所述的方法，其中，通過使用鎖相環(huán)和環(huán)形振蕩器產(chǎn)生所述時鐘頻率的增加來實現(xiàn)所述過采樣，所述鎖相環(huán)和環(huán)形振蕩器被操作性地布置以將具有低頻的輸入時鐘信號變換為高頻時鐘。15、根據(jù)權(quán)利要求9所述的方法，其中，通過使用模擬部件和時鐘轉(zhuǎn)換器電路產(chǎn)生所述時鐘頻率的增加來實現(xiàn)所述過采樣，所述模擬部件由壓控振蕩器(VC0)形成，所述時鐘轉(zhuǎn)換器電路由至少兩個時鐘分頻器和速率轉(zhuǎn)換電路形成，其中所述VC0和所述時鐘轉(zhuǎn)換器電路被操作性地布置使得所述VCO的輸出形成高頻時鐘。全文摘要一種用于射頻信號的數(shù)字至模擬轉(zhuǎn)換的數(shù)字線性發(fā)送器。所述發(fā)送器包括無線裝置的發(fā)送路徑中的德爾塔西格瑪(Δ∑)數(shù)字至模擬轉(zhuǎn)換器(DAC)和加權(quán)信號數(shù)字至模擬轉(zhuǎn)換器來降低對相對大的模擬部件的依賴。Δ∑DAC轉(zhuǎn)換過采樣的信號的最低有效位，而加權(quán)的信號數(shù)字至模擬轉(zhuǎn)換器轉(zhuǎn)換過采樣的信號的最高有效位。發(fā)送器核心包括用于提供過采樣的調(diào)制的數(shù)字信號的部件，該數(shù)字信號隨后在產(chǎn)生對應(yīng)的模擬信號之前經(jīng)受過采樣的信號的第一階濾波。所述設(shè)備和方法在無線RF裝置的發(fā)送器核心架構(gòu)中減少了模擬部件并且增加了數(shù)字部件。文檔編號H04B1/04GK101647202SQ200780051667公開日2010年2月10日申請日期2007年12月14日優(yōu)先權(quán)日2006年12月22日發(fā)明者A·貝拉奧爾,T·曼庫申請人:艾色拉加拿大公司