專利名稱：時碼轉(zhuǎn)換移位脈沖產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于無線電技術(shù)領(lǐng)域，具體涉及到時碼轉(zhuǎn)換移位脈沖產(chǎn)生器。
技術(shù)背景根據(jù)國家標準局《利用電視信號傳遞標準時間頻率》(GB7402—87)的規(guī)定， 我國把標準時間和標準頻率插在中央臺電視信號場逆程的第16行和第329行內(nèi)。 電視信號場逆程的第16行內(nèi)以行同步前沿為基準，依次排列為-標識應沖是寬為2 u s、幅度為0. 7V±0. 7mV的矩形脈沖。所傳送的時頻信號 與標識脈沖前沿保持準確的時間關(guān)系，以便接收解調(diào)。標準頻率為調(diào)制在20 u s寬矩形脈沖上的lMHz正弦波，峰一波峰值為0.7V 土0.7mV，每行傳送20周，從正半周過零點起始。秒脈沖為每秒一次的矩形脈沖，脈沖寬度為2ns，幅度為0.7V土0.7mV，脈 沖前沿半幅度點處是秒的起始時刻。由于電視信號的頻帶(鄰頻調(diào)制6MHz)很寬， 故可以傳送前沿很陡的秒脈沖，用之進行時間比對，'精度較高。時間編碼包括時、分、秒，以不歸零的BCD碼4鏈。碼元寬度為lus，幅度 為0.7V土0.7mV。時間編碼共有20位，其排列A^E至右時的十位占2個脈沖，個位 占4個脈沖；分的十位占3個脈沖，個位占4個脈沖；秒的十位占3個脈沖，個位 占4個脈沖。329行波形與16行相似，只是329行中無秒脈沖，無時間碼。利用衛(wèi)星轉(zhuǎn)發(fā)的 CCTV-1信號中329行時間編碼處的內(nèi)容換成了衛(wèi)星時間延遲修正值，可供利用衛(wèi)星 電視信號進行時間同步時做時間延遲修正。中央電視臺有一臺商品小銫鐘控制彩色同步機，進而控制發(fā)播出去的彩色電視 信號中的彩色副載波信號，行、場同步信號，場消隱期間16行的標準頻率和秒脈 沖，它們都是銫原預產(chǎn)生的。在北京地區(qū)，電視信號中的秒、標準頻率(包括副 載波)的準確度優(yōu)于1X10—12。標準時間的時刻準確度優(yōu)于3ns。 |諒以外各地的 秒、標準頻率的準確度優(yōu)于5X1(T12。這是一種便利的、優(yōu)質(zhì)的時頻資源，由此，
利用電視信號定時、校頻的設(shè)備也艇而生。但當時受技術(shù)剝牛限制，集成腿度 低，電路設(shè)計復雜、可靠性差、誤碼率高、成本高，不便于推廣應用。 發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題在于3^,校頻設(shè)備的缺點，離一種設(shè)計 合理、性能可靠、精度高的時碼轉(zhuǎn)換,脈沖產(chǎn)生器。解決，技術(shù)問題所采用的技術(shù)方案是它包括數(shù)字延遲電路，移位脈沖形成 電路，該電路的輸入端接數(shù)字延遲電路；串并行轉(zhuǎn)換電路；該電路的輸入端接, 脈沖形成電路。本實用新型的數(shù)字延遲電路為集成電路U1A的1腳接集成,U2B的6腳、2腳和4腳接5V電源正極、6腳接集成鵬U3A的2腳和誠電路U3B的14腳以 及集成電路U4A的2腳，集成電路U3A的4腳接3腳以及集成電路U5A的1腳、6 腳接集成電路U5A的2腳、7腳接集成電路U3B的15腳，集成電路U3B的12腳接 13腳和集成電路U6A的1腳、9腳接集成電路U4A的1腳和集成電路U6A的2腳， 集成電路U4A的4腳接集成電路U5A的5腳，集成i^ U6A的3腳接集成電路U5A 的4腳，集成電路U5A的6腳接移位脈沖形成電路。本實用新型的移W:沖形成電路為集成電路U1B的11腳接數(shù)字延遲電路以 及集成電路U2B的4腳和5腳、10腳和12腳接5V電源正極、13腳接集成電路U2A 的3腳、8腳,成電路U7B的14腳和集成電路U8A的2腳以M成電路U8B的 14抓集成電路U2A的1腳和2腳驗成電路U8B的11腳，集成電路U8B的13 腳接12腳、15腳接集成TOU8A的7腳，集成電路U8A的3腳接4腳，10MHz脈 沖頻率信號從集成電路U7B的15腳輸入，集成電路U7B的12腳接13腳，集成電 路U7B的9腳和集成電路U8A的1腳接串并行轉(zhuǎn)換電路。本實用新型將標準時間和標準頻率插在中央電視臺電視信號場逆程的第16行 和第329行內(nèi)，接收解調(diào)全電視信號中第16行的時間信號。采用了小數(shù)時間延遲, 時間碼元中間作為,脈沖的采樣點。即fM用普通10MHz晶 蕩器產(chǎn)生移位脈 沖，所引起的頻率漂移、相位抖動，也不會出現(xiàn)錯碼、誤碼，給用戶麟一個性能 可靠的、精度高的時碼解調(diào)裝置。本實用新型具有設(shè)計合理、性能可靠、精度高等 優(yōu)點，可以在精密時間用戶推廣使用。

圖1是本實用新型的電氣原理方框圖。圖2是本實用新型一個實施例的電子線路原理圖。
具體實施方式

以下結(jié)合附圖和實施例對本實用新型進一步詳細說明，但本實用新型不限于這 些實施例。圖1是本實用新型的電氣原理方框圖，參見圖l。在圖1中，本實用新型是由 數(shù)字艦電路、^E沖形成電路和串并行轉(zhuǎn)換電路連接構(gòu)成。數(shù)字延遲電路的輸 出端接移位脈沖形成電路，移位脈沖形成電路的輸出端接串并行轉(zhuǎn)換電路。數(shù)字延遲電路用10MHz脈沖頻率信號作為計數(shù)時鐘對輸入的時間碼識別脈沖信 號進行數(shù)字延遲，輸出與時間碼識別脈沖前沿相距29. 5微秒的窄脈沖信號到雜 脈沖形成電路。,脈沖形成電路對以29. 5微秒SiS脈沖信號作為移位脈沖采樣 起點產(chǎn)生20個^E沖，20個移,沖串并行轉(zhuǎn)換電路，串并行轉(zhuǎn)換電路對20 個移位脈沖的lMHz脈沖信號經(jīng)過轉(zhuǎn)換后輸出從高位到低位并行的時間碼。在圖2中，本實施例的數(shù)字延遲電路由集成電路U1A、集成電路U2B、集成電 路U3A、集成電路U3B、集成電路U4A、集成電路U5A、集成電路U6A連接構(gòu)成，集 成電路U1A的型號為7474，集成電路U2B的型號為74LS00, U3A和集成 電路U3B的型號為74390，集成電路U4A的型號為74393，集成電路U5A的型號為 7421，集成電路U6A的型號為7408。時間碼識別脈沖信號Pl從集成電路U1A的3 腳輸入，lOMHz頻率脈沖信號P2從集成電路U3A的1腳輸入并輸入到移位脈沖形成 電路。集成電路U1A的1腳接集成電路U2B的6腳、2腳和4腳接5V電源正極、6 腳接集成電路U3A的2腳和集成電路U3B的14腳以及集成電路U4A的2腳，集成 電路U3A的4腳接3腳以及集成電路U5A的1腳、6腳接集成電路U5A的2腳、7 腳接集成電路U3B的15腳，集成電路U3B的12腳接13腳和集成電路U6A的1腳、 9腳接集成電路U4A的1腳和集成電路U6A的2腳，集成電路U4A的4腳接集成電 路U5A的5腳，集成電路U6A的3腳接集成電路U5A的4腳，集成電路U5A的6腳 接移位脈沖形成電路。時間碼識別脈沖信號Pl人雄成幡U1A的3腳輸入，集成幌U1A為D觸發(fā) 器，集成電路UlA的6腳輸出低電雅號至ij誠鵬U3A的2腳、誠電路U3B的 14腳、,電路U4A的2腳。集成電路U3A和集成,U3B為雙+it制計數(shù)器，集
成電路U5A為雙十六進制計數(shù)器，這時，計數(shù)器開始計數(shù)。計數(shù)器的時鐘由輸入的 10鹿z頻率脈沖信號P2到誠電路U3A的1腳。集成電路U3A計數(shù)到10個脈沖時， 在集成電路U3A的7腳輸出脈沖到集成鵬U3B的15腳。集成鵬U3B計數(shù)到100 個脈沖時，集成鵬U3B的9腳輸出脈沖至lj集成電路U4A的1腳。誠電路U4A計 數(shù)到200個脈沖時，集成電路U4A的4腳輸出高電平到集成電路U5A的5腳。集成 電路U3B的13腳輸出高電平到集成電路U6A的1腳，集成電路U3B的9端輸出高 電平到集成電路U6A的2腳，經(jīng)與邏輯在集成電路U6A的3腳輸出高電平，并加到 集成電路U5A的4腳；集成電路U3A的3腳輸出高電平到集成鵬U5A的1腳，集 成電路U3A的6腳輸出高電平到集成電路U5A的2腳。根據(jù)BCD碼，集成電路U4A 為百位，輸出2，集成電路U3B為十位，輸出9，集成電路U3A為個位，輸出5。計 數(shù)器計數(shù)到295個脈沖時，集成電路U5A的6端輸出高電平至瞧成鵬U2B的4、 5 腳，經(jīng)反相，集成電路U2B的6腳輸出低電平到集成電路U1A的1腳，使D觸發(fā)器 復位，集成電路U1A的6腳變成高電平，計數(shù)器停止計數(shù)。集成電路U5A的6腳輸 出一個窄脈沖信號。由于lOMHz的周期為0.1微秒，計數(shù)295個脈沖，所用時間是 29. 5微秒。集成電路U5A的6腳輸出一個窄脈沖與識別脈沖前沿相距29. 5微秒， 輸出到移位脈沖形成電路。
本實施例的,脈沖形成電路由集成電路U1B、皿電路U2A、集成^ilU7B、 集成電路U8A、集成電路U8B連接構(gòu)成，集成電路U1B的型號為7474，集成電路U2A 的型號為74LS00，集成電路U7B、集成電路U8A、集成電路U8B的型號為74LS390。 集成電路U1B的11腳接集成電路U2B的4腳和5腳以及集成超絡(luò)U5A的6腳、10 腳和12腳接5V電源正極、13腳接集成電路U2A的3腳、8腳接集成電路U7B的14 腳和集成電路U8A的2腳以及集成電路U8B的14抓集成鵬U2A的1腳和2腳 接集成電路U8B的11腳，集成電路U8B的13腳接12腳、15腳接集成電路U8A的 7腳，集成電路U8A的3腳接4腳，10MHz脈沖頻率信號膽成電路U7B的15腳輸 入，集成電路U7B的12腳接13腳，集成電路U7B的9腳和集成電路U8A的1腳接 串并行轉(zhuǎn)換電路。數(shù)字延遲電路輸出29. 5微秒艦脈沖信號到D觸發(fā)^**暢U1B的11腳， 集成電路U1B的8腳輸出低電，號至lj集成電路U7B的14腳、 U8A的2、 集成電路U8B的14腳。集成電路U7B、集成電路U8A、集成電路U8B為雙+3ft制計
數(shù)器。計數(shù)器的B寸鐘是由P2輸入的10MHz脈沖頻率信號至蝶成電路U7B的15腳。 計數(shù)到10個脈沖時，,電路U7B的9端輸出1個脈沖到集成電路U8A的1腳， 計數(shù)到100個脈沖，集成電路U8A的7腳輸出1個脈沖到集成電路U8B的15腳， 計數(shù)到200個脈沖，集成電路U8B的11腳輸出一個高電平信號到集成電路U2A的1、 2腳，經(jīng)反相，集成電路U2A的3端輸出一^f氐電平送到D觸發(fā)l^^成電路UlB的 13腳，使D觸發(fā)器復位，集成電路U1B變成高電平，計數(shù)器停止計數(shù)。計時器計數(shù) 到200個脈沖，由于計M沖頻率為lOMHz，因此，在集成電路U7B的9腳形成了 lMHz頻率，20個移位脈沖輸出到串并行轉(zhuǎn)換電路。本實施例的串并行轉(zhuǎn)換電路由集成電路U9、集成電路UIO、集成電路U11連接 構(gòu)成，集成電路U9、集成電路UIO、集成電路mi的型號為74LS164。集成電路U9、 集成電路UIO、集成電路Ul 1的8腳接集成電路U7B的9腳和集成電路U8A的1腳， 集成電路Ull的13腳接集成電路U10的1腳,集成電路U10的13腳接集成電路U9 的1腳，集成電路U9的2腳和9腳、集成電路U10的2腳和9腳、集成電路Ull 的2腳和9腳接5V電源正極。，脈沖形成電m出的20個,脈沖到集成,U9、集成電路UIO、集成 電路U11的8腳。電視的時間碼信號從P3輸入到集成電路U11的1腳。集成電 路U9、集成電路UIO、集成電路U11是串行到并行8位移位寄存器。集成電路Ull 的13腳第8位輸出到集成電路U10的1腳串行輸入，集成TO U10的13腳第8位 輸出到集成電路U9的1腳串行輸入。由于時間碼是一個20位串行信號，經(jīng)20個 移位脈沖靴后，集成電路U9的6腳輸出最后一位時間碼。經(jīng)轉(zhuǎn)船的并行時間 碼由集成電路U9的6、 5、 4、 3腳從高位到低位輸出，由集成鵬U10的13、 12、 11、 10、 6、 5、 4、 3腳從高位到低位輸出，由集成鵬U11的13、 12、 11、 10、 6、 5、 4、 3腳從高位到低位輸出。
權(quán)利要求1、一種時碼轉(zhuǎn)換移位脈沖產(chǎn)生器，其特征在于它包括數(shù)字延遲電路；移位脈沖形成電路，該電路的輸入端接數(shù)字延遲電路；串并行轉(zhuǎn)換電路；該電路的輸入端接移位脈沖形成電路。
2、 按照權(quán)利要求1所述的時碼轉(zhuǎn)換^E沖產(chǎn)生器，，征在于所說的數(shù)字 延遲電珞為集成電路U1A的1腳m^電路U2B的6腳、2腳和4腳接5V電源正 極、6腳接集成電路U3A的2腳和集成電路U3B的14腳以膽成電路U4A的2腳， 集成電路U3A的4腳接3腳以及集成電路U5A的1腳、6腳接集成電路U5A的2腳、 7腳接集成電路U3B的15腳，集成鵬U3B的12腳接13腳和集成電路U6A的1 腳、9腳接集成電路U4A的1腳和集成鵬U6A的2腳，集成電路U4A的4腳接集 成電路U5A的5腳，集成鵬U6A的3腳接誠鵬U5A的4腳，誠電路U5A的 6腳接移位脈沖形成電路。
3、 按照權(quán)利要求1所述的時碼轉(zhuǎn)換^E沖產(chǎn)生器，其特征在于所說的移位 脈沖形成電珞為集成電路U1B的11腳接數(shù)字Mm^以及集成^ U2B的4腳 和5腳、10腳和12腳接5V電源正極、13腳接集成電路U2A的3腳、8腳接集成電 路U7B的14腳和集成電路U8A的2腳以及集成電路U8B的14腳，集成電路U2A的 1腳和2腳接集成電路U8B的11腳，集成電路U8B的13腳接12腳、15腳接集成 電路U8A的7腳，集成電路U8A的3腳接4腳，10MHz脈沖頻率信號從集成電路U7B 的15腳輸入，集成電路U7B的12腳接13抓集成電路U7B的9腳和集成電路U8A 的1腳接串并行轉(zhuǎn)換電路。
專利摘要一種時碼轉(zhuǎn)換移位脈沖產(chǎn)生器，包括數(shù)字延遲電路、輸入端接數(shù)字延遲電路的移位脈沖形成電路、輸入端接移位脈沖形成電路的串并行轉(zhuǎn)換電路。本實用新型將標準時間和標準頻率插在中央電視臺電視信號場逆程的第16行和第329行內(nèi)，接收解調(diào)全電視信號中第16行的時間信號。采用了小數(shù)時間延遲，時間碼元中間作為移位脈沖的采樣點。即使采用普通10MHz晶體振蕩器產(chǎn)生移位脈沖，所引起的頻率漂移、相位抖動，也不會出現(xiàn)錯碼、誤碼，給用戶提供一個性能可靠的、精度高的時碼解調(diào)裝置。本實用新型具有設(shè)計合理、性能可靠、精度高等優(yōu)點，可以在精密時間用戶推廣使用。
文檔編號H04N5/06GK201032735SQ20072003189
公開日2008年3月5日 申請日期2007年5月30日 優(yōu)先權(quán)日2007年5月30日
發(fā)明者梁雙有 申請人:中國科學院國家授時中心