專利名稱：數(shù)據(jù)內(nèi)容的掃描電路與其掃描方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種數(shù)據(jù)內(nèi)容掃描電路，其尤其指一種網(wǎng)絡(luò)數(shù)據(jù)內(nèi)容的掃 描電^^與掃描方法。
背景技術(shù)：
現(xiàn)今電腦科技的技術(shù)越來越發(fā)達(dá)，傳輸速率與傳輸頻寬也隨著科技的進(jìn) 步而提高，因此可傳送的數(shù)據(jù)流量也就越大。由于各種因素，在傳輸中的數(shù) 據(jù)可能會(huì)因此夾帶病毒或是廣告網(wǎng)頁等，進(jìn)而拖慢系統(tǒng)的處理速度甚至使系 統(tǒng)中毒而無法正常運(yùn)作。因此，現(xiàn)今系統(tǒng)的許多應(yīng)用中，像是網(wǎng)絡(luò)管理交換
器(Web Switch)、負(fù)載平衡器(Load balancer)以及病毒防御等等，會(huì)對數(shù)據(jù) 的內(nèi)容逐一才企查，以避免發(fā)生上述問題，此即為內(nèi)容掃描(content scanning)。
請參閱圖1，為公知技術(shù)的數(shù)據(jù)內(nèi)容的掃描電路。如圖所示，掃描電路 10，包括多比較器20，，該多個(gè)比較器20，由于不確定所要搜尋的包數(shù)據(jù)的 內(nèi)容在哪個(gè)位置，所以必須要對此包數(shù)據(jù)的所有內(nèi)容逐一掃描，以確保不會(huì) 有掃描遺漏的情形發(fā)生，如圖1所示，在比對完此包數(shù)據(jù)的第一字節(jié)到第五 字節(jié)后，接著必須比對第二字節(jié)到第六字節(jié)，因此通常必須將第二字節(jié)到第 五字節(jié)先寄存起來，以作為下一次比對的用。又，由于掃描電路應(yīng)用范圍較 廣，且每種應(yīng)用分類的依據(jù)皆有所不同，故每個(gè)規(guī)則(rules)的長度亦會(huì)有所 不同，例如當(dāng)需要掃描的規(guī)則共有IO個(gè)，但其中規(guī)則的長度最短的可能僅有 兩三個(gè)字節(jié)(Bytes),但最長的規(guī)則卻可能有幾十個(gè)字節(jié)?，F(xiàn)今為解決上述的 每一個(gè)規(guī)則的長短不同的問題，會(huì)設(shè)定每一個(gè)規(guī)則的大小一定，若要設(shè)定較 短的規(guī)則，則設(shè)置一掩模22' (mask),再用比較器20'比對以確認(rèn)是否符合 所要掃描的數(shù)據(jù)，如此不但浪費(fèi)額外的寄存空間以作為比較之用，同時(shí)在電 路實(shí)作上亦較為復(fù)雜，且對于較長的規(guī)則需有較大的寄存空間。
因此本發(fā)明針對上述問題而提出 一種數(shù)據(jù)內(nèi)容的掃描電路與方法，可節(jié) 省電路面積，又可動(dòng)態(tài)設(shè)定掃描規(guī)則的長度，以增加掃描的靈活性，并可縮短掃描時(shí)間。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提供一種數(shù)據(jù)的掃描電路與方法，掃描出輸入 數(shù)據(jù)的部分?jǐn)?shù)據(jù)是否符合掃描規(guī)則，以達(dá)節(jié)省電路的復(fù)雜度、節(jié)省成本與提 高掃描效率的目的。
本發(fā)明的目的之一，在于提供一種數(shù)據(jù)的掃描電路與方法，其可動(dòng)態(tài)設(shè) 定掃描MJ'J的長度，以增加掃描的靈活性。
本發(fā)明的目的之一，在于提供一種數(shù)據(jù)的掃描電路與方法，其可得知符 合掃描規(guī)則的數(shù)據(jù)于該多個(gè)輸入數(shù)據(jù)中的位置。
本發(fā)明的數(shù)據(jù)的掃描電路與方法，其包括一存儲(chǔ)電路、 一運(yùn)算電路與一 判斷電路，存儲(chǔ)電路存儲(chǔ)多個(gè)標(biāo)簽數(shù)據(jù)，且每一標(biāo)簽數(shù)據(jù)對應(yīng)至一子規(guī)則， 當(dāng) 一第 一輸入數(shù)據(jù)傳送至存儲(chǔ)電路而輸出該多個(gè)標(biāo)簽數(shù)據(jù)的 一 第 一部分位， 并傳送至運(yùn)算電路， 一第二輸入數(shù)據(jù)傳送至存儲(chǔ)電路而輸出該多個(gè)標(biāo)簽數(shù)據(jù) 的一第二部分位，并傳送至運(yùn)算電路，運(yùn)算電路邏輯運(yùn)算第一部分位與第二 部分位產(chǎn)生一運(yùn)算結(jié)果，判斷電路接收運(yùn)算結(jié)果而判斷輸入數(shù)據(jù)是否符合預(yù) 定的規(guī)則。


圖1為公知技術(shù)的數(shù)據(jù)掃描電路；
圖2為本發(fā)明的一較佳實(shí)施例的方塊圖3為本發(fā)明的一較佳實(shí)施例的電路圖以及
圖4為本發(fā)明的另一較佳實(shí)施例的方塊圖。
主要元件符號(hào)說明
10'掃描電3各
20，比較器
22，掩模
10 實(shí)體層裝置 20 存儲(chǔ)電路 22 第一存儲(chǔ)電路 24 第二存儲(chǔ)電路26序列單元
30運(yùn)算電路
32觸發(fā)器
34邏輯單元
36隔離單元
40判斷電路
50處理電路
60計(jì)數(shù)單元
70媒體存取控制器
80數(shù)據(jù)掃描電路
具體實(shí)施例方式
為使本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效有更進(jìn)一步的了解與認(rèn)識(shí)，以較
佳的實(shí)施例及配合詳細(xì)的說明，說明如后
請一并參閱圖2與圖3，其為本發(fā)明的一較佳實(shí)施例的方塊圖與電路圖。 如圖所示，此實(shí)施例應(yīng)用于網(wǎng)際網(wǎng)絡(luò)以掃描網(wǎng)絡(luò)的包數(shù)據(jù)，像是網(wǎng)絡(luò)管理交 換器(Web Switch)或負(fù)載平衡器(Load balancer),但本發(fā)明并不局限應(yīng)用于 網(wǎng)際網(wǎng)絡(luò)。此實(shí)施例包括一實(shí)體層裝置10(Physical， PHY)與一媒體存取控 制器70 (Media Access Control, MAC);該i某體存取控制器70包含一凄t據(jù) 掃描電路80與一處理電路50;數(shù)據(jù)掃描電路80還包含一存儲(chǔ)電路20、 一運(yùn) 算電路30以及一判斷電路40。實(shí)體層裝置10接收輸入數(shù)據(jù)，輸入數(shù)據(jù)包含 多數(shù)據(jù)，由于此實(shí)施例為應(yīng)用于網(wǎng)際網(wǎng)絡(luò)中，所以輸入數(shù)據(jù)為網(wǎng)際網(wǎng)絡(luò)的一 包數(shù)據(jù)。
承接上述，存儲(chǔ)電路20存儲(chǔ)多批標(biāo)簽數(shù)據(jù)，每批標(biāo)簽數(shù)據(jù)對應(yīng)于一子規(guī) 則(例如字元A、符號(hào)Q…等)，每批標(biāo)簽數(shù)據(jù)包括N個(gè)位數(shù)據(jù)，每一位數(shù)據(jù) 分布于不同的存儲(chǔ)電路20地址，且標(biāo)簽數(shù)據(jù)的N-1個(gè)位對應(yīng)至同一邏輯值， 又每一標(biāo)簽數(shù)據(jù)為一可編程的標(biāo)簽數(shù)據(jù)，供使用者進(jìn)行設(shè)定。存儲(chǔ)電路20存 儲(chǔ)位數(shù)據(jù)的一實(shí)施例方式，將子規(guī)則對應(yīng)于存儲(chǔ)電路20的存儲(chǔ)地址并設(shè)定數(shù) 值。
以下舉例說明，若是要搜尋該多個(gè)輸入數(shù)據(jù)中是否包含ABCDE的掃描規(guī) 則，即包括ABCDE五個(gè)子規(guī)則，第一個(gè)子規(guī)則A對應(yīng)的美國信息互換標(biāo)準(zhǔn)代碼(America Standard Code for Information Interchange Code, ASCII Code) 是65，故在存儲(chǔ)電路20中，存儲(chǔ)第一標(biāo)簽數(shù)據(jù)的存儲(chǔ)地址65設(shè)定為1,其 余地址(即地址0-64與66-255)的位皆設(shè)定為0，而第二個(gè)子規(guī)則B對應(yīng)至 ASCII Code 66，即在存儲(chǔ)電路20中，存儲(chǔ)第二標(biāo)簽數(shù)據(jù)的存儲(chǔ)地址66設(shè)定 為1,其余地址(即地址0-65與67-255)的位皆設(shè)為0,其余的掃描數(shù)據(jù)CDE 依此類推。若掃描規(guī)則的外不理會(huì)的數(shù)據(jù)則對應(yīng)的位則皆設(shè)為1,如圖三所 示的數(shù)據(jù)X，其為第六個(gè)數(shù)據(jù)，所以所有存儲(chǔ)地址的第六部分位皆設(shè)為1。由 于此實(shí)施例的掃描方法以字節(jié)為單元，加上一個(gè)字節(jié)有256種組合，因此此 實(shí)施例的存儲(chǔ)電路20的深度為256,即具有256個(gè)地址，寬度則視掃描規(guī)則 的需求而設(shè)定，即每一地址的存儲(chǔ)位視掃描需求而設(shè)定。
此外，實(shí)體層裝置10所接收的該多個(gè)輸入數(shù)據(jù)會(huì)傳送至存儲(chǔ)電路20而 作為讀取地址，如此存儲(chǔ)電路20即會(huì)依據(jù)該多個(gè)輸入數(shù)據(jù)讀取對應(yīng)的標(biāo)簽數(shù)
使存儲(chǔ)電路20依據(jù)輸入數(shù)據(jù)而分別輸出標(biāo)簽數(shù)據(jù)中的部分位。以圖3為例， 若存儲(chǔ)電路20所接收的輸入數(shù)據(jù)的第一數(shù)據(jù)為A時(shí)，由于A對應(yīng)于存儲(chǔ)電路 的存儲(chǔ)地址65，所以存儲(chǔ)電路20即會(huì)依據(jù)第一數(shù)據(jù)輸出標(biāo)簽數(shù)據(jù)中的第一 部分位，也就是存儲(chǔ)電路20的存儲(chǔ)地址65所存儲(chǔ)的數(shù)據(jù)，于此實(shí)施例中存 儲(chǔ)電路20會(huì)輸出10000。假若輸入數(shù)據(jù)的第二數(shù)據(jù)為B，存儲(chǔ)電路20同理會(huì) 對應(yīng)輸出存儲(chǔ)地址66所存儲(chǔ)的數(shù)據(jù)，而得到01000。其中，存儲(chǔ)電路20的 一較佳實(shí)施例可為一靜態(tài)隨機(jī)存取存儲(chǔ)器。
運(yùn)算電路30，其依序接收存儲(chǔ)電路20所輸出的每批數(shù)據(jù)并依據(jù)一時(shí)鐘 信號(hào)(Clock, CLK)移位所接收的存儲(chǔ)電路20輸出的數(shù)據(jù)并與下一批所接收的 存儲(chǔ)電路20輸出的數(shù)據(jù)進(jìn)行邏輯運(yùn)算，而產(chǎn)生一運(yùn)算結(jié)果，供判斷電路40 判斷。下述配合圖3對運(yùn)算電路30進(jìn)行詳細(xì)說明。如圖3所示，運(yùn)算電路 30包括多個(gè)觸發(fā)器32與多個(gè)邏輯單元34，于此實(shí)施例中邏輯單元34為與門 (AND gate)。該多個(gè)觸發(fā)器32分別相互串接，而該多個(gè)邏輯單元34分別耦 接于該多個(gè)觸發(fā)器32之間以接收存儲(chǔ)電路20所輸出的該多個(gè)數(shù)據(jù)，并輸出 至所耦接的該多個(gè)觸發(fā)器32。其中，該多個(gè)觸發(fā)器32依據(jù)時(shí)鐘信號(hào)CLK輸 出所接收的存儲(chǔ)電路20輸出的數(shù)據(jù)至下一級(jí)串接的邏輯單元34,邏輯單元 34即邏輯運(yùn)算觸發(fā)器32輸出的數(shù)據(jù)與所接收的下一批存儲(chǔ)電路20輸出的數(shù) 據(jù)，以產(chǎn)生運(yùn)算結(jié)果。以下就以掃描數(shù)據(jù)為ABCDE進(jìn)行詳細(xì)說明，在存儲(chǔ)電^各20接收輸入數(shù)據(jù) 后，若此輸入數(shù)據(jù)中包含ABCDE ，則存儲(chǔ)電路2 0則會(huì)依序輸出運(yùn)算數(shù)據(jù)10000、 01000、 00100、 00010、 00001。也就是說運(yùn)算電路20的觸發(fā)器32會(huì)分別接 收第一批數(shù)據(jù)10000，并且會(huì)依據(jù)時(shí)鐘信號(hào)CLK移位輸出所接收的數(shù)據(jù)至下 一級(jí)所串接的邏輯單元34，此時(shí)邏輯單元34亦會(huì)接收下一批數(shù)據(jù)，而進(jìn)行 邏輯運(yùn)算，以輸出至所串接的觸發(fā)器32，于此實(shí)施例中此時(shí)第二個(gè)觸發(fā)器32 所接收的數(shù)據(jù)為1，并將依據(jù)下一個(gè)時(shí)鐘信號(hào)CLK移位輸出至下一級(jí)所串接 的邏輯單元34，但若輸入數(shù)據(jù)的第二個(gè)數(shù)據(jù)并非為B而為C,此時(shí)存儲(chǔ)電路 20所輸出的第二批運(yùn)算數(shù)據(jù)會(huì)為00100，此時(shí)運(yùn)算電路30中的第二個(gè)觸發(fā)器 32所接收的數(shù)據(jù)會(huì)為0，表示輸入數(shù)據(jù)不符合掃描規(guī)則。也就是說，若運(yùn)算 電路30依序接收的運(yùn)算數(shù)據(jù)符合掃描規(guī)則時(shí)，運(yùn)算電路30的功用就如同移 位寄存器般會(huì)將第一批運(yùn)算數(shù)據(jù)的1往下移位。
依此類推，輸入數(shù)據(jù)包含ABCDE時(shí)，第一批的運(yùn)算數(shù)據(jù)中的1將在經(jīng)過 五個(gè)時(shí)鐘信號(hào)CLK的移位后，而會(huì)在第五個(gè)觸發(fā)器32輸出的運(yùn)算結(jié)果為1， 也表示此批輸入數(shù)據(jù)中的部分?jǐn)?shù)據(jù)符合掃描規(guī)則ABCDE。由此可知，若第五 個(gè)觸發(fā)器32所輸出的運(yùn)算結(jié)果為0,則代表于輸入數(shù)據(jù)中未有符合ABCDE這 個(gè)規(guī)則的數(shù)據(jù)。上述的時(shí)鐘信號(hào)可由外部電路或內(nèi)部電路所提供，此為熟知 該技術(shù)領(lǐng)域者眾所皆知，故此不再多加贊述。
判斷電路40,其接收運(yùn)算結(jié)果而用于判斷邏輯數(shù)據(jù)，以得知輸入數(shù)據(jù)的 部分?jǐn)?shù)據(jù)是否符合該掃描規(guī)則，以此實(shí)施例來說，若運(yùn)算電路30的第五個(gè)觸 發(fā)器32輸出的運(yùn)算結(jié)果為1時(shí)，則表示輸入數(shù)據(jù)的部分?jǐn)?shù)據(jù)符合掃描規(guī)則。 當(dāng)判斷電路40得知實(shí)體層裝置10所接收的輸入數(shù)據(jù)中包含符合掃描規(guī)則時(shí)， 將會(huì)傳送一控制信號(hào)至處理電路50,處理電路50接收控制信號(hào)則執(zhí)行相關(guān) 的動(dòng)作，例如當(dāng)判斷電路40比對網(wǎng)際網(wǎng)絡(luò)的包數(shù)據(jù)符合掃描規(guī)則時(shí)，處理單 元50則可阻擋網(wǎng)頁的開啟或是避免病毒的攻擊。
本發(fā)明以掃描規(guī)則為依據(jù)，讓掃描規(guī)則的每一數(shù)據(jù)分別對應(yīng)至存儲(chǔ)電路 20的標(biāo)簽數(shù)據(jù)，也就是存儲(chǔ)地址，并存儲(chǔ)對應(yīng)標(biāo)簽數(shù)據(jù)的部分位，且讓存儲(chǔ) 電路20依據(jù)輸入數(shù)據(jù)輸出對應(yīng)的數(shù)據(jù)，再通過運(yùn)算電路30依據(jù)存儲(chǔ)電路20 輸出的數(shù)據(jù)產(chǎn)生運(yùn)算結(jié)果，的后再通過判斷單元40判斷運(yùn)算結(jié)果，即可得知 輸入數(shù)據(jù)中是否包含符合掃描規(guī)則的數(shù)據(jù)，如此方式可節(jié)省電路的復(fù)雜度， 進(jìn)而節(jié)省成本，且可提高掃描效率。此外，判斷電路40可任意設(shè)定是要以哪一觸發(fā)器32的輸出作為邏輯數(shù)據(jù)以進(jìn)行判斷，所以本發(fā)明極具有靈活性，方 便使用。
另外，判斷電路40還包括一計(jì)數(shù)單元60,以用于計(jì)數(shù)時(shí)鐘信號(hào)CLK，判 斷電路40于得知輸入數(shù)據(jù)的部分?jǐn)?shù)據(jù)符合掃描規(guī)則時(shí)，則可依據(jù)計(jì)數(shù)單元 60的計(jì)數(shù)結(jié)果得知符合掃描規(guī)則的數(shù)據(jù)于輸入數(shù)據(jù)中的位置，以方便后續(xù)處 理。計(jì)數(shù)單元60設(shè)置于判斷電路40僅為本發(fā)明的一實(shí)施例，并不局限計(jì)數(shù) 單元60僅必需設(shè)置于判斷電路40。
再參閱圖3，由于此實(shí)施例中的運(yùn)算電路30的所有觸發(fā)器32相互串接 在一起，所以運(yùn)算電路30于邏輯運(yùn)算不同掃描規(guī)則時(shí)，必須隔開，以避免上 一個(gè)掃描規(guī)則的結(jié)果影響下一個(gè)掃描規(guī)則的結(jié)果。本發(fā)明還包括多隔離單元 36，于此實(shí)施例中隔離單元36可為或閘。隔離單元36位于兩觸發(fā)器32之間 而耦接于前級(jí)的觸發(fā)器32與兩觸發(fā)器32之間的邏輯單元34,用于接收一區(qū) 隔信號(hào)，以區(qū)隔下一該掃描規(guī)則，其中區(qū)隔信號(hào)可由判斷單元40或是可由外 部其他電路發(fā)出。假若第一個(gè)掃描規(guī)則包含有五個(gè)掃描數(shù)據(jù)，即必須在第五 個(gè)觸發(fā)器32與第六個(gè)觸發(fā)器32必須隔離，此時(shí)判斷電路40即發(fā)送區(qū)隔信號(hào) 至設(shè)于第五個(gè)觸發(fā)器32與第六個(gè)觸發(fā)器32之間的隔離單元36,此實(shí)施例的 區(qū)隔信號(hào)為1,如此不管第五個(gè)觸發(fā)器32的輸出1或0，隔離單元36的輸出 都為1，第五個(gè)觸發(fā)器32與第六觸發(fā)器32之間的邏輯單元34的輸出則依據(jù) 下一掃描規(guī)則的第一批數(shù)據(jù)所決定，即是第六觸發(fā)器32所接收的數(shù)據(jù)為下一 掃描規(guī)則的數(shù)據(jù)，所以即可隔離第五個(gè)觸發(fā)器32與第六個(gè)觸發(fā)器32，以有 效隔離掃描i^見則。
接上所述，判斷電路40可依據(jù)掃描規(guī)則大小而自由設(shè)定隔離單元36， 如此可動(dòng)態(tài)設(shè)定掃描規(guī)則的長度，以增加使用的靈活性。本實(shí)施例可考慮到 節(jié)省成本，運(yùn)算電路30可依一固定間隔設(shè)定隔離單元36,像是以4的倍數(shù) 或6的倍數(shù)設(shè)置隔離單元36,以簡化電路的復(fù)雜度與節(jié)省成本。再者，若掃 描規(guī)則的多掃描數(shù)據(jù)少于固定間隔所設(shè)定的數(shù)量時(shí)，多余的位則為不理會(huì)的 數(shù)據(jù)，即設(shè)定為l,像是以6的倍數(shù)設(shè)置隔離單元36時(shí)，若掃描規(guī)則的多掃 描數(shù)據(jù)不滿6位時(shí)，則可將多余的位設(shè)定為l(don， t care)。
請一并參閱圖4，其為本發(fā)明的另一較佳實(shí)施例的方塊圖。如圖所示， 此實(shí)施例與圖2的實(shí)施例不同的處在于圖2僅具有一存儲(chǔ)電路20，而此實(shí)施 例具有一第一存儲(chǔ)電路22與一第二存儲(chǔ)電路24,其中第一存儲(chǔ)電路22與第二存儲(chǔ)電路24的存儲(chǔ)容量皆小于存儲(chǔ)電路20的存儲(chǔ)容量，通過這種配置可 減少存儲(chǔ)電路20的容量，進(jìn)而減少占用面積。此原因在于若將一字節(jié)(8位) 拆為兩個(gè)4位，如此一字節(jié)的掃描數(shù)據(jù)展開就僅需2A4 x 2=32位，也就是說 僅需兩個(gè)深度16的第一存儲(chǔ)電路22與第二存儲(chǔ)電路24即可取代圖2實(shí)施例 的存儲(chǔ)電路20,如此兩存儲(chǔ)電路22、 24的容量與原本的存儲(chǔ)電路20的容量 相較的下少了許多，故可節(jié)省存儲(chǔ)電路所占用的面積。
再者，此實(shí)施例的掃描電路還包括一序列單元26,序列單元26的輸入 端分別耦接第一存儲(chǔ)電路22與第二存儲(chǔ)電路24。當(dāng)實(shí)體層裝置IO接收輸入 數(shù)據(jù)時(shí)會(huì)分離輸入數(shù)據(jù)并分別傳輸至對應(yīng)的第一存儲(chǔ)電路22與第二存儲(chǔ)電 路24,以分別輸出對應(yīng)的數(shù)據(jù)。的后再由序列單元26的處理，將第一存儲(chǔ) 電路22與第二存儲(chǔ)電路24所輸出的數(shù)據(jù)相串后，進(jìn)而傳送至運(yùn)算電路30, 以進(jìn)行同于圖2實(shí)施例的后續(xù)處理。
綜上所述，本發(fā)明的數(shù)據(jù)的掃描電路與方法，其由存儲(chǔ)電路存儲(chǔ)多個(gè)標(biāo) 簽數(shù)據(jù)，且每一個(gè)標(biāo)簽數(shù)據(jù)對應(yīng)于一子規(guī)則，存儲(chǔ)電路依據(jù)第一數(shù)據(jù)與第二 數(shù)據(jù)而分別輸出每一個(gè)標(biāo)簽數(shù)據(jù)中的一第一部分位與一第二部分位； 一運(yùn)算 電路邏輯運(yùn)算第一部分位與第二部分位，而產(chǎn)生一運(yùn)算結(jié)果； 一判斷電路依 據(jù)該運(yùn)算結(jié)果以判斷該輸入數(shù)據(jù)是否符合掃描規(guī)則。以可節(jié)省電路的復(fù)雜度， 進(jìn)而節(jié)省成本，且可提高掃描效率與掃描靈活性。
雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明。任何 所屬技術(shù)領(lǐng)域中的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下， 可進(jìn)行各種更動(dòng)與修改。因此，本發(fā)明的保護(hù)范圍以所提出的權(quán)利要求的范 圍為準(zhǔn)。
權(quán)利要求
1. 一種數(shù)據(jù)掃描電路，用來掃描一輸入數(shù)據(jù)是否符合一規(guī)則，該輸入數(shù)據(jù)包含一第一數(shù)據(jù)與一第二數(shù)據(jù)，該數(shù)據(jù)掃描電路包含一存儲(chǔ)電路，用以存儲(chǔ)多批標(biāo)簽數(shù)據(jù)，且每一批標(biāo)簽數(shù)據(jù)對應(yīng)至一子規(guī)則，其中，該存儲(chǔ)電路依據(jù)該第一數(shù)據(jù)以輸出一第一標(biāo)簽資料中的一第一部分位，以及依據(jù)該第二數(shù)據(jù)以輸出一第二標(biāo)簽數(shù)據(jù)中的一第二部分位；一運(yùn)算電路，耦接至該存儲(chǔ)電路，用以將該第一部分位與該第二部分位進(jìn)行邏輯運(yùn)算，以產(chǎn)生一運(yùn)算結(jié)果；以及一判斷電路，耦接至該運(yùn)算電路，用以依據(jù)該運(yùn)算結(jié)果以判斷該輸入數(shù)據(jù)是否符合該規(guī)則。
2. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該第一數(shù)據(jù)與該第二數(shù)據(jù)輸 入至該存儲(chǔ)電路的地址端口 。
3. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中每一標(biāo)簽數(shù)據(jù)中的每一位分 布于不同的該存儲(chǔ)電路地址中。
4. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該第一標(biāo)簽數(shù)據(jù)為N位，且 該第一標(biāo)簽?zāi)?據(jù)的N-l個(gè)位對應(yīng)至同一邏輯值。
5. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該多個(gè)標(biāo)簽數(shù)據(jù)為一可編程 的標(biāo)簽數(shù)據(jù)。
6. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該運(yùn)算電路包括 多個(gè)觸發(fā)器；以及多個(gè)邏輯單元，分別耦接于該多個(gè)觸發(fā)器之間；其中，該多個(gè)觸發(fā)器依據(jù)一時(shí)鐘信號(hào)輸出該第一部分位至該多個(gè)邏輯單 元，該多個(gè)邏輯單元邏輯運(yùn)算由該多個(gè)觸發(fā)器所輸出的該第一部分位與該由 該存儲(chǔ)電路所輸出的該第二部分位，以產(chǎn)生該運(yùn)算結(jié)果。
7. 如權(quán)利要求6所述的數(shù)據(jù)掃描電路，其中該多個(gè)邏輯單元為與門。
8. 如權(quán)利要求6所述的數(shù)據(jù)掃描電路，還包括一計(jì)數(shù)單元，用以計(jì)數(shù)該時(shí)鐘信號(hào)以得知符合該規(guī)則的數(shù)據(jù)位于該輸 入數(shù)據(jù)中的位置。
9. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該第一數(shù)據(jù)與該第二數(shù)據(jù)為 一個(gè)字節(jié)。
10. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該子規(guī)則代表一字元。
11. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，其中該存儲(chǔ)電路為一靜態(tài)隨 機(jī)存取存儲(chǔ)器。
12. 如權(quán)利要求1所述的數(shù)據(jù)掃描電路，設(shè)置于媒體存取控制器中。
13. —種數(shù)據(jù)掃描方法，用來掃描一輸入數(shù)據(jù)是否符合一規(guī)則，該輸入 數(shù)據(jù)包含一第一數(shù)據(jù)與一第二數(shù)據(jù)，該數(shù)據(jù)掃描方法包含存儲(chǔ)一第 一標(biāo)簽數(shù)據(jù)與 一第二標(biāo)簽數(shù)據(jù)于 一存儲(chǔ)電路中；依據(jù)該第 一數(shù)據(jù)以輸出該第 一標(biāo)簽數(shù)據(jù)中的 一第 一部分位；依據(jù)該第二數(shù)據(jù)以輸出該第二標(biāo)簽數(shù)據(jù)中的 一第二部分位； 邏輯運(yùn)算該第一部分位與該第二部分位以產(chǎn)生一運(yùn)算結(jié)果；以及依據(jù)該運(yùn)算結(jié)果以判斷該輸入數(shù)據(jù)是否符合該規(guī)則。
14. 如權(quán)利要求13所述的數(shù)據(jù)掃描方法，其中該第一數(shù)據(jù)與該第二數(shù) 據(jù)輸入至該存儲(chǔ)電路的地址端口 。
15. 如權(quán)利要求13所述的掃描方法，其中該每一標(biāo)簽數(shù)據(jù)中的每一位 分布于不同的存儲(chǔ)器地址中。
16. 如權(quán)利要求13所述的數(shù)據(jù)掃描方法，其中該第一標(biāo)簽數(shù)據(jù)為N位， 且該第一標(biāo)簽數(shù)據(jù)的N-l個(gè)位對應(yīng)至同一邏輯值。
17. 如權(quán)利要求13所述的數(shù)據(jù)掃描方法，其中該多個(gè)標(biāo)簽數(shù)據(jù)為一可 編程的標(biāo)簽數(shù)據(jù)。
18. 如權(quán)利要求13所述的數(shù)據(jù)掃描方法，其中于邏輯運(yùn)算的步驟中， 還包括依據(jù)一時(shí)鐘信號(hào)移位該第 一部分位，并與該第二部分位進(jìn)行邏輯運(yùn)算， 以產(chǎn)生該運(yùn)算結(jié)果。
19. 如權(quán)利要求18所述的掃描方法，還包括 計(jì)數(shù)該時(shí)鐘信號(hào)以得知符合該規(guī)則的數(shù)據(jù)位于該輸入數(shù)據(jù)中的位置。
20. 如權(quán)利要求13所述的掃描方法，應(yīng)用于一網(wǎng)絡(luò)管理交換器或一負(fù) 載平衡器。
全文摘要
本發(fā)明有關(guān)于一種數(shù)據(jù)內(nèi)容的掃描電路與方法，由一存儲(chǔ)電路存儲(chǔ)多個(gè)標(biāo)簽數(shù)據(jù)，且每一個(gè)標(biāo)簽數(shù)據(jù)對應(yīng)至一子規(guī)則，該存儲(chǔ)電路用以接收一第一輸入數(shù)據(jù)而輸出一第一標(biāo)簽數(shù)據(jù)中的一第一部分位至一運(yùn)算電路與接收一第二輸入數(shù)據(jù)而輸出一第二標(biāo)簽數(shù)據(jù)的一第二部分位至該運(yùn)算電路；運(yùn)算電路則將該第一部分位與該第二部分位進(jìn)行邏輯運(yùn)算以輸出一運(yùn)算結(jié)果；一判斷電路接收該運(yùn)算結(jié)果并依據(jù)該運(yùn)算結(jié)果以判斷輸入數(shù)據(jù)是否符合預(yù)定的規(guī)則，如此可節(jié)省電路的復(fù)雜度，進(jìn)而節(jié)省成本并可提高掃描效率。
文檔編號(hào)H04L12/26GK101420417SQ200710180299
公開日2009年4月29日 申請日期2007年10月26日 優(yōu)先權(quán)日2007年10月26日
發(fā)明者袁國華 申請人:瑞昱半導(dǎo)體股份有限公司