專利名稱：Tdscdma中實現(xiàn)多載波接口的基帶單元及實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通訊領(lǐng)域的時分雙工(TDD， Time Division Duplex )系統(tǒng)， 尤其涉及實現(xiàn)時分同步碼分多址(TDSCDMA, Time Division Synchronous Code Division Multiple Access )系統(tǒng)中實現(xiàn)多載波接口的基帶單元及多載波 4^口實現(xiàn)方法。
背景技術(shù)：
TDSCDMA是一個TDD系統(tǒng)，要求整個網(wǎng)絡(luò)同步，即各個小區(qū)天線口 發(fā)出的數(shù)據(jù)滿足最小的誤差要求。TDSCDMA網(wǎng)絡(luò)一般由基帶單元BBU (Base Band Unit)和遠(yuǎn)端射頻單元RRU ( Remote Radio Unit)組成， 一個 BBU能帶多個RRU,兩者之間通過光纖進(jìn)行連接，不同的RRU到BBU的 距離是不同的，為了達(dá)到網(wǎng)絡(luò)同步的要求，就必然要求分配到不同RRU的 載波信號從BBU發(fā)送出去的時間是不同的。
基帶單元(基帶板)是TDSCDMA關(guān)鍵的處理單元?；鶐О逡话阌芍?央處理器CPU(Central Processing Unit),數(shù)字信號處理器(DSP， Digital Signal Processor)禾口專用集成電3各(ASIC, Application Specific Integrated Circuit) 或者現(xiàn)場可編程器件(FPGA, Field Program Gate Array)組成。各個載波的空 口物理層處理一般都由DSP來完成，現(xiàn)有的或者舊的DSP由于受處理能力 的限制， 一個DSP僅僅能處理一個載波或者一個載波中的幾個時隙，這樣 當(dāng)一個基帶板處理多個載波時，必然由多片DSP組成。
圖1所示為各處理一個載波的三片DSP和外部器件，每個DSP分別處 理一個上行和下行時隙，上行數(shù)據(jù)和下行數(shù)據(jù)分時通過EMIF接口 ，不會存 在沖突。
近年來隨著DSP器件處理能力的提高， 一個DSP,可以處理多個載波。 DSP處理后的收發(fā)數(shù)據(jù)往往只通過一個專用接口 (如外部存儲器接口
EMIF(External Memory Interfaces)、快速10接口 RapidIO、 PCI Express 4妄口 (簡稱PCI-E )、雙數(shù)據(jù)速率DDR (Double Data Rate)接口等等)和外接的 專用ASIC或者FPGA進(jìn)行交互。在多片DSP處理多個載波時，每個DSP 和外部器件都有一個這樣的接口，而一個DSP處理多個載波時，該接口只 有一個。在TDD系統(tǒng)中全網(wǎng)同步要求每個載波發(fā)送的時間是不同的，即使 該接口滿足多個栽波的數(shù)據(jù)流量要求，但是在僅有的一個接口上還是會存在 不同載波數(shù)據(jù)沖突的問題，在一個接口上很好地保證數(shù)據(jù)傳送的及時性是非 常關(guān)鍵的問題。這個問題在原來DSP只能處理一個載波或者一個載波的幾 個時隙時是不存在的。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種TD-SCDMA中的基帶單元及多載 波4^口實現(xiàn)方法，在一個DSP處理多載波并通過一個標(biāo)準(zhǔn)-接口與4妄口處理 元件交互下行和上行多載波基帶數(shù)據(jù)時，克服在一個接口數(shù)據(jù)收發(fā)多個載波 數(shù)據(jù)的沖突，保證數(shù)據(jù)傳送的實時性。
為了解決上述問題，本發(fā)明提供了一種TD-SCDMA系統(tǒng)中多載波接口 的實現(xiàn)方法，包括接口處理元件根據(jù)系統(tǒng)的空口幀脈沖定時產(chǎn)生中斷信號， 數(shù)字信號處理器即DSP接收到中斷信號后，在中斷間隔內(nèi)，根據(jù)所述接口 處理元件的存儲器狀態(tài)信息，在下行方向按照預(yù)先確定的順序?qū)⒍鄠€載波的 下行數(shù)據(jù)分別發(fā)送到接口處理元件，所述接口處理元件將接收到的數(shù)據(jù)分別 存儲在各載波下行數(shù)據(jù)對應(yīng)的存儲器中；在上行方向按照預(yù)先確定的順序從 接口處理元件的各存儲器讀取多個載波的上行數(shù)據(jù)。
進(jìn)一步地，下行方向時，所述接口處理元件從用于存儲下行數(shù)據(jù)的各存 儲器中讀取數(shù)據(jù)，從空口發(fā)送，所述讀取數(shù)據(jù)的時間是在系統(tǒng)要求的下行提 前量基礎(chǔ)上再至少提前所述接口處理元件中下行電路處理的延時時間。
進(jìn)一步地，上行方向時，所述接口處理元件接收到空口側(cè)基帶數(shù)據(jù)后， 按照每個載波不同的到達(dá)時刻，收集各個載波的數(shù)據(jù)，先將其存儲至每個載 波對應(yīng)的乒乓結(jié)構(gòu)存儲單元中，再將所述數(shù)據(jù)存至與所述兵乓結(jié)構(gòu)存儲單元 對應(yīng)的各存儲器中；下行方向時，所述接口處理元件從下行各個存儲器讀出
數(shù)據(jù)，先將各存儲器中的下行數(shù)據(jù)存儲至與各存儲器對應(yīng)的乒乓結(jié)構(gòu)存儲單 元中，再從空口發(fā)送。
進(jìn)一步地，所述接口處理元件中每個存儲器的容量根據(jù)接口處理元件中 存儲空間的總?cè)萘恳约八鯠SP和接口處理元件配合處理的載波數(shù)量而確 定。
進(jìn)一步地，所述接口處理元件設(shè)置各存儲器的狀態(tài)信息，對于存儲某載
波下行數(shù)據(jù)的存儲器，當(dāng)該存儲器滿時，設(shè)置狀態(tài)為不可寫；對于存儲某載 波上行數(shù)據(jù)的存儲器，當(dāng)該存儲器空時，設(shè)置狀態(tài)為不可讀。
為了解決上述問題，本發(fā)明還提供了一種TD-SCDMA中實現(xiàn)多載波接 口的基帶單元，包含通過一個接口相連的數(shù)字信號處理器DSP和接口處理 元件，所述接口處理元件中設(shè)置了多個存儲器用于與所述DSP交互，每個 存儲器用于存儲對應(yīng)的一個載波的上行或下行數(shù)據(jù)，所述接口處理元件用于 根據(jù)系統(tǒng)的空口幀脈沖定時產(chǎn)生中斷信號；還用于在下行方向上，將從DSP 接收到的數(shù)據(jù)分別存儲在各載波下行數(shù)據(jù)對應(yīng)的存儲器中；所述DSP,用于 接收到中斷信號后，在中斷間隔內(nèi)，根據(jù)所述接口處理元件的存儲器狀態(tài)信 息，在下行方向按照預(yù)先確定的順序?qū)⒍鄠€載波的下行數(shù)據(jù)分別發(fā)送到接口 處理元件；在上行方向按照預(yù)先確定的順序從接口處理元件的各存儲器讀取 多個載波的上行數(shù)據(jù)。
進(jìn)一步地，所述接口處理元件，用于在下行方向時，從用于存儲下行數(shù) 據(jù)的各存儲器中讀取數(shù)據(jù)，從空口發(fā)送，所述讀取數(shù)據(jù)的時間是在系統(tǒng)要求 的下行^是前量基礎(chǔ)上再至少提前所述接口處理元件中下行電^各處理的延時 時間。
進(jìn)一步地，所述接口處理元件，用于在上行方向時，接收到空口側(cè)基帶 數(shù)據(jù)后，按照每個載波不同的到達(dá)時刻，收集各個載波的數(shù)據(jù)，先將其存儲 至每個載波對應(yīng)的兵乓結(jié)構(gòu)存儲單元中，再將所述數(shù)據(jù)存至與所述兵乓結(jié)構(gòu) 存儲單元對應(yīng)的各存儲器中；在下行方向時，從下行各個存儲器讀出數(shù)據(jù)， 先將各存儲器中的下行數(shù)據(jù)存儲至與各存儲器對應(yīng)的乒乓結(jié)構(gòu)存儲單元中， 再從空口發(fā)送。
6
進(jìn)一步地，所述接口處理元件中每個存儲器的容量根據(jù)接口處理元件中
存儲空間的總?cè)萘恳约八鯠SP和接口處理元件配合處理的載波數(shù)量而確定。
進(jìn)一步地，所述接口處理元件，用于設(shè)置各存儲器的狀態(tài)信息，對于存
儲某載波下行數(shù)據(jù)的存儲器，當(dāng)該存儲器滿時，設(shè)置狀態(tài)為不可寫；對于存 儲某載波上行數(shù)據(jù)的存儲器，當(dāng)該存儲器空時，設(shè)置狀態(tài)為不可讀。
本發(fā)明所述方法適用于時分雙工模式系統(tǒng)的基站。采用本發(fā)明所述方 法，大大簡化了 TDD系統(tǒng)中多載波情況下DSP和外部器件連接時接口復(fù)雜 的定時關(guān)系。把定時從該接口移到外部器件中，完全克服了 DSP定時性差 的問題。在一個DSP處理多載波并通過一個標(biāo)準(zhǔn)接口和外部器件交互下行 和上行多載波基帶數(shù)據(jù)時，克服多個載波在一個接口數(shù)據(jù)收發(fā)的沖突，保證 數(shù)據(jù)傳送的實時性。


圖1是由三片DSP實現(xiàn)一個載波和外部器件的接口示意圖2是本實施例中的實現(xiàn)多載波DSP基帶數(shù)據(jù)接口的方法流程圖3是接口中斷規(guī)劃及載波數(shù)據(jù)分配的示意圖4是外部器件中多載波數(shù)據(jù)存儲方式的示意圖。
具體實施例方式
本實施例中實現(xiàn)多個載波通過一個接口傳送數(shù)據(jù)的基帶單元包括CPU、 DSP、 *接口處理單元(外部器件)，其中
所述DSP,用于接收到中斷信號后，在中斷間隔內(nèi)，根據(jù)所述接口處理 元件的存儲器狀態(tài)信息，在下行方向按照預(yù)先確定的順序?qū)⒍鄠€載波的下行 數(shù)據(jù)分別發(fā)送到接口處理元件；在上行方向按照預(yù)先確定的順序從接口處理 元件的各存儲器讀取多個載波的上行數(shù)據(jù)；
所述接口處理元件中設(shè)置了多個存儲器用于與所述DSP交互，每個存
儲器用于存儲對應(yīng)的一個載波的上行或下行數(shù)據(jù)，所述接口處理元件用于根
據(jù)系統(tǒng)的空口幀脈沖定時產(chǎn)生中斷信號；還用于在下行方向時，將從DSP 接收到的數(shù)據(jù)分別存儲在各載波下行數(shù)據(jù)對應(yīng)的存儲器中；還用于在下行方 向時，從用于存儲下行數(shù)據(jù)的各存儲器中讀取數(shù)據(jù)，讀取時間是在系統(tǒng)要求 的下行提前量的基礎(chǔ)上再至少提前接口處理元件中下行電路處理的延時時 間。還用于在上行方向時，接收到空口側(cè)基帶數(shù)據(jù)后，按照每個載波不同的 到達(dá)時刻，收集各個載波的數(shù)據(jù)，先將其存儲至每個載波對應(yīng)的乒乓結(jié)構(gòu)存
在下行方向時，先將各存儲器中的下行數(shù)據(jù)存儲至與各存儲器對應(yīng)的乒乓結(jié) 構(gòu)存儲單元中，再從空口發(fā)送；還用于設(shè)置各存儲器的狀態(tài)信息，對于存儲 某載波下行數(shù)據(jù)的存儲器，當(dāng)該存儲器滿時，設(shè)置狀態(tài)為不可寫；對于存儲 某載波上行數(shù)據(jù)的存儲器，當(dāng)該存儲器空時，設(shè)置狀態(tài)為不可讀。
接口處理元件中每個存儲器的容量根據(jù)接口處理元件中存儲空間的總 容量以及所述DSP和接口處理元件配合處理的載波數(shù)量而確定。
接口處理元件可以為專用的系統(tǒng)集成電路ASIC或者現(xiàn)場可編程門陣列 器件FPGA。
在本實施例中，利用中斷作為觸發(fā)數(shù)據(jù)發(fā)送的觸發(fā)方式，數(shù)據(jù)接口處理 元件中設(shè)置了多個存儲器，將多個中斷內(nèi)接收的數(shù)據(jù)分別緩存在各存儲器 中，具體地，接口處理元件把空口側(cè)基帶數(shù)據(jù)分載波在對應(yīng)的多個存儲器進(jìn) 行存儲，把DSP寫入的不同載波數(shù)據(jù)也分載波在對應(yīng)的多個存儲器進(jìn)行存 儲，所述分載波是指按照一個上行/下行載波一個存儲器的方式進(jìn)行存儲。 采用多個存儲器分開緩存的方式，可以有效的防止沖突，對于下行而言，可 以使數(shù)據(jù)提前寫入接口處理單元的存儲器中，而不是在需要從空口發(fā)送時， 才從DSP獲取。
為保證全網(wǎng)基站同步，TDSCDMA系統(tǒng)對于載波從空口發(fā)送的時間有要 求，為此，接口處理元件需計算出下行的從各存儲器中讀取數(shù)據(jù)的讀取時間， 在下行方向，當(dāng)某載波數(shù)據(jù)需要從空口發(fā)送時，從用于存儲下行數(shù)據(jù)的各存 儲器中讀取數(shù)據(jù)，讀取時間是在系統(tǒng)要求的下行提前量的基礎(chǔ)上至少提前接
口處理元件中下行電路處理的延時時間，以保證在空口發(fā)送的時間是系統(tǒng)配
差異，可根據(jù)仿真得到；在上行方向時，接口處理元件接收到載波數(shù)據(jù)，按 照每個載波不同的到達(dá)時刻，收集各個載波的數(shù)據(jù)。
接口處理元件根據(jù)TDSCDMA系統(tǒng)要求不同載波的發(fā)送提前量(相對 與空口基準(zhǔn)點發(fā)送數(shù)據(jù)的提前時間)，在下行方向從不同的載波存儲單元讀 數(shù)據(jù)發(fā)送到空口單元；根據(jù)不同載波到達(dá)的落后量(相對與空口基準(zhǔn)點接收 數(shù)據(jù)達(dá)到落后的時間)，在上行方向分別^是:取正確的數(shù)據(jù)寫入不同載波的存 儲單元。
如圖2所示，實現(xiàn)多載波DSP通過一個接口傳送數(shù)據(jù)的方法包括以下 步驟
步驟201,接口處理元件根據(jù)TDSCDMA系統(tǒng)的空口幀脈沖定時產(chǎn)生中 斷信號；
接口處理元件根據(jù)TDSCDMA系統(tǒng)的空口幀定時脈沖產(chǎn)生相應(yīng)的中斷， 產(chǎn)生中斷的間隔按照一定數(shù)量的基帶碼片(chip)數(shù)據(jù)平分空口幀脈沖 (5ms )。如圖3所示，本實施例以一個可處理3個載波的DSP為例進(jìn)4亍il 明，接口處理元件將TDSCDMA系統(tǒng)中的5ms幀脈沖按32chip的數(shù)據(jù)量單 位劃分為多個中斷，5ms的幀定時脈沖之間有6400chip即在5ms中共有200 個中斷，每個中斷傳送的數(shù)據(jù)分別為多個載波的下行數(shù)據(jù)和上行數(shù)據(jù)。 32chip為欲傳輸?shù)念~定基帶碼片數(shù)據(jù)量，在一個中斷間隔即32chip中，DSP 按預(yù)先確定的順序分別處理三個載波的上行和下行數(shù)據(jù)，如圖3所示。
中斷的個數(shù)和時延和存儲的大小有關(guān)，同時還可參考DSP可處理的載 波數(shù)和空口速率，如果中斷多，則時延小、存儲小，但是DSP的開銷則相 對較大、效率低，反之，如果中斷少，則時延大、存儲大，但DSP的開銷 小、效率高，通常考慮取折中，在本實施例中采用32chip劃分中斷，在其 他實施例中，也可采用16chip或48chip等值。
該接口總速率要考慮多個載波總速率，同時上下行的沖突也要考慮，即
總速率就是多個載波下行流量的綜合同時考慮上下行沖突，所謂上下行沖突 是指當(dāng)上下行不能完全分時，就必須將速率再乘以2。
步驟202, DSP接收中斷信號，在每個中斷間隔，按預(yù)先確定的順序， 根據(jù)接口處理元件中存儲區(qū)的狀態(tài)信息在下行方向?qū)㈩A(yù)先定義數(shù)量的基帶 碼片(chip)數(shù)據(jù)發(fā)送到接口處理元件，在上行方向從接口處理元件接收預(yù) 先定義數(shù)量的基帶碼片(chip)數(shù)據(jù)；
在這里DSP是主動方，在一個中斷響應(yīng)中，它即可以讀，也可以寫， 如果下行方向DSP有數(shù)據(jù)，則DSP會在適合的時間寫；如果DSP發(fā)現(xiàn)外部 接口單元有新的數(shù)據(jù)上來，則讀取該數(shù)據(jù)。DSP根據(jù)中斷查詢接口處理元件 中的存儲區(qū)的狀態(tài)信息，當(dāng)每個中斷來的時候，DSP按順序查詢載波1、 2、 3對應(yīng)的存儲器是否可以讀寫，即查詢每個載波對應(yīng)的接口處理元件的上/ 下行存儲器狀態(tài)位確認(rèn)是否可以繼續(xù)寫入或讀出，如果可以讀或者寫，那么 就在每個中斷間隔的下行方向按順序發(fā)送每一個載波預(yù)先定義數(shù)量的基帶 碼片數(shù)據(jù)，在每個中斷間隔的上行方向按載波順序接收預(yù)先定義數(shù)量的基帶 碼片數(shù)據(jù)。如果某些載波不能讀寫，則跳過該時間段，進(jìn)行下一個載波的讀 寫。每個中斷之間是獨立的，每個中斷之間每個載波只讀寫一次。
DSP通過該接口進(jìn)行讀寫時，都要進(jìn)行不同載波存儲單元的選通，以便 讓接口處理元件了解當(dāng)前DSP要讀寫哪一個存儲單元。
接口處理元件根據(jù)入口和出口數(shù)據(jù)的情況判斷各個載波存儲單元的讀 寫狀態(tài)，比如下行時當(dāng)所有5個32chip都滿了時，就置相應(yīng)的標(biāo)志位為不 可寫。上行時當(dāng)5個32chip都空了時，就置相應(yīng)的標(biāo)志位為不可讀，空、 滿狀態(tài)是由DSP接口和空口速率不匹配造成的。
步驟203,當(dāng)所述DSP向接口處理元件發(fā)送數(shù)據(jù)時，接口處理元件將 DSP寫入數(shù)據(jù)分載波在對應(yīng)存儲器進(jìn)行存儲。
接口處理元件中不同載波存儲單元的大小根據(jù)接口處理元件中存儲空 間的總?cè)萘恳约癉SP和接口處理元件配合處理的載波數(shù)量而定，可以是多 個中斷之間傳輸?shù)念~定基帶碼片數(shù)據(jù)量之和，原則就是盡可能的讓DSP早 點把較多的數(shù)據(jù)寫入接口處理元件。例如，在本實施例中每個載波上行/下 行存儲單元可以存儲5個32chip。
如圖4所示，在下行傳輸數(shù)據(jù)時，接口處理元件根據(jù)TDSCDMA每個 載波的定時要求(該定時要求是系統(tǒng)根據(jù)組網(wǎng)的距離，換算成不同的時延， 通過CPU進(jìn)行配置的)，從每個存儲器中讀寫相應(yīng)的數(shù)據(jù)，寫入到另一個 乒乓的lchip存儲單元，用空口的基帶速率進(jìn)行連續(xù)的讀寫數(shù)據(jù)。乒乓結(jié)構(gòu) 存儲單元用于完成無線側(cè)數(shù)據(jù)格式的轉(zhuǎn)換，同時也完成可能的速率轉(zhuǎn)換。在 其他實施例中，如果無需格式轉(zhuǎn)換，則也可不采用兵乓結(jié)構(gòu)，接口處理元件 存儲單元中的數(shù)據(jù)直接發(fā)送至空口 。
所述接口處理元件與空口之間，下行方向時，接口處理元件從用于存儲 下行數(shù)據(jù)的各存儲器中讀取數(shù)據(jù)，將存儲器中的載波數(shù)據(jù)存儲至對應(yīng)的乒乓 結(jié)構(gòu)存儲單元中，再從空口發(fā)送，從存儲器中讀取數(shù)據(jù)的時間為在系統(tǒng)要求 的下行提前量的基礎(chǔ)上至少提前接口處理元件中下行電路處理(包括乒乓結(jié) 構(gòu)存儲電路)的延時時間；上行方向時，當(dāng)接口處理元件接收到空口側(cè)基帶 數(shù)據(jù)后，按照每個載波不同的到達(dá)時刻，收集各個載波的數(shù)據(jù)，先將數(shù)據(jù)存 儲至每個載波對應(yīng)的乒乓結(jié)構(gòu)存儲單元中，再將所述數(shù)據(jù)存至與所述乒乓結(jié) 構(gòu)存儲單元對應(yīng)的各存儲器中。
本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況 些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1、一種TD-SCDMA系統(tǒng)中多載波接口的實現(xiàn)方法，其特征在于，在基帶單元中，接口處理元件根據(jù)系統(tǒng)的空口幀脈沖定時產(chǎn)生中斷信號，數(shù)字信號處理器即DSP接收到中斷信號后，在中斷間隔內(nèi)，根據(jù)所述接口處理元件的存儲器狀態(tài)信息，在下行方向按照預(yù)先確定的順序?qū)⒍鄠€載波的下行數(shù)據(jù)分別發(fā)送到接口處理元件，所述接口處理元件將接收到的數(shù)據(jù)分別存儲在各載波下行數(shù)據(jù)對應(yīng)的存儲器中；在上行方向按照預(yù)先確定的順序從接口處理元件的各存儲器讀取多個載波的上行數(shù)據(jù)。
2、 如權(quán)利要求l所述的方法，其特征在于，下行方向時，所述接口處理元件從用于存儲下行數(shù)據(jù)的各存儲器中讀取 數(shù)據(jù)，從空口發(fā)送，所述讀取數(shù)據(jù)的時間是在系統(tǒng)要求的下行提前量基礎(chǔ)上 再至少提前所述接口處理元件中下行電路處理的延時時間。
3、 如權(quán)利要求2所述的方法，其特征在于，上行方向時，所述接口處理元件接收到空口側(cè)基帶數(shù)據(jù)后，按照每個載 波不同的到達(dá)時刻，收集各個載波的數(shù)據(jù)，先將其存儲至每個載波對應(yīng)的乒 乓結(jié)構(gòu)存儲單元中，再將所述數(shù)據(jù)存至與所述兵乓結(jié)構(gòu)存儲單元對應(yīng)的各存 儲器中；下行方向時，所述接口處理元件先將各存儲器中的下行數(shù)據(jù)存儲至與各 存儲器對應(yīng)的乒乓結(jié)構(gòu)存儲單元中，再從空口發(fā)送。
4、 如權(quán)利要求l所述的方法，其特征在于，所述接口處理元件中每個存儲器的容量根據(jù)接口處理元件中存儲空間 的總?cè)萘恳约八鯠SP和接口處理元件配合處理的載波數(shù)量而確定。
5、 如權(quán)利要求l所述的方法，其特征在于，所述接口處理元件設(shè)置各存儲器的狀態(tài)信息，對于存儲某載波下行數(shù)據(jù) 的存儲器，當(dāng)該存儲器滿時，設(shè)置狀態(tài)為不可寫；對于存儲某載波上行數(shù)據(jù) 的存儲器，當(dāng)該存儲器空時，設(shè)置狀態(tài)為不可讀。
6、 一種實施權(quán)利要求1的方法的基帶單元，包含通過一個接口相連的數(shù)字信號處理器DSP和接口處理元件，其特征在于，所述接口處理元件中設(shè)置了多個存儲器用于與所述DSP交互，每個存 儲器用于存儲對應(yīng)的一個載波的上行或下行數(shù)據(jù)，所述接口處理元件用于根 據(jù)系統(tǒng)的空口幀脈沖定時產(chǎn)生中斷信號；還用于在下行方向上，將從DSP 接收到的數(shù)據(jù)分別存儲在各載波下行數(shù)據(jù)對應(yīng)的存儲器中；所述DSP,用于接收到中斷信號后，在中斷間隔內(nèi)，根據(jù)所述接口處理 元件的存儲器狀態(tài)信息，在下行方向按照預(yù)先確定的順序?qū)⒍鄠€載波的下行 數(shù)據(jù)分別發(fā)送到接口處理元件；在上行方向按照預(yù)先確定的順序從接口處理 元件的各存儲器讀取多個載波的上行數(shù)據(jù)。
7、 如權(quán)利要求6所述的基帶單元，其特征在于，所述接口處理元件，用于在下行方向時，從用于存儲下行數(shù)據(jù)的各存儲 器中讀取數(shù)據(jù)，從空口發(fā)送，所述讀取數(shù)據(jù)的時間是在系統(tǒng)要求的下行提前 量基礎(chǔ)上再至少^是前所述4妄口處理元件中下行電路處理的延時時間。
8、 如權(quán)利要求7所述的基帶單元，其特征在于，所述接口處理元件，用于在上行方向時，接收到空口側(cè)基帶數(shù)據(jù)后，按 照每個載波不同的到達(dá)時刻，收集各個載波的數(shù)據(jù)，先將其存儲至每個載波 對應(yīng)的乒乓結(jié)構(gòu)存儲單元中，再將所述數(shù)據(jù)存至與所述兵乓結(jié)構(gòu)存儲單元對 應(yīng)的各存儲器中；在下行方向時，先將各存儲器中的下行數(shù)據(jù)存儲至與各存 儲器對應(yīng)的乒乓結(jié)構(gòu)存儲單元中，再從空口發(fā)送。
9、 如權(quán)利要求6所述的基帶單元，其特征在于，所述接口處理元件中每個存儲器的容量根據(jù)接口處理元件中存儲空間 的總?cè)萘恳约八鯠SP和接口處理元件配合處理的載波數(shù)量而確定。
10、 如權(quán)利要求6所述的基帶單元，其特征在于，所述接口處理元件，用于設(shè)置各存儲器的狀態(tài)信息，對于存儲某載波下 行數(shù)據(jù)的存儲器，當(dāng)該存儲器滿時，設(shè)置狀態(tài)為不可寫；對于存儲某載波上 行數(shù)據(jù)的存儲器，當(dāng)該存儲器空時，設(shè)置狀態(tài)為不可讀。
全文摘要
本發(fā)明公開了一種TDSCDMA中實現(xiàn)多載波接口的基帶單元及實現(xiàn)方法，在一個DSP處理多載波并通過一個標(biāo)準(zhǔn)接口與接口處理元件交互下行和上行多載波基帶數(shù)據(jù)時，克服在一個接口數(shù)據(jù)收發(fā)多個載波數(shù)據(jù)的沖突，保證數(shù)據(jù)傳送的實時性。所述方法包括接口處理元件根據(jù)系統(tǒng)的空口幀脈沖定時產(chǎn)生中斷信號，數(shù)字信號處理器即DSP接收到中斷信號后，在中斷間隔內(nèi)，根據(jù)所述接口處理元件的存儲器狀態(tài)信息，在下行方向按照預(yù)先確定的順序?qū)⒍鄠€載波的下行數(shù)據(jù)分別發(fā)送到接口處理元件，所述接口處理元件將接收到的數(shù)據(jù)分別存儲在各載波下行數(shù)據(jù)對應(yīng)的存儲器中；在上行方向按照預(yù)先確定的順序從接口處理元件的各存儲器讀取多個載波的上行數(shù)據(jù)。
文檔編號H04L25/05GK101383642SQ20071014589
公開日2009年3月11日 申請日期2007年9月4日 優(yōu)先權(quán)日2007年9月4日
發(fā)明者和宏海, 浩 程 申請人:中興通訊股份有限公司