專利名稱：基于數(shù)字信號處理的先進音視頻標(biāo)準(zhǔn)的網(wǎng)絡(luò)電視機頂盒的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于數(shù)字信號處理的AVS(先進音視頻標(biāo)準(zhǔn))網(wǎng)絡(luò)電視機頂盒，利用寬帶網(wǎng)，集互聯(lián)網(wǎng)、多媒體、通訊、音視頻為一體，主要是以電視機和機頂盒為終端，基于IP寬帶網(wǎng)絡(luò)傳輸，利用寬帶接入，向用戶提供多媒體服務(wù)的寬帶互動增值業(yè)務(wù)。
背景技術(shù)：
由于AVS，是我國研究的擁有自主知識產(chǎn)權(quán)的先進音視頻編碼標(biāo)準(zhǔn)，自主專利和公開技術(shù)構(gòu)成其主體，因此將AVS標(biāo)準(zhǔn)在IPTV(Intemet ProtocolTelevision，網(wǎng)絡(luò)電視)上的應(yīng)用，借IPTV這個新興的業(yè)務(wù)平臺有利于AVS推廣，也有利于我國在IPTV的國際化中占據(jù)一個可獲取主動的位置。
AVS是一套適應(yīng)面十分廣闊的技術(shù)標(biāo)準(zhǔn)，優(yōu)勢表現(xiàn)在以下幾個方面1、編碼效率高，是MPEG-2的2～3倍，可節(jié)省一半以上的無線頻譜和有線信道資源，相比其它第二代標(biāo)準(zhǔn)，技術(shù)方案簡潔，芯片實現(xiàn)的復(fù)雜度低；2、采用簡潔的一站式許可政策，解決了MPEG-4和H.264/AVC專利許可問題，是第二代音視頻編碼標(biāo)準(zhǔn)的上選；3、AVS是一套包含系統(tǒng)、視頻、音頻、媒體版權(quán)管理在內(nèi)的完整體系，為中國日漸強大的音視頻產(chǎn)業(yè)提供完整的信源編碼技術(shù)方案。

發(fā)明內(nèi)容
本發(fā)明提供的一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，采用ARM(Advanced Risc Machine，先進指令處理機)+DSP(Digital signalprocessor，數(shù)字信號處理)的架構(gòu)實現(xiàn)AVS-IPTV(網(wǎng)絡(luò)電視)機頂盒系統(tǒng)，完成硬件平臺開發(fā)，并在硬件上移植多種操作系統(tǒng)和協(xié)議功能，使IPTV機頂盒實現(xiàn)組播、點播、時移的功能。
為了達到上述目的，本發(fā)明提供了一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其包含主處理器、電源模塊和前面板；所述的主處理器通過若干電源接口與電源模塊連接，通過信號接口與前面板連接；所述的主處理器包含依次電路連接的CPU模塊、數(shù)字信號處理(DSP)模塊和分別與所述的CPU模塊和DSP模塊電路連接的可編程邏輯(FPGA)模塊，還包含電路連接所述DSP模塊和所述FPGA模塊的音頻編碼模塊和電路連接所述CPU模塊和所述DSP模塊的視頻編碼模塊；所述的CPU模塊具有若干專用接口，用于PVR(Personal Video Recorder，個人視頻刻錄機)、視頻電話、LCD(液晶顯示器)一體機、節(jié)目交換和CA(Conditional access，條件接收)設(shè)計等功能；所述的CPU模塊具有如下功能A、操作系統(tǒng)的內(nèi)核移植CPU模塊在上電時將內(nèi)核從FLASH中導(dǎo)入到SDRAM中運行；完成導(dǎo)入模式配置、FLASH與SDRAM的初始化、局域和總線內(nèi)存地址映射、內(nèi)存分配等；B、硬件驅(qū)動基于硬件底層的嵌入式軟件，包括紅外指令接收；面板信號接收；串行接口的驅(qū)動，實現(xiàn)與PC的通信；I2S總線驅(qū)動，通過I2S總線傳送TS(Transport Stream，傳輸流)流給DSP模塊，并接收DSP模塊發(fā)送的TS流；SPI總線驅(qū)動，傳輸NANO-X的指令給DSP模塊；C、應(yīng)用程序開發(fā)在嵌入式操作系統(tǒng)內(nèi)核的基礎(chǔ)上開發(fā)應(yīng)用程序，如任務(wù)調(diào)度、TCP/IP協(xié)議、NANO-X SEVER(多任務(wù)的Microwindows服務(wù)器)移植等功能。
所述的DSP模塊具有如下功能A、視頻解碼在DSP模塊上移植AVS視頻解碼程序，完成程序架構(gòu)修改、匯編代碼的優(yōu)化，實現(xiàn)標(biāo)準(zhǔn)清晰度的實時解碼；B、音頻解碼在DSP模塊上移植MPEG-I LAYER2音頻解碼程序，實現(xiàn)實時解碼；C、基于嵌入式DSP的應(yīng)用與控制程序
TS碼流解復(fù)用、視音頻輸出同步、解碼后視頻與OSD(On screen display，屏幕顯示)界面復(fù)合、NANO-X CLIENT、根據(jù)CPU的指令對機頂盒系統(tǒng)進行配置；D、相關(guān)的硬件驅(qū)動DSP通過I2S總線接收CPU模塊輸出的TS碼流，通過SPI接口實現(xiàn)與CPU模塊的NANO-X指令互傳，將同步后的音頻PCM(脈沖編碼調(diào)制)數(shù)據(jù)通過I2S總線送到視頻編碼模塊進行編碼，通過PPI(Parallel Peripheral Interfaces，并行外設(shè)接口)接口將解碼后的數(shù)字視頻信號送到音頻編碼模塊中進行編碼，通過模擬I2C總線對編碼模塊進行配置等。
所述的FPGA模塊對時鐘進行分頻后提供給DSP模塊與音頻編碼模塊；對前面板輸出的按鍵觸發(fā)信號進行反相并送到CPU模塊中；產(chǎn)生DSP模塊與CPU模塊的清零信號；所述的電源模塊生成5.0V/3.3V/2.5V/1.8V/1.4V五種電壓輸出到主處理器；所述的前面板具有紅外接收、頻道顯示功能，采用紅外遙控與若干按鍵實現(xiàn)系統(tǒng)控制；DSP模塊接收紅外指令，LED(發(fā)光二極管)燈顯示鎖頻狀態(tài)；按鍵分別表示上、下、左、右、菜單、確認，通過按鍵輸入的信息，通過FPGA模塊反相后送到CPU模塊接收；若干數(shù)碼管顯示目前播放的頻道；所述的主處理器還包含電路連接所述CPU模塊的網(wǎng)絡(luò)驅(qū)動模塊；所述的主處理器還包含電路連接所述DSP模塊的數(shù)字電視前端模塊，支持PIN-TO-PIN(管腳至管腳)的數(shù)字電視模組；進一步，所述的主處理器還包含分別電路連接所述CPU模塊的第一閃存(Flash)和第一動態(tài)隨機存儲器(SDRAM)，以及分別電路連接所述DSP模塊的第二閃存和第二動態(tài)隨機存儲器；本發(fā)明提供的一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，采用ARM+DSP的架構(gòu)實現(xiàn)AVS-IPTV機頂盒系統(tǒng)，完成硬件平臺開發(fā)；在CPU上移植linux操作系統(tǒng)，移植UDP/IP協(xié)議棧，把接收到的IP包解復(fù)用成TS碼流，通過高速總線SPORT傳送到DSP中；DSP移植REWORKS操作系統(tǒng)，接收TS碼流后進行解復(fù)用、視音頻解碼、同步、輸出等工作；在DSP上移植NANO-X CLIENT，在CPU上移植NANO-X SERVER，它們之間傳輸指令信息；WEB瀏覽器的功能在DSP上實現(xiàn)。


圖1是本發(fā)明提供的一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒的結(jié)構(gòu)示意圖；圖2是本發(fā)明提供的一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒的主處理器的結(jié)構(gòu)示意圖。
具體實施例方式
以下根據(jù)圖1和圖2，具體說明本發(fā)明的一種較佳實施方式如圖1所示，本發(fā)明提供了一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其包含主處理器1、電源模塊2和前面板3；所述的主處理器1通過若干電源接口與電源模塊2連接，通過信號接口與前面板3連接；如圖2所示，所述的主處理器1包含依次電路連接的CPU模塊101、數(shù)字信號處理(DSP)模塊102和分別與所述的CPU模塊101和DSP模塊102電路連接的可編程邏輯(FPGA)模塊103，還包含電路連接所述DSP模塊102和所述FPGA模塊103的音頻編碼模塊104和電路連接所述CPU模塊101和所述DSP模塊102的視頻編碼模塊105；所述的CPU模塊101的型號為S3C2410A，所述的DSP模塊102的型號為BF561，所述的FPGA模塊103的型號為EX64，所述的音頻解碼模塊104的型號為CS4334，所述的視頻解碼模塊105的型號為ADV7179；所述的CPU模塊101具有若干專用接口，預(yù)留了SD卡、USB、LCD接口，用于PVR、視頻電話、LCD(液晶顯示器)一體機、節(jié)目交換和CA設(shè)計等功能；所述的CPU模塊101具有如下功能A、操作系統(tǒng)的內(nèi)核移植CPU模塊在上電時將內(nèi)核從FLASH中導(dǎo)入到SDRAM中運行；完成導(dǎo)入模式配置、FLASH與SDRAM的初始化、局域和總線內(nèi)存地址映射、內(nèi)存分配等；B、硬件驅(qū)動基于硬件底層的嵌入式軟件，包括紅外指令接收；面板信號接收；串行接口的驅(qū)動，實現(xiàn)與PC的通信；I2S總線驅(qū)動，通過I2S總線傳送TS流給DSP模塊，并接收DSP模塊發(fā)送的TS流；SPI總線驅(qū)動，傳輸NANO-X的指令給DSP模塊；C、應(yīng)用程序開發(fā)在嵌入式操作系統(tǒng)內(nèi)核的基礎(chǔ)上開發(fā)應(yīng)用程序，如任務(wù)調(diào)度、TCP/IP協(xié)議、NANO-X SEVER移植等功能。
所述的DSP模塊102具有如下功能A、視頻解碼在DSP模塊102上移植AVS視頻解碼程序，完成程序架構(gòu)修改、匯編代碼的優(yōu)化，實現(xiàn)標(biāo)準(zhǔn)清晰度的實時解碼；B、音頻解碼在DSP模塊102上移植MPEG-I LAYER2音頻解碼程序，實現(xiàn)實時解碼；C、基于嵌入式DSP的應(yīng)用與控制程序TS碼流解復(fù)用、視音頻輸出同步、解碼后視頻與OSD界面復(fù)合、NANO-X CLIENT、根據(jù)CPU的指令對機頂盒系統(tǒng)進行配置；D、相關(guān)的硬件驅(qū)動DSP通過I2S總線接收CPU模塊輸出的TS碼流，通過SPI接口實現(xiàn)與CPU模塊的NANO-X指令互傳，將同步后的音頻PCM(脈沖編碼調(diào)制)數(shù)據(jù)通過I2S總線送到視頻編碼模塊進行編碼，通過PPI接口將解碼后的數(shù)字視頻信號送到音頻編碼模塊中進行編碼，通過模擬I2C總線對編碼模塊進行配置等。
所述的FPGA模塊103對時鐘進行分頻后提供給DSP模塊與音頻編碼模塊；對前面板輸出的按鍵觸發(fā)信號進行反相并送到CPU模塊中；產(chǎn)生DSP模塊與CPU模塊的清零信號；所述的電源模塊2生成5.0V/3.3V/2.5V/1.8V/1.4V五種電壓輸出到主處理器1；
所述的前面板3具有紅外接收、頻道顯示功能，采用紅外遙控與若干按鍵實現(xiàn)系統(tǒng)控制；DSP模塊102接收紅外指令，LED(發(fā)光二極管)燈顯示鎖頻狀態(tài)；按鍵分別表示上、下、左、右、菜單、確認，通過按鍵輸入的信息，通過FPGA模塊103反相后送到CPU模塊101接收；若干數(shù)碼管顯示目前播放的頻道；所述的主處理器1還包含電路連接所述CPU模塊101的網(wǎng)絡(luò)驅(qū)動模塊106，型號為DM9000；所述的主處理器1還包含電路連接所述DSP模塊102的數(shù)字電視前端模塊107，支持PIN-TO-PIN(管腳至管腳)的數(shù)字電視模組；進一步，所述的主處理器1還包含分別電路連接所述CPU模塊101的第一閃存(Flash)108，型號為28F128J3A，和第一動態(tài)隨機存儲器(SDRAM)109，型號為K4S561632，以及分別電路連接所述DSP模塊102的第二閃存110，型號為LH28F160BJE，和第二動態(tài)隨機存儲器111，型號為MT48LC4M32B2；本發(fā)明提供的一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，采用ARM+DSP的架構(gòu)實現(xiàn)AVS-IPTV機頂盒系統(tǒng)，完成硬件平臺開發(fā)；在CPU上移植linux操作系統(tǒng)，移植UDP/IP協(xié)議棧，把接收到的IP包解復(fù)用成TS碼流，通過高速總線SPORT傳送到DSP中；DSP移植REWORKS操作系統(tǒng)，接收TS碼流后進行解復(fù)用、視音頻解碼、同步、輸出等工作；在DSP上移植NANO-X CLIENT，在CPU上移植NANO-X SERVER，它們之間傳輸指令信息；WEB瀏覽器的功能在DSP上實現(xiàn)。
權(quán)利要求
1.一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其特征在于，包含主處理器(1)、電源模塊(2)和前面板(3)；所述的主處理器(1)通過若干電源接口與電源模塊(2)連接，通過信號接口與前面板(3)連接；所述的主處理器(1)包含依次電路連接的CPU模塊(101)、DSP模塊(102)和分別與所述的CPU模塊(101)和DSP模塊(102)電路連接的FPGA模塊(103)，還包含電路連接所述DSP模塊(102)和所述FPGA模塊(103)的音頻編碼模塊(104)和電路連接所述CPU模塊(101)和所述DSP模塊(102)的視頻編碼模塊(105)。
2.如權(quán)利要求1所述的基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其特征在于，所述的主處理器(1)還包含電路連接所述CPU模塊(101)的網(wǎng)絡(luò)驅(qū)動模塊(106)。
3.如權(quán)利要求1所述的基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其特征在于，所述的主處理器(1)還包含電路連接所述DSP模塊(102)的數(shù)字電視前端模塊(107)。
4.如權(quán)利要求1所述的基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其特征在于，所述的主處理器(1)還包含分別電路連接所述CPU模塊(101)的第一閃存(108)和第一動態(tài)隨機存儲器(109)，以及分別電路連接所述DSP模塊(102)的第二閃存(110)和第二動態(tài)隨機存儲器(111)。
5.如權(quán)利要求1所述的基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其特征在于，所述的CPU模塊(101)具有若干專用接口。
6.如權(quán)利要求1所述的基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其特征在于，所述的電源模塊(2)生成若干種電壓輸出到主處理器(1)。
全文摘要
一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，其包含電路連接的主處理器、電源模塊和前面板；所述的主處理器包含依次電路連接的CPU模塊、DSP模塊和分別與所述的CPU模塊和DSP模塊電路連接的FPGA模塊，還包含電路連接所述DSP模塊和所述FPGA模塊的音頻編碼模塊和電路連接所述CPU模塊和所述DSP模塊的視頻編碼模塊。本發(fā)明提供的一種基于數(shù)字信號處理的AVS網(wǎng)絡(luò)電視機頂盒，采用ARM和DSP的架構(gòu)實現(xiàn)AVS－IPTV機頂盒系統(tǒng)，完成硬件平臺開發(fā)，并在硬件上移植多種操作系統(tǒng)和協(xié)議功能，使IPTV機頂盒實現(xiàn)組播、點播、時移的功能。
文檔編號H04N7/173GK1976391SQ200610147459
公開日2007年6月6日 申請日期2006年12月19日 優(yōu)先權(quán)日2006年12月19日
發(fā)明者董峰, 張鈺, 曹文峰 申請人:上海廣電(集團)有限公司中央研究院