專(zhuān)利名稱(chēng)：一種無(wú)線通信射頻芯片結(jié)構(gòu)電路及射頻控制字收發(fā)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于無(wú)線通信領(lǐng)域，尤其涉及一種無(wú)線通信射頻芯片結(jié)構(gòu)電路及射頻控制字收發(fā)方法。
背景技術(shù)：
在無(wú)線通信終端中，射頻芯片需要基帶芯片在不同的通信狀態(tài)通過(guò)3線(DATA，CLK，LE)串行傳輸射頻控制字(如圖1所示)，進(jìn)行諸如切換頻率綜合器的頻率點(diǎn)、改變充電泵電流以及內(nèi)部模擬電路控制等等操作，其中射頻芯片在CLK的上升沿或者下降沿采樣DATA，接收LE信號(hào)觸發(fā)控制操作。隨著射頻芯片的向低功耗，多功能方向發(fā)展，其滿(mǎn)足最大CLK頻率的射頻控制字的相應(yīng)的位數(shù)和個(gè)數(shù)增多，但是TDD通信協(xié)議規(guī)定的通信狀態(tài)的轉(zhuǎn)換時(shí)間固定，即不同載波頻率的時(shí)隙切換時(shí)間(SLOT Transfer Time)固定，以致出現(xiàn)了射頻控制字(位數(shù)一般超過(guò)24位的)整體發(fā)送時(shí)間超出時(shí)隙切換時(shí)間的情況(如圖2所示)。目前的應(yīng)對(duì)措施是利用雙3線或者多3線，但仍然克服不了單個(gè)3線上的控制字發(fā)送時(shí)間過(guò)長(zhǎng)的問(wèn)題；而如果將射頻控制字完全用存儲(chǔ)器電路實(shí)現(xiàn)，又會(huì)耗費(fèi)大量的硬件開(kāi)銷(xiāo)。

發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問(wèn)題之一在于提供一種無(wú)線通信射頻芯片結(jié)構(gòu)電路，以克服現(xiàn)有技術(shù)中射頻控制字發(fā)送時(shí)間超時(shí)的缺陷。
針對(duì)以上技術(shù)問(wèn)題的技術(shù)方案為包括射頻芯片模擬電路模塊、移位寄存器，射頻芯片3線，即數(shù)據(jù)線(DATA)、時(shí)鐘(CLK)和使能信號(hào)(LE)，三線分別連至移位寄存器相應(yīng)引腳，其特征在于還包括寄存器組1和寄存器組2、寄存器地址控制器及其相關(guān)引腳；移位寄存器、寄存器組1、寄存器組2和模擬電路模塊依次電連接，當(dāng)寄存器組2在存儲(chǔ)當(dāng)前通信時(shí)隙的射頻控制字時(shí)，寄存器組1存儲(chǔ)下一個(gè)通信時(shí)隙的射頻控制字；上述寄存器地址控制器直接與寄存器組1連接，其相關(guān)引腳分別與該控制器的控制線(CNT0)和地址控制線(ADD)連接，用于決定寄存器組1向寄存器組2傳遞的寄存器值。
寄存器值即指通過(guò)寄存器控制器、地址控制線上傳送的地址控制字和時(shí)鐘控制線共同決定的需要傳送射頻控制字。
所述寄存器組1和寄存器組2所包含的寄存器數(shù)量相同。
所述地址控制線可設(shè)置為m根(如寄存器組的大小為n，即寄存器組含有n個(gè)寄存器，也即射頻控制字為n個(gè)，則m需要滿(mǎn)足n＝2m或者2m-1≤n≤2m)，也可設(shè)置為1根。當(dāng)?shù)刂房刂凭€設(shè)置為m根時(shí)，與寄存器地址控制器連接的控制線(CNT0)和m根地址控制線(ADD0，ADD1，ADD2......ADDm)配合CLK線并行發(fā)送地址控制字來(lái)觸發(fā)兩個(gè)寄存器組之間的值傳遞操作；當(dāng)?shù)刂房刂凭€設(shè)置為1根時(shí)，與寄存器地址控制器連接的控制線(CNT0)和這根地址控制線配合CLK線串行發(fā)送地址控制字來(lái)觸發(fā)兩個(gè)寄存器組之間的值傳遞操作。
所述寄存器地址控制器內(nèi)設(shè)置有邏輯電路，根據(jù)不同的地址控制字傳送射頻控制字。針對(duì)m根地址控制線的地址控制字，該邏輯電路中的邏輯將決定寄存器組1向寄存器組2傳遞的射頻控制字。
本發(fā)明需要解決的另一技術(shù)問(wèn)題在于提供一種射頻控制字收發(fā)方法，通過(guò)上述技術(shù)方案一的無(wú)線通信射頻芯片結(jié)構(gòu)電路實(shí)現(xiàn)該方法。
其特征在于包括以下步驟5)初始狀態(tài)，在前一個(gè)工作時(shí)隙(working slot A)中，寄存器組2中存儲(chǔ)一組用于控制射頻芯片模擬電路狀態(tài)的射頻控制字，同時(shí)在此工作時(shí)隙(working slotA)內(nèi)去除緩沖間隔(Ramp)時(shí)間段和保護(hù)間隔(Guard)時(shí)間段后的其他時(shí)間段內(nèi)，移位寄存器從3線接口依次接收n個(gè)控制下一工作時(shí)隙(working slot B)狀態(tài)的射頻控制字，n表示所述寄存器組中所含寄存器的個(gè)數(shù)；6)移位寄存器將接收到的射頻控制字暫存到寄存器組1；7)在前一個(gè)工作時(shí)隙(working slot A)的保護(hù)間隔(Guard)時(shí)間段和下一個(gè)工作時(shí)隙(working slot B)的緩沖間隔(Ramp)時(shí)間段連續(xù)時(shí)間范圍內(nèi)，從與寄存器地址控制器相應(yīng)管腳連接的控制信號(hào)線和地址信號(hào)線上接收地址控制字，以決定寄存器組1(1)向寄存器組2(2)傳遞的寄存器值，并觸發(fā)兩個(gè)寄存器組間的傳遞操作；8)進(jìn)入下一個(gè)工作時(shí)隙，重復(fù)以上1)-3)的步驟。
所述第1)步中寄存器組2中的控制字用于控制射頻芯片模擬電路狀態(tài)。所述寄存器組1、2所含的寄存器個(gè)數(shù)為射頻控制字的個(gè)數(shù)，而地址控制字決定前后兩個(gè)工作時(shí)隙切換時(shí)實(shí)際需要發(fā)送的射頻控制字，如果需要發(fā)送的控制字為7個(gè)，則每組寄存器組需要7個(gè)8位寄存器，相應(yīng)地移位寄存器從3線接口依次接收7個(gè)射頻控制字。
針對(duì)每個(gè)工作時(shí)隙，寄存器組2的射頻控制字與其對(duì)應(yīng)，即寄存器組2中的寄存器值決定了與其連接的射頻芯片模擬電路的控制狀態(tài)。
本發(fā)明的有益效果是，在射頻芯片內(nèi)部運(yùn)用兩個(gè)寄存器組的架構(gòu)，一個(gè)寄存器組存儲(chǔ)當(dāng)前工作時(shí)隙的射頻控制字，另一個(gè)寄存器組存儲(chǔ)下一個(gè)工作時(shí)隙的射頻控制字；在前后兩個(gè)工作時(shí)隙切換時(shí)間內(nèi)，通過(guò)增加的1條控制線、1條地址線或者1條控制線、m條地址線分別串行或者并行地發(fā)送地址控制字來(lái)觸發(fā)兩個(gè)寄存器組之間的值傳遞操作，從而提高了射頻芯片射頻控制字的配置速度，滿(mǎn)足通信時(shí)隙切換時(shí)間，解決了現(xiàn)有技術(shù)控制字發(fā)送時(shí)間超時(shí)的技術(shù)問(wèn)題。另外，在本發(fā)明實(shí)現(xiàn)的CLK為1.92MHz的接口上，地址控制字在工作時(shí)隙之間的傳輸時(shí)間為2.5us，小于相鄰時(shí)隙的切換時(shí)間為52.1us，并且射頻控制字的接收不影響工作時(shí)隙的信息段，滿(mǎn)足相鄰工作時(shí)隙的切換要求。地址控制字決定了兩個(gè)寄存器組之間的數(shù)據(jù)傳遞的數(shù)量，體現(xiàn)了接口的配置靈活性。


圖1為現(xiàn)有技術(shù)的3線射頻芯片的射頻控制字時(shí)序示意圖；圖2為現(xiàn)有技術(shù)中射頻控制字整體發(fā)送時(shí)間超出相鄰時(shí)隙切換時(shí)間的時(shí)序示意圖；圖3為本發(fā)明在小靈通終端無(wú)縫切換系統(tǒng)中的兩個(gè)相鄰?fù)ㄐ艜r(shí)隙切換時(shí)發(fā)送射頻控制字的時(shí)序圖；圖4為本發(fā)明的工作時(shí)隙與存儲(chǔ)射頻控制字的兩個(gè)寄存器組的狀態(tài)示意圖；圖5為本發(fā)明的無(wú)線射頻芯片3線配置接口實(shí)現(xiàn)的硬件電路示意圖，即本發(fā)明技術(shù)方案一的無(wú)線通信射頻芯片結(jié)構(gòu)電路示意圖。
具體實(shí)施例方式
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作詳細(xì)說(shuō)明。
如圖5，本發(fā)明所指的無(wú)線通信射頻芯片結(jié)構(gòu)電路，包括射頻芯片模擬電路模塊3、移位寄存器4，射頻芯片3線數(shù)據(jù)線(DATA)、時(shí)鐘(CLK)和使能信號(hào)(LE)，三線分別與移位寄存器4相應(yīng)引腳連接，還包括寄存器組1(1)和寄存器組2(2)、寄存器地址控制器5及其相關(guān)引腳；移位寄存器4、寄存器組1(1)、寄存器組2(2)和模擬電路模塊(3)依次電連接；寄存器地址控制器5與寄存器組1連接，其相關(guān)引腳分別與該控制線(CNT0)和地址控制線(ADD0，ADD1，ADD2)連接，每個(gè)寄存器組由7個(gè)8位的寄存器構(gòu)成。圖中所有引腳均與基帶芯片IO口連接。
本實(shí)施例的射頻芯片在由前一個(gè)工作時(shí)隙到后一個(gè)工作時(shí)隙轉(zhuǎn)換過(guò)程中需要發(fā)送7個(gè)Word(即射頻控制字，每個(gè)射頻控制字有8個(gè)比特，即8位)。在射頻芯片內(nèi)部運(yùn)用兩個(gè)寄存器組(每個(gè)寄存器組均含有7個(gè)寬度為8位的寄存器)的架構(gòu)，一個(gè)寄存器組存儲(chǔ)當(dāng)前工作時(shí)隙的射頻控制字，另一個(gè)寄存器組存儲(chǔ)下一個(gè)工作時(shí)隙的射頻控制字；在前后兩個(gè)工作時(shí)隙切換時(shí)間內(nèi)，通過(guò)增加3條地址線并行發(fā)送地址控制字來(lái)觸發(fā)兩個(gè)存貯寄存器組之間的寄存器值傳遞操作(按照m需要滿(mǎn)足n＝2m或者2m-1≤n≤2m，本實(shí)施例n＝7，則地址控制線根數(shù)m應(yīng)為3)，同時(shí)這些地址控制字決定了傳遞的寄存器值的數(shù)量。
結(jié)合圖4和圖5，首先，在前一個(gè)工作時(shí)隙中，寄存器組2的控制字處在控制此工作時(shí)隙的狀態(tài)，同時(shí)在此工作時(shí)隙中除了Ramp時(shí)間段和Guard時(shí)間段外的其他時(shí)間段內(nèi)從3線接口依次接收7個(gè)控制下一個(gè)工作時(shí)隙狀態(tài)的射頻控制字Word，暫存到寄存器組1中。
然后在前一個(gè)工作時(shí)隙(如圖4中的Working_Slot或圖5中的Working_Slot_A)的Guard時(shí)間段41.7μs和下一個(gè)工作時(shí)隙(如圖4中的Working_Next_Slot或圖5中的Working_Slot_B)的Ramp時(shí)間段10.4μs范圍內(nèi)，從CNT0，ADD0，ADD1，ADD2信號(hào)線上接收地址控制字，地址控制字決定了寄存器組1向寄存器組2傳遞的寄存器值。
如現(xiàn)接收到3根地址線的地址為ADD[2:0]＝3’b111(即為ADD2＝1，ADD1＝1，ADD0＝1)，表示將寄存器組1中的相應(yīng)7個(gè)寄存器的值寫(xiě)入了寄存器組2中。之后進(jìn)入下一個(gè)工作時(shí)隙(如圖4中的Working_Next_Slot或圖5中的Working_Slot_B)，重復(fù)以上步驟。
下表為本實(shí)施例寄存器控制器5中所設(shè)置的邏輯電路定義的地址控制字與寄存器組1向寄存器組2傳遞的寄存器值的對(duì)應(yīng)關(guān)系。

從上表可知，盡管初始定義需要傳輸7個(gè)Word，但在實(shí)際測(cè)試時(shí)如果發(fā)現(xiàn)時(shí)隙切換時(shí)只需要傳遞3個(gè)射頻控制字(分別是Word I、Word II和WordIII)而寄存器組2里的其他四個(gè)寄存器不需要變化，則ADD[2:0]＝011即可。本實(shí)施例的射頻芯片中，命名7個(gè)寄存器分別為A，B，C，D，E，F(xiàn)，G，分別對(duì)應(yīng)傳遞射頻控制字為Word I、Word II、WordIII、…和WordVII。
在某個(gè)工作時(shí)隙中，寄存器組2的射頻控制字與其對(duì)應(yīng)，寄存器組1接收控制下一個(gè)工作時(shí)隙狀態(tài)的射頻控制字。這表明每一個(gè)工作時(shí)隙與模擬電路模塊狀態(tài)一一對(duì)應(yīng)關(guān)系，比例如在工作時(shí)隙A(Working_SLOT_A)時(shí)，寄存器組2的射頻控制字控制著此時(shí)隙A對(duì)應(yīng)的模擬電路狀態(tài)，而在工作時(shí)隙B(Working_SLOT_B)時(shí)，寄存器組2的射頻控制字控制著此時(shí)隙B對(duì)應(yīng)的模擬電路狀態(tài)。
如圖5所示，在工作時(shí)隙A(Working_SLOT_A)中，寄存器組2的值為控制此狀態(tài)的射頻控制字A，寄存器組1的值為控制下一個(gè)工作時(shí)隙B(Working_SLOT_B)的射頻控制字B；在工作時(shí)隙B中，寄存器組2的值為射頻控制字B，寄存器組1的值為射頻控制字C；下一個(gè)工作時(shí)隙C類(lèi)似。
雖然已公開(kāi)了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域技術(shù)人員將會(huì)意識(shí)到，在不背離本發(fā)明權(quán)利要求書(shū)中公開(kāi)范圍的情況下，任何各種修改、添加和替換均屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種無(wú)線通信射頻芯片結(jié)構(gòu)電路，包括射頻芯片模擬電路模塊(3)、移位寄存器(4)，射頻芯片3線，即數(shù)據(jù)線(DATA)、時(shí)鐘(CLK)和使能信號(hào)(LE)，三線分別連至移位寄存器(4)相應(yīng)引腳，其特征在于還包括寄存器組1(1)和寄存器組2(2)、寄存器地址控制器(5)及其相關(guān)引腳；移位寄存器(4)、寄存器組1(1)、寄存器組2(2)和模擬電路模塊(3)依次電連接，當(dāng)寄存器組2(2)在存儲(chǔ)當(dāng)前通信時(shí)隙的射頻控制字時(shí)，寄存器組1(1)存儲(chǔ)下一個(gè)通信時(shí)隙的射頻控制字；寄存器組1和寄存器組2所包含的寄存器數(shù)量相同；寄存器地址控制器(5)直接與寄存器組1(1)連接，其相關(guān)引腳分別與該控制器的控制線(CNT0)和地址控制線連接，用于決定寄存器組1向寄存器組2傳遞的寄存器值。
2.如權(quán)利要求1所述的無(wú)線通信射頻芯片結(jié)構(gòu)電路，其特征在于所述地址控制線可設(shè)置為m根，m需要滿(mǎn)足n＝2m或者2m-1≤n≤2m，n表示所述寄存器組中所含寄存器的個(gè)數(shù)，當(dāng)?shù)刂房刂凭€設(shè)置為m根時(shí)，與寄存器地址控制器(5)連接的控制線(CNT0)和m根地址控制線(ADD0，ADD1，ADD2，......，ADDm)配合CLK線并行發(fā)送地址控制字來(lái)觸發(fā)兩個(gè)寄存器之間的值傳遞操作。
3.如權(quán)利要求1所述的無(wú)線通信射頻芯片結(jié)構(gòu)電路，其特征在于所述寄存器組由7個(gè)8位寄存器組成。
4.如權(quán)利要求1所述的無(wú)線通信射頻芯片結(jié)構(gòu)電路，其特征在于所述寄存器地址控制器(5)內(nèi)設(shè)有邏輯電路，根據(jù)不同的地址控制字傳送射頻控制字。
5.一種射頻控制字收發(fā)方法，其特征在于包括以下步驟1)初始狀態(tài)，在前一個(gè)工作時(shí)隙(working slot A)中，寄存器組2中存儲(chǔ)一組用于控制射頻芯片模擬電路狀態(tài)的射頻控制字，同時(shí)在此工作時(shí)隙(working slotA)內(nèi)去除緩沖間隔(Ramp)時(shí)間段和保護(hù)間隔(Guard)時(shí)間段后的其他時(shí)間段內(nèi)，移位寄存器(4)從3線接口依次接收n個(gè)控制下一工作時(shí)隙(working slot B)狀態(tài)的射頻控制字，n表示所述寄存器組中所含寄存器的個(gè)數(shù)；2)移位寄存器(4)將接收到的射頻控制字暫存到寄存器組1(1)；3)在前一個(gè)工作時(shí)隙(working slot A)的保護(hù)間隔(Guard)時(shí)間段和下個(gè)工作時(shí)隙(working slot B)的緩沖間隔(Ramp)時(shí)間段連續(xù)時(shí)間范圍內(nèi)，從與寄存器地址控制器(5)相應(yīng)管腳連接的控制信號(hào)線和地址信號(hào)線上接收地址控制字，以決定寄存器組1(1)向寄存器組2(2)傳遞的寄存器值，并觸發(fā)兩個(gè)寄存器組間的傳遞操作；4)進(jìn)入下一個(gè)工作時(shí)隙，重復(fù)以上1)-3)的步驟。
6.如權(quán)利要求5所述的射頻控制字收發(fā)方法，其特征在于所述寄存器組1、寄存器組2所含的寄存器個(gè)數(shù)根據(jù)射頻控制字個(gè)數(shù)決定。
7.如權(quán)利要求5所述的射頻控制字收發(fā)方法，其特征在于所述每個(gè)寄存器組可由7個(gè)8位寄存器組成，相應(yīng)地移位寄存器(4)從3線接口依次接收7個(gè)8位的射頻控制字。
8.如權(quán)利要求5所述的射頻控制字收發(fā)方法，其特征在于針對(duì)每個(gè)工作時(shí)隙，寄存器組2(2)的射頻控制字與其對(duì)應(yīng)，即寄存器2的射頻控制字控制對(duì)應(yīng)此工作時(shí)隙的模擬電路模塊(3)的狀態(tài)。
全文摘要
本發(fā)明公開(kāi)了一種無(wú)線通信射頻芯片結(jié)構(gòu)電路及射頻控制字收發(fā)方法，改進(jìn)了射頻芯片的3線接口以及射頻控制字收發(fā)方式，在射頻芯片內(nèi)部運(yùn)用兩個(gè)寄存器組的架構(gòu)，一個(gè)寄存器組存儲(chǔ)當(dāng)前工作時(shí)隙的射頻控制字，另一個(gè)寄存器組存儲(chǔ)下一個(gè)工作時(shí)隙的射頻控制字；在前后兩個(gè)工作時(shí)隙切換時(shí)間內(nèi)，通過(guò)增加的1條控制線、m條地址線分別并行地發(fā)送地址控制字來(lái)觸發(fā)兩個(gè)存貯器組之間的值傳遞操作，同時(shí)這些地址控制字決定了傳遞的寄存器值的數(shù)量。從而極大地提高了射頻芯片射頻控制字的配置速度和配置靈活性，滿(mǎn)足了通信時(shí)隙切換時(shí)間。
文檔編號(hào)H04B1/40GK101013899SQ20061011701
公開(kāi)日2007年8月8日 申請(qǐng)日期2006年10月11日 優(yōu)先權(quán)日2006年10月11日
發(fā)明者劉志, 王險(xiǎn)峰, 王立寧 申請(qǐng)人:鼎芯通訊(上海)有限公司