專利名稱：一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)傳輸裝置及其幀同步方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無(wú)線通信技術(shù)領(lǐng)域，尤其是一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)傳輸裝置及其幀同步方法。
背景技術(shù)：
隨著無(wú)線技術(shù)的飛速發(fā)展，特別是室內(nèi)網(wǎng)絡(luò)覆蓋的建設(shè)，面對(duì)下一代3G基站網(wǎng)絡(luò)，采用了基帶單元101(BBU)和射頻拉遠(yuǎn)模塊102(RRU)分離的方法，如圖1所示，射頻拉遠(yuǎn)模塊由光電轉(zhuǎn)換器102a，串并轉(zhuǎn)換器102b，可編程邏輯器件102c，處理器102d，數(shù)字中頻模塊102e，功率放大器102h，射頻前端102g和射頻模塊102f構(gòu)成，基帶單元101和射頻拉遠(yuǎn)模塊102之間是基于光纖進(jìn)行互連，RRU通過(guò)光纖接收來(lái)自BBU的數(shù)據(jù)，再將該數(shù)據(jù)通過(guò)服務(wù)天線103發(fā)射出去，從而實(shí)現(xiàn)了分布式的網(wǎng)絡(luò)覆蓋。
在分布式的網(wǎng)絡(luò)覆蓋中，RRU與BBU之間的數(shù)據(jù)可靠傳輸是保正分布式網(wǎng)絡(luò)正常工作的必要條件之一，針對(duì)數(shù)據(jù)傳輸問(wèn)題，人們已經(jīng)提出了一些可以實(shí)現(xiàn)的數(shù)據(jù)傳輸協(xié)議，例如CPRI，自定義傳輸協(xié)議等，那么基于這些協(xié)議的信令數(shù)據(jù)是一個(gè)不定長(zhǎng)度的位的一個(gè)序列，信令數(shù)據(jù)的幀同步是一個(gè)要解決的問(wèn)題。
面對(duì)目前的分布式網(wǎng)絡(luò)覆蓋系統(tǒng)，BBU與RRU之間的傳輸速率從1.25Gbps到2.5Gbps，鏈路級(jí)的誤碼率越來(lái)越低，在這種高速率的傳輸技術(shù)情況下，出現(xiàn)數(shù)據(jù)傳輸錯(cuò)誤的概率是極低的，同時(shí)，信令數(shù)據(jù)的傳輸速率也隨著相應(yīng)的提高，若采用傳統(tǒng)的方法，使用復(fù)雜的同步機(jī)制，這樣會(huì)消耗較多的傳輸資源，同時(shí)，復(fù)雜的同步機(jī)制還可能影響信令數(shù)據(jù)的高速率傳輸，在現(xiàn)有的CRPI傳輸協(xié)議技術(shù)中，采用HDLC控制器來(lái)實(shí)現(xiàn)慢速的信令數(shù)據(jù)傳輸，直接通過(guò)HDLC接口連接至帶有HDLC控制器的處理器上，從而占用處理器的系統(tǒng)資源。典型的HDLC幀結(jié)構(gòu)如下

可以看出，采用HDLC幀進(jìn)行定界存在下列缺點(diǎn)一是為了區(qū)別HDLC幀，需要對(duì)每一個(gè)字節(jié)進(jìn)行掃描，尋找?guī)瑯?biāo)志0X7E；二是為了防止數(shù)據(jù)域中出現(xiàn)跟開始標(biāo)志字節(jié)相同的字節(jié)，而采用字節(jié)添充/去填充的方法，這樣不僅使得操作變得復(fù)雜，也導(dǎo)致帶寬需求的增加；三是使用固定的標(biāo)志字節(jié)來(lái)標(biāo)識(shí)幀的開始和結(jié)束，對(duì)防止錯(cuò)誤不力，尤其是在數(shù)據(jù)域中特意的模仿該標(biāo)志字節(jié)會(huì)生成錯(cuò)誤的幀結(jié)構(gòu)，造成誤告警。
現(xiàn)有的另一種技術(shù)是采用MII接口來(lái)實(shí)現(xiàn)快速的信令數(shù)據(jù)傳輸，也是直接通過(guò)MII接口連接至帶有以太網(wǎng)控制器的處理器上，因此也需要占用處理器的系統(tǒng)資源。典型的MAC幀結(jié)構(gòu)如下

可以看出，整個(gè)MAC幀中采用了10比特的SSD和10比特的ESD定界符進(jìn)行定界，同時(shí)在幀中附加了8字節(jié)的前導(dǎo)域，尤其是復(fù)雜的幀校驗(yàn)計(jì)算，這樣大大的降低了鏈路傳輸效率，占用較多的系統(tǒng)傳輸資源。

發(fā)明內(nèi)容
針對(duì)上述現(xiàn)有技術(shù)的問(wèn)題，本發(fā)明的目的在于提供了一種簡(jiǎn)單、傳輸效率高、占用系統(tǒng)資源少的信令數(shù)據(jù)傳輸裝置及幀同步方法，來(lái)解決RRU模塊中信令數(shù)據(jù)傳輸所存在的缺點(diǎn)。
為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)的傳輸裝置，該裝置由光電轉(zhuǎn)換器201，解串器202，可編程邏輯器件102c，處理器102d，串行器205以及電光轉(zhuǎn)換器206組成，其中光電轉(zhuǎn)換器201，用于將來(lái)自光纖鏈路上的光信號(hào)轉(zhuǎn)換為電信號(hào)；解串器202，用于將來(lái)自光電轉(zhuǎn)換器201的電信號(hào)的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)傳輸給可編程邏輯器件102c；可編程邏輯器件102c，用于接收來(lái)自解串器202的并行數(shù)據(jù)，按照一定的規(guī)則從相應(yīng)的比特中提取信令數(shù)據(jù)，然后按照簡(jiǎn)化幀的格式組成信令數(shù)據(jù)幀，同時(shí)在信令數(shù)據(jù)幀的幀頭和幀尾插入同步碼組；反之，對(duì)來(lái)自處理器102d的信令數(shù)據(jù)包進(jìn)行去同步碼組，提取MAC幀中完整的信令數(shù)據(jù)內(nèi)容，然后按照一定的規(guī)則對(duì)信令數(shù)據(jù)內(nèi)容進(jìn)行映射后插入相應(yīng)的比特位中送給串行器205；處理器102d，用于通過(guò)總線通道從可編程邏輯器件102c接收信令數(shù)據(jù)幀送入TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理，最后經(jīng)過(guò)上層應(yīng)用程序處理再發(fā)送給射頻拉遠(yuǎn)模塊RRU中其它單元104a-104n使用；反之，來(lái)自射頻拉遠(yuǎn)模塊RRU中其它單元104a-104n的告警，狀態(tài)等信息先送到上層應(yīng)用程序進(jìn)行處理，然后再把上層數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理后送給可編程邏輯器件102c；串行器205，用于把來(lái)自可編程邏輯器件102c并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)傳輸給電光轉(zhuǎn)換器201；電光轉(zhuǎn)換器206，用于將來(lái)自串行器205的電信號(hào)轉(zhuǎn)換為光信號(hào)。
本發(fā)明的另一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)傳輸?shù)母倪M(jìn)裝置主要區(qū)別在于把上述的串行器102c7和解串器102c6也集成在可編程邏輯器件中實(shí)現(xiàn)，這樣可以節(jié)省PCB的面積，降低硬件的成本。如圖3所示。
一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)傳輸?shù)膸椒椒?，其特征在于，包括信令?shù)據(jù)的下行傳輸過(guò)程和信令數(shù)據(jù)的上行過(guò)程，其中，信令數(shù)據(jù)的下行傳輸過(guò)程包括下列步驟步驟一將信令數(shù)據(jù)從數(shù)據(jù)鏈路中按照一定的規(guī)則解映射后進(jìn)行提取并組成MAC幀；步驟二在可編程邏輯器件FPGA內(nèi)得到的MAC幀對(duì)目的地址和源地址以及類型字段進(jìn)行判斷，若目的地址和源地址以及類型字段有效，則是合法的信令數(shù)據(jù)，否則，丟棄該信令數(shù)據(jù)內(nèi)容；步驟三接著由可編程邏輯器件FPGA的同步碼組發(fā)生器產(chǎn)生同步碼組添加在信令數(shù)據(jù)的首部和尾部，組成一個(gè)完整的信令數(shù)據(jù)幀；步驟四將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給處理器，處理器對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；步驟五如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；步驟六然后處理器把信令數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；
步驟七最后傳輸?shù)教幚砥髦械纳蠈討?yīng)用程序進(jìn)行處理；信令數(shù)據(jù)的上行過(guò)程為信令數(shù)據(jù)下行傳輸?shù)哪孢^(guò)程，包括下列步驟步驟一來(lái)自RRU中的告警，狀態(tài)等信息先送到處理器中的上層應(yīng)用程序進(jìn)行處理；步驟二然后處理器再把上層數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；步驟三將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給可編程邏輯器件FPGA，可編程邏輯器件FPGA對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；步驟四如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；步驟五可編程邏輯器件FPGA去掉幀同步碼，提取目的地址來(lái)查詢所對(duì)應(yīng)的輸出接口，然后從簡(jiǎn)化的MAC幀數(shù)據(jù)字段中提取不定長(zhǎng)的信令數(shù)據(jù)內(nèi)容；步驟六在可編程邏輯器件FPGA內(nèi)得到完整的信令數(shù)據(jù)幀按照一定的規(guī)則進(jìn)行映射插入至相應(yīng)的比特位，最后從所對(duì)應(yīng)的接口通過(guò)光纖鏈路進(jìn)行傳輸?shù)交鶐卧?br> 采用本發(fā)明的裝置和幀同步方法，與現(xiàn)有技術(shù)相比，其主要?jiǎng)?chuàng)新點(diǎn)在于幀同步的實(shí)現(xiàn)不同，具體的性能結(jié)果對(duì)比如下

本發(fā)明中所述的幀同步方法是采用巴克碼添加在信令幀的幀頭和幀尾來(lái)實(shí)現(xiàn)同步，同時(shí)，去掉了典型HDLC幀或典型MAC幀所需要的CRC校驗(yàn)計(jì)算，這樣使得實(shí)現(xiàn)變得簡(jiǎn)單，由于同步碼組需要占據(jù)一定的數(shù)據(jù)傳輸時(shí)間，傳輸效率會(huì)降低，希望同步碼短些，同時(shí)為了降低假同步概率，希望同步碼長(zhǎng)些，考慮到兩個(gè)方面的折中，從而采用了具有良好自相關(guān)特性的同步碼組，該方法減少了的系統(tǒng)傳輸資源的消耗，減少了系統(tǒng)的傳輸開銷，避免了信令數(shù)據(jù)的丟包問(wèn)題，提高了信令數(shù)據(jù)傳輸?shù)目煽啃院头€(wěn)定性，提高了系統(tǒng)的性能和傳輸效率。


圖1是射頻拉遠(yuǎn)模塊系統(tǒng)框圖；圖2是射頻拉遠(yuǎn)模塊中傳輸接口硬件框圖；圖3是本發(fā)明的另一種改進(jìn)射頻拉遠(yuǎn)模塊中傳輸接口硬件框圖；圖4是本發(fā)明的信令數(shù)據(jù)傳輸幀格式示意圖；圖5是本發(fā)明的信令數(shù)據(jù)下行傳輸過(guò)程示意圖；圖6是本發(fā)明的信令數(shù)據(jù)上傳傳輸過(guò)程示意圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)技術(shù)方案的實(shí)施做進(jìn)一步詳細(xì)的說(shuō)明如圖2所示，本發(fā)明的一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)傳輸裝置，包括光電轉(zhuǎn)換器201，解串器202，可編程邏輯器件102c，處理器102d，串行器205以及電光轉(zhuǎn)換器206組成，而可編程邏輯器件102c由解映射器102c4、成幀器102c1、同步碼組發(fā)生器102c3、解幀器102c2和映射器102c5組成。光電轉(zhuǎn)換器201，用于將來(lái)自光纖鏈路上的光信號(hào)轉(zhuǎn)換為電信號(hào)；解串器202，用于將來(lái)自光電轉(zhuǎn)換器201的電信號(hào)的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)傳輸給可編程邏輯器件102c；可編程邏輯器件102c，用于接收來(lái)自解串器202的并行數(shù)據(jù)，按照一定的規(guī)則從相應(yīng)的比特中提取信令數(shù)據(jù)，然后按照簡(jiǎn)化幀的格式組成信令數(shù)據(jù)幀，同時(shí)在信令數(shù)據(jù)幀的幀頭和幀尾插入同步碼組；反之，對(duì)來(lái)自處理器102d的信令數(shù)據(jù)包進(jìn)行去同步碼組，提取MAC幀中完整的信令數(shù)據(jù)內(nèi)容，然后按照一定的規(guī)則對(duì)信令數(shù)據(jù)內(nèi)容進(jìn)行映射后插入相應(yīng)的比特位中送給串行器205；處理器102d，用于通過(guò)總線通道從可編程邏輯器件102c接收信令數(shù)據(jù)幀送入TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理，最后經(jīng)過(guò)上層應(yīng)用程序處理再發(fā)送給射頻拉遠(yuǎn)模塊RRU中其它單元104a-104n使用；反之，來(lái)自射頻拉遠(yuǎn)模塊RRU中其它單元104a-104n的告警，狀態(tài)等信息先送到上層應(yīng)用程序進(jìn)行處理，然后再把上層數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理后送給可編程邏輯器件102c；串行器205，用于把來(lái)自可編程邏輯器件102c并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)傳輸給電光轉(zhuǎn)換器201；電光轉(zhuǎn)換器206，用于將來(lái)自串行器205的電信號(hào)轉(zhuǎn)換為光信號(hào)。
在可編程邏輯器件102c中，解映射器102c4，用于接收來(lái)自解串器202的并行數(shù)據(jù)，按照一定的規(guī)則從相應(yīng)的比特中提取信令數(shù)據(jù)，送給成幀器102c1；成幀器102c1，用于按照簡(jiǎn)化幀的格式組成信令數(shù)據(jù)幀；同步碼組發(fā)生器102c3，用于在信令數(shù)據(jù)幀的幀頭和幀尾插入同步碼組；解幀器102c2，用于對(duì)來(lái)自處理器102d的信令數(shù)據(jù)包進(jìn)行去同步碼組，提取MAC幀中完整的信令數(shù)據(jù)內(nèi)容；和映射器102c5，用于按照一定的規(guī)則對(duì)信令數(shù)據(jù)內(nèi)容進(jìn)行映射后插入相應(yīng)的比特位中送給串行器205。
本發(fā)明所述的幀同步方法包括信令數(shù)據(jù)的下行傳輸過(guò)程和信令數(shù)據(jù)的上行傳輸過(guò)程，其中，信令數(shù)據(jù)的下行傳輸過(guò)程包括下列步驟如圖5所示步驟一將信令數(shù)據(jù)從數(shù)據(jù)鏈路中按照一定的規(guī)則解映射后進(jìn)行提取并組成簡(jiǎn)化的MAC幀；步驟二在FPGA內(nèi)得到的MAC幀對(duì)目的地址和源地址以及類型字段進(jìn)行判斷，若目的地址和源地址以及類型字段有效，則是合法的信令數(shù)據(jù)，否則，丟棄該信令數(shù)據(jù)內(nèi)容；步驟三接著由FPGA的同步碼組發(fā)生器產(chǎn)生同步碼組添加在信令數(shù)據(jù)的首部和尾部，組成一個(gè)完整的信令數(shù)據(jù)幀，幀格式如圖4所示；步驟四將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給處理器，處理器對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；步驟五如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；步驟六然后處理器把信令數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；步驟七最后傳輸?shù)教幚砥髦械纳蠈討?yīng)用程序進(jìn)行處理；。
反之，信令數(shù)據(jù)的上行傳輸過(guò)程為信令數(shù)據(jù)下行傳輸?shù)哪孢^(guò)程包括下列步驟如圖6所示步驟一來(lái)自RRU中的告警，狀態(tài)等信息先送到處理器中的上層應(yīng)用程序進(jìn)行處理；步驟二然后處理器把上層數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；步驟三將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給FPGA，F(xiàn)PGA對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；步驟四如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；步驟五FPGA去掉幀同步碼，提取目的地址來(lái)查詢所對(duì)應(yīng)的輸出接口，然后從簡(jiǎn)化的MAC幀數(shù)據(jù)字段中提取不定長(zhǎng)的信令數(shù)據(jù)內(nèi)容；步驟六FPGA得到完整的信令數(shù)據(jù)幀后，按照一定的規(guī)則映射進(jìn)行插入至相應(yīng)的比特位，最后從所對(duì)應(yīng)的接口通過(guò)光纖鏈路進(jìn)行傳輸?shù)紹BU。
下面以同步碼組為3個(gè)13比特的巴克碼組為例，對(duì)本發(fā)明作進(jìn)一步的說(shuō)明，其中巴克碼組具有尖銳自相關(guān)函數(shù)特性。
信令數(shù)據(jù)的下行傳輸過(guò)程來(lái)自BBU的下行鏈路數(shù)據(jù)通過(guò)光纖傳輸?shù)絉RU的光接口，進(jìn)入RRU的光電轉(zhuǎn)換器，完成光電信號(hào)的轉(zhuǎn)換，轉(zhuǎn)換后的電信號(hào)送入解串器進(jìn)行串并轉(zhuǎn)換，8B/10B編碼，信令數(shù)據(jù)從控制字位中進(jìn)行提取，在可編程邏輯器件內(nèi)實(shí)現(xiàn)解映射，成幀功能后組裝為MAC幀，同時(shí)，由FPGA硬件產(chǎn)生3個(gè)13比特的巴克碼組添加在MAC幀的幀頭和幀尾，組成一個(gè)完整的信令數(shù)據(jù)幀，可編程邏輯器件將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給處理器，處理器對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；然后處理器把信令數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；最后傳輸?shù)教幚砥髦械纳蠈討?yīng)用程序進(jìn)行處理。
信令數(shù)據(jù)的上行傳輸過(guò)程來(lái)自RRU中的告警，狀態(tài)等信息通過(guò)處理器中的上層應(yīng)用程序進(jìn)行處理后然后處理器把上層數(shù)據(jù)再送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給FPGA，F(xiàn)PGA對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效的3個(gè)13比特克碼組；如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；FPGA模塊對(duì)信令數(shù)據(jù)包進(jìn)行去同步碼，提取MAC幀完整的信令數(shù)據(jù)幀按照一定的規(guī)則映射進(jìn)行插入相應(yīng)的比特位中，經(jīng)過(guò)可編程邏輯器件內(nèi)的映射，解幀后送給串行器，串行器進(jìn)行8B/10B譯碼和并串轉(zhuǎn)換，然后，經(jīng)過(guò)電光轉(zhuǎn)換器把電信號(hào)轉(zhuǎn)換為光信號(hào)，最后通過(guò)光纖傳輸?shù)紹BU。
以上所述，僅為本發(fā)明的一個(gè)最佳具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)的傳輸裝置，該裝置由光電轉(zhuǎn)換器201，解串器202，可編程邏輯器件102c，處理器102d，串行器205以及電光轉(zhuǎn)換器206組成，其中光電轉(zhuǎn)換器201，用于將來(lái)自光纖鏈路上的光信號(hào)轉(zhuǎn)換為電信號(hào)；解串器202，用于將來(lái)自光電轉(zhuǎn)換器201的電信號(hào)的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)傳輸給可編程邏輯器件102c；可編程邏輯器件102c，用于接收來(lái)自解串器202的并行數(shù)據(jù)，按照一定的規(guī)則從相應(yīng)的比特中提取信令數(shù)據(jù)，然后按照簡(jiǎn)化幀的格式組成信令數(shù)據(jù)幀，同時(shí)在信令數(shù)據(jù)幀的幀頭和幀尾插入同步碼組；反之，對(duì)來(lái)自處理器102d的信令數(shù)據(jù)包進(jìn)行去同步碼組，提取MAC幀中完整的信令數(shù)據(jù)內(nèi)容，然后按照一定的規(guī)則對(duì)信令數(shù)據(jù)內(nèi)容進(jìn)行映射后插入相應(yīng)的比特位中送給串行器205；處理器102d，用于通過(guò)總線通道從可編程邏輯器件102c接收信令數(shù)據(jù)幀送入TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理，最后經(jīng)上層應(yīng)用程序處理再發(fā)送給射頻拉遠(yuǎn)模塊RRU中其它單元104a-104n使用；反之，來(lái)自射頻拉遠(yuǎn)模塊RRU中其它單元104a-104n的告警，狀態(tài)等信息先送到上層應(yīng)用程序進(jìn)行處理，然后再把上層數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理后送給可編程邏輯器件102c；串行器205，用于把來(lái)自可編程邏輯器件102c并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)傳輸給電光轉(zhuǎn)換器201；電光轉(zhuǎn)換器206，用于將來(lái)自串行器205的電信號(hào)轉(zhuǎn)換為光信號(hào)。
2.如權(quán)利要求1所述的傳輸裝置，所述可編程邏輯器件102c由解映射器102c4、成幀器102c1、同步碼組發(fā)生器102c3、解幀器102c2和映射器102c5組成，其中解映射器102c4，用于接收來(lái)自解串器202的并行數(shù)據(jù)，按照一定的規(guī)則從相應(yīng)的比特中提取信令數(shù)據(jù)，送給成幀器102c1；成幀器102c1，用于按照簡(jiǎn)化幀的格式組成信令數(shù)據(jù)幀；同步碼組發(fā)生器102c3，用于在信令數(shù)據(jù)幀的幀頭和幀尾插入同步碼組；解幀器102c2，用于對(duì)來(lái)自處理器102d的信令數(shù)據(jù)包進(jìn)行去同步碼組，提取MAC幀中完整的信令數(shù)據(jù)內(nèi)容；和映射器102c5，用于按照一定的規(guī)則對(duì)信令數(shù)據(jù)內(nèi)容進(jìn)行映射后插入相應(yīng)的比特位中送給串行器205。
3.如權(quán)利要求1所述的傳輸裝置，其中所述串行器和所述解串器也集成在所述可編程邏輯器件中實(shí)現(xiàn)。
4.一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)傳輸?shù)膸椒椒ǎㄐ帕顢?shù)據(jù)的下行傳輸過(guò)程和信令數(shù)據(jù)的上行傳輸過(guò)程，其中，信令數(shù)據(jù)的下行傳輸過(guò)程包括下列步驟；步驟一將信令數(shù)據(jù)從數(shù)據(jù)鏈路中按照一定的規(guī)則解映射后進(jìn)行提取并組成MAC幀；步驟二在可編程邏輯器件FPGA內(nèi)得到的MAC幀對(duì)目的地址和源地址以及類型字段進(jìn)行判斷，若目的地址和源地址以及類型字段有效，則是合法的信令數(shù)據(jù)，否則，丟棄該信令數(shù)據(jù)內(nèi)容；步驟三接著由可編程邏輯器件FPGA的同步碼組發(fā)生器產(chǎn)生同步碼組添加在信令數(shù)據(jù)的首部和尾部，組成一個(gè)完整的信令數(shù)據(jù)幀；步驟四將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給處理器，處理器對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；步驟五如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；步驟六然后處理器把信令數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；步驟七最后傳輸?shù)教幚砥鞯纳蠈討?yīng)用程序進(jìn)行處理；信令數(shù)據(jù)的上行過(guò)程為信令數(shù)據(jù)下行傳輸?shù)哪孢^(guò)程，包括下列步驟步驟一來(lái)自射頻拉遠(yuǎn)模塊RRU的告警，狀態(tài)等信息送到處理器的上層應(yīng)用程序進(jìn)行處理；步驟二然后處理器把上層數(shù)據(jù)送給TCP/IP協(xié)議棧進(jìn)行錯(cuò)誤檢測(cè)和重傳機(jī)制處理；步驟三將要發(fā)送的信令數(shù)據(jù)幀通過(guò)總線通道送給可編程邏輯器件FPGA，可編程邏輯器件FPGA對(duì)收到的數(shù)據(jù)進(jìn)行同步碼組檢測(cè)，不斷的判斷是否為預(yù)先約定的有效同步碼組；步驟四如果是，則得到了有效的同步碼組，否則，不斷的重復(fù)檢測(cè)，直到檢測(cè)到有效的同步碼組后為止，從而實(shí)現(xiàn)了幀同步；步驟五可編程邏輯器件FPGA去掉幀同步碼，提取目的地址來(lái)查詢所對(duì)應(yīng)的輸出接口，然后從簡(jiǎn)化的MAC幀數(shù)據(jù)字段中提取不定長(zhǎng)的信令數(shù)據(jù)內(nèi)容；步驟六在可編程邏輯器件FPGA內(nèi)得到完整的信令數(shù)據(jù)幀按照一定的規(guī)則進(jìn)行映射插入至相應(yīng)的比特位，最后從所對(duì)應(yīng)的接口通過(guò)光纖鏈路進(jìn)行傳輸?shù)交鶐卧?br> 5.根據(jù)權(quán)利要求4所述的幀同步方法，其中所述的同步碼組是選用了一組具有尖銳自相關(guān)函數(shù)特性的巴克碼組。
全文摘要
本發(fā)明涉及一種射頻拉遠(yuǎn)模塊中信令數(shù)據(jù)的傳輸裝置及其幀同步方法，該裝置由光電轉(zhuǎn)換器201，解串器202，可編程邏輯器件102c，處理器102d，串行器205以及電光轉(zhuǎn)換器206組成，而可編程邏輯器件102c由解映射器102c4、成幀器102c1、同步碼組發(fā)生器102c3、解幀器102c2和映射器102c5組成。本發(fā)明的幀同步方法采用了比較簡(jiǎn)單，傳輸效率高，占用資源少的同步碼組來(lái)實(shí)現(xiàn)幀同步的處理，所述的同步碼組采用了巴克碼組，同時(shí)，去掉了HDLC幀或MAC幀所需要的CRC校驗(yàn)計(jì)算，該方法減少了的系統(tǒng)傳輸資源的消耗，減少了系統(tǒng)的傳輸開銷，避免了信令數(shù)據(jù)的丟包問(wèn)題。本發(fā)明可應(yīng)用3G無(wú)線通信系統(tǒng)，也可用于未來(lái)的移動(dòng)通信系統(tǒng)中。
文檔編號(hào)H04L1/18GK1972163SQ20061011376
公開日2007年5月30日 申請(qǐng)日期2006年10月16日 優(yōu)先權(quán)日2006年10月16日
發(fā)明者王建新, 何梁 申請(qǐng)人:北京北方烽火科技有限公司