專利名稱：一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移動通信信號處理電路及其方法，具體涉及的是一種WCDMA物理隨機接入信道(PRACH)前導(dǎo)檢測中，減少系統(tǒng)內(nèi)存RAM用量的硬件電路及方法。
背景技術(shù)：
在WCDMA系統(tǒng)中，當用戶發(fā)起通話或其他業(yè)務(wù)時，需要先向基站發(fā)送物理隨機接入信道，此信道由前導(dǎo)(preamble)和消息(message)組成，WCDMA中有16個不同的前導(dǎo)，用戶可以隨機使用任何一個可用的前導(dǎo)。基站需要先搜索前導(dǎo)，判斷是否有用戶發(fā)起請求，然后給用戶發(fā)送反饋信息，通知用戶是否允許其接入。
WCDMA系統(tǒng)中，碼片(chip)速率為3.84MHz，即一個碼片內(nèi)無線電波可傳送的距離為78.125米。如果無線電波傳送的距離為10公里，則這段距離可以稱為128碼片。
現(xiàn)有技術(shù)前導(dǎo)檢測的示意圖如附圖1所示，對距離小區(qū)天線不同距離上的前導(dǎo)檢測一般稱為對小區(qū)的不同相位檢測。由于芯片內(nèi)前導(dǎo)相關(guān)器的長度有限，一次相干累加一般需要多次迭代才能完成。非相干累加是對多個相干累加結(jié)果的能量進行累加。相鄰兩個相位的距離間隔稱為前導(dǎo)檢測的精度，一個小區(qū)進行前導(dǎo)檢測的相位數(shù)量和檢測精度之乘積稱為此小區(qū)的前導(dǎo)搜索窗寬。
由于用戶可能處于一個蜂窩小區(qū)內(nèi)的任何位置上，即在小區(qū)內(nèi)的相位是任意的，因此對于16個前導(dǎo)中每個可用的前導(dǎo)，基站需要對小區(qū)內(nèi)的所有相位進行搜索。在對某個相位進行前導(dǎo)搜索時，為提高靈敏度，一般需要對本相位檢測時的相關(guān)結(jié)果進行相干累加和非相干累加，因此需要使用存儲器保存各個相位的相干累加和非相干累加的結(jié)果。
由于用戶可能處于移動狀態(tài)，會引起多普勒頻率偏移，基站在前導(dǎo)檢測時，為抵抗這種衰落，一般會同時使用多種頻率偏移補償來提高前導(dǎo)檢測的性能，如果一個小區(qū)同時使用4種頻率偏移補償來進行前導(dǎo)檢測，則前導(dǎo)的搜索量會翻兩番。
如附圖2所示，一種常見的接入信道前導(dǎo)檢測電路結(jié)構(gòu)一般為天線采樣數(shù)據(jù)和前導(dǎo)相關(guān)碼在相關(guān)器內(nèi)進行相關(guān)，如果有頻率偏移補償處理，相關(guān)結(jié)果會送給頻率偏移補償模塊，否則相關(guān)結(jié)果直接送給相干累加模塊，一次相干累加一般需要多次迭代來完成，相干累加結(jié)果會存放于相干累加系統(tǒng)內(nèi)存RAM(Random Access Memory)中，相干累加完成后，相干累加結(jié)果送給求復(fù)數(shù)能量模塊，求完復(fù)數(shù)能量后，數(shù)據(jù)送給非相干累加模塊，非相干累加的結(jié)果存放在非相干累加RAM中，非相干累加結(jié)束后送給其他模塊進行處理。以下將送給相干累加模塊的數(shù)據(jù)稱為前導(dǎo)簽名相關(guān)結(jié)果，由于此結(jié)果為復(fù)數(shù)數(shù)據(jù)，因此為I/Q兩路數(shù)據(jù)。為減少其它模塊的運算量，一般會在相干累加模塊前或相干累加模塊后插入哈達碼變換模塊。
中國專利號CN01113042的附圖3、專利CN02111839的附圖1均是與現(xiàn)有技術(shù)附圖2類似的電路結(jié)構(gòu)。
如果一個小區(qū)內(nèi)16個前導(dǎo)都可用，搜索窗寬為1024碼片，每半個碼片搜索一次，則在此小區(qū)內(nèi)需要搜索16*1024*2＝32768次。如果此小區(qū)使用兩個天線，則搜索量需要翻倍達到65536次。如果此小區(qū)使用4種頻率偏移補償來進行前導(dǎo)檢測，則搜索量將達到262144次。如果相干累加結(jié)果的I/Q路數(shù)據(jù)各用16比特保存，非相干累加結(jié)果用16比特保存，則相干累加RAM和非相干累加RAM的用量分別需要8M和4M比特(這里1M＝1048576)。如果用一個芯片來實現(xiàn)上述功能，僅此兩個模塊的RAM用量就將達到12M，這就需要占用非常大的芯片面積，如果用0.13um工藝實現(xiàn)，僅此兩個模塊RAM的面積就要超過100平方毫米，這就造成芯片的成本較高。
而且如果RAM用量很大，在進行FPGA原型驗證時，很難找到合適的單片F(xiàn)PGA一次性容納整個設(shè)計，并且大容量的FPGA價格非常昂貴。
因此，現(xiàn)有技術(shù)存在缺陷，而有待于改進和發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路及方法，克服前導(dǎo)檢測已有技術(shù)中RAM用量大、成本高的缺點，提出一種可以大幅減少RAM用量，又能保持前導(dǎo)檢測性能的電路和方法。
本發(fā)明的技術(shù)方案包括一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路，用于替代前導(dǎo)檢測電路中的相干累加部分，其中，其包括第一求復(fù)數(shù)能量模塊，第一緩存器，相位生成模塊，極值搜索及排序模塊，第二緩存器，相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊，首次迭代控制模塊，2選1模塊，相干累加系統(tǒng)內(nèi)存，相干累加模塊，以及，第二求復(fù)數(shù)能量模塊。
所述的電路，其中，還包括前導(dǎo)簽名相關(guān)結(jié)果I/Q輸入給所述第一求復(fù)數(shù)能量模塊和第一緩存器；第一求復(fù)數(shù)能量模塊、第一緩存器和相位生成模塊的輸出作為極值搜索及排序模塊的輸入；所述第一緩存器的輸出同時作為第二緩存器的輸入；所述極值搜索及排序模塊將各個極值的相位及順序送給相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊；所述首次迭代控制模塊的輸出作為2選1模塊的選擇控制端；所述極值搜索及排序模塊將能量最大的相位的前導(dǎo)簽名相關(guān)結(jié)果送給2選1模塊的一個數(shù)據(jù)輸入端，所述第二緩存器的輸出送給2選1模塊的另一個數(shù)據(jù)輸入端；所述相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊的輸出送給相干累加系統(tǒng)內(nèi)存；所述相干累加系統(tǒng)內(nèi)存中讀出的數(shù)據(jù)送給相干累加模塊。
所述的電路，其中，還包括所述相干累加模塊的輸出同時送給相干累加系統(tǒng)內(nèi)存和第二求復(fù)數(shù)能量模塊；所述第二求復(fù)數(shù)能量模塊的輸出送給后續(xù)模塊。
所述的電路，其中，所述第一緩存器對數(shù)據(jù)緩存的節(jié)拍數(shù)等于第一求復(fù)數(shù)能量模塊使用的節(jié)拍數(shù)。
所述的電路，其中，所述第二緩存器對數(shù)據(jù)緩存的節(jié)拍數(shù)與2選1模塊使用的節(jié)拍數(shù)之和，等于極值搜索及排序模塊使用節(jié)拍數(shù)、所述相干/非相干累加讀寫控制模塊生成相干累加系統(tǒng)內(nèi)存讀控制信號所用節(jié)拍數(shù)和相干累加系統(tǒng)內(nèi)存讀出數(shù)據(jù)所用節(jié)拍數(shù)3者之和。
一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的方法，其包括步驟A、在進行前導(dǎo)檢測的首次迭代時，先計算各個相位前導(dǎo)簽名相關(guān)結(jié)果的能量；B、對各個相位的能量進行排序，并確定峰值需要保留的個數(shù)；C、將屬于峰值的相位的前導(dǎo)簽名相關(guān)結(jié)果存入相干累加系統(tǒng)內(nèi)存中，并保存峰值的相位信息和各相位相干累加結(jié)果在相干累加系統(tǒng)內(nèi)存中的存儲位置；D、在進行前導(dǎo)檢測的非首次迭代時，在各個相位本次的迭代中，逐次判斷各個相位在首次迭代的峰值搜索中此相位是否為峰值，如果是峰值，允許此相位本次的相干累加結(jié)果存放入相干累加系統(tǒng)內(nèi)存中，如果不是峰值，不允許存入；
E、在本次前導(dǎo)檢測的最后一次迭代結(jié)束后，釋放所述步驟C中保存的峰值信息。
所述的方法，其中，所述步驟A還包括在進行前導(dǎo)檢測的首次迭代時，先計算各個相位哈達碼變換結(jié)果的能量。
所述的方法，其中，還包括在一次相干累加結(jié)束后，允許屬于峰值的那些相位的能量存放到非相干累加系統(tǒng)內(nèi)存中，不屬于峰值的那些相位的能量不存放到非相干累加系統(tǒng)內(nèi)存中；當一次相干累加沒有結(jié)束時，不允許本次迭代的結(jié)果存放到非相干累加系統(tǒng)內(nèi)存中。
所述的方法，其中，所述極值搜索及排序模塊對第一求復(fù)數(shù)能量模塊的輸出數(shù)據(jù)進行大小排序。
所述的方法，其中，所述2選1模塊在進行相干累加的首次迭代時選擇極值搜索及排序模塊的輸出送給相干累加模塊，否則選擇第二緩存器的輸出送給相干累加模塊。
本發(fā)明所提供的一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路及方法，與現(xiàn)有技術(shù)相比，通過減少RAM的用量，節(jié)省了芯片的面積，并提高了芯片的良品率，由此降低了芯片的成本；由于芯片中節(jié)省了大量的RAM，減少了由于RAM引起的功耗，并可降低芯片封裝難度和對電源的供電能力需求。


圖1為現(xiàn)有技術(shù)的接入信道前導(dǎo)檢測的原理示意圖；圖2為現(xiàn)有技術(shù)的一種常見的接入信道前導(dǎo)檢測電路結(jié)構(gòu)；圖3為本發(fā)明的電路結(jié)構(gòu)框圖；圖4為本發(fā)明的一個具體實施例的電路結(jié)構(gòu)框圖；圖5為本發(fā)明的方法的流程圖。
具體實施例方式
下面結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明。
本發(fā)明電路及方法的根據(jù)一個前導(dǎo)簽名的長度為4096碼片，持續(xù)的時間大約為1.07ms，在這段時間內(nèi)，無線信道的變化不會很大；而且，即使用戶以250km/h的速度進行移動，1.07ms內(nèi)移動的距離也不到8厘米，而半個碼片的搜索精度約為39米。因此可以認為在進行一次前導(dǎo)的小區(qū)搜索時，用戶的多徑位置和無線信道均保持不變。
因此在保存一個天線，一種頻率偏移補償下，一個前導(dǎo)簽名各個相位的相干累加和非相干累加結(jié)果時，可以只保存能量最大的某幾個相位的結(jié)果，比如只保存32個相位的結(jié)果。這樣在一個搜索窗寬為1024碼片，搜索精度為半碼片的小區(qū)內(nèi)，相干累加和非相干結(jié)果的存儲量將由2048個相位減少到32個相位。盡管這種方法在保存中間結(jié)果的同時需要保存相位信息，但2048個相位僅需要11比特來表示，這樣32個相位值僅需要352個比特存儲空間，從整體上節(jié)省了大量的存儲空間。
本發(fā)明的減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路通過更改附圖2中的電路結(jié)構(gòu)，使用本發(fā)明的電路替代附圖2中的相干累加模塊、相干累加RAM、求復(fù)數(shù)能量模塊，其他電路的結(jié)構(gòu)保持不變。具體實現(xiàn)狀態(tài)如圖3和圖4所示的本發(fā)明的一種減少前導(dǎo)檢測中RAM用量的硬件電路，其包括第一求復(fù)數(shù)能量模塊(A)，第一緩存器(B)，相位生成模塊(C)，極值搜索及排序模塊(D)，第二緩存器(E)，相干/非相干累加RAM讀寫控制模塊(F)，首次迭代控制模塊(G)，2選1模塊(H)，相干累加RAM(I)，相干累加模塊(J)，第二求復(fù)數(shù)能量模塊(K)。
其中，所述前導(dǎo)簽名相關(guān)結(jié)果I/Q輸入給第一求復(fù)數(shù)能量模塊(A)和第一緩存器(B)；第一求復(fù)數(shù)能量模塊(A)、第一緩存器(B)和相位生成模塊(C)的輸出作為極值搜索及排序模塊(D)的輸入；所述第一緩存器(B)的輸出同時作為第二緩存器(E)的輸入；極值搜索及排序模塊(D)將各個極值的相位及順序送給相干/非相干累加RAM讀寫控制模塊(F)；首次迭代控制模塊(G)的輸出作為2選1模塊(H)的選擇控制端；極值搜索及排序模塊(D)將能量最大的相位的前導(dǎo)簽名相關(guān)結(jié)果送給2選1模塊(H)的一個數(shù)據(jù)輸入端，第二緩存器(E)的輸出送給2選1模塊(H)的另一個數(shù)據(jù)輸入端；相干/非相干累加RAM讀寫控制模塊(F)的輸出送給相干累加RAM(I)；相干累加RAM(I)中讀出的數(shù)據(jù)送給相干累加模塊(J)；相干累加模塊(J)的輸出同時送給相干累加RAM(I)和第二求復(fù)數(shù)能量模塊(K)；第二求復(fù)數(shù)能量模塊(K)的輸出送給后續(xù)模塊做其它處理，如附圖3所示。
本發(fā)明的上述圖3所示電路用于替代現(xiàn)有技術(shù)的前導(dǎo)檢測電路中的相干累加部分，也可適用于與前導(dǎo)檢測電路結(jié)構(gòu)類似的電路優(yōu)化中。
本發(fā)明的減少前導(dǎo)檢測中RAM用量的方法，如圖5所示的，包括以下步驟步驟1、在進行前導(dǎo)檢測的首次迭代時，先計算各個相位前導(dǎo)簽名相關(guān)結(jié)果的能量；步驟2、對各個相位的能量進行排序，并確定峰值需要保留的個數(shù)；步驟3、將屬于峰值的相位的前導(dǎo)簽名相關(guān)結(jié)果存入相干累加RAM中，并保存峰值的相位信息和各相位相干累加結(jié)果在相干累加RAM中的存儲位置；步驟4、在進行前導(dǎo)檢測的非首次迭代時，在各個相位本次的迭代中，逐次判斷各個相位在首次迭代的峰值搜索中此相位是否為峰值，如果是峰值，允許此相位本次的相干累加結(jié)果存放入相干累加RAM中，如果不是峰值，不允許存入；步驟5、在本次前導(dǎo)檢測的最后一次迭代結(jié)束后，釋放步驟3中保存的峰值信息。
下面給出一個前導(dǎo)檢測的完整電路結(jié)構(gòu)，如附圖4所示天線采樣數(shù)據(jù)(a0)和前導(dǎo)相關(guān)碼(a1)在相關(guān)器(a2)內(nèi)進行相關(guān)；相關(guān)器(a2)的輸出送給頻率偏移補償模塊(a3)；頻率偏移補償模塊(a3)的輸出送給哈達碼變換模塊(a4)；哈達碼變換模塊(a4)的輸出送給第一求復(fù)數(shù)能量模塊(A)和第一緩存器(B)；第一求復(fù)數(shù)能量模塊(A)、第一緩存器(B)和相位生成模塊(C)的輸出作為極值搜索及排序模塊(D)的輸入；第一緩存器(B)的輸出同時作為第二緩存器(E)的輸入；極值搜索及排序模塊(D)將各個極值的相位及順序送給相干/非相干累加RAM讀寫控制模塊(F)；首次迭代控制模塊(G)的輸出作為2選1模塊(H)的選擇控制端；極值搜索及排序模塊(D)將能量最大的相位的前導(dǎo)簽名相關(guān)結(jié)果送給2選1模塊(H)的一個數(shù)據(jù)輸入端，第二緩存器(E)的輸出送給2選1模塊(H)的另一個數(shù)據(jù)輸入端；相干/非相干累加RAM讀寫控制模塊(F)的輸出同時送給相干累加RAM(I)和緩存器(a5)；相干累加RAM(I)中讀出的數(shù)據(jù)送給相干累加模塊(J)；相干累加模塊(J)的輸出同時送給相干累加RAM(I)和第二求復(fù)數(shù)能量模塊(K)；緩存器(a5)的輸出送給非相干累加RAM(a6)；非相干累加RAM(a6)中讀出的數(shù)據(jù)和第二求復(fù)數(shù)能量模塊(K)的輸出送給非相干累加模塊(a7)；非相干累加模塊(a7)的輸出送給非相干累加RAM(a6)和后續(xù)模塊進行其他處理。
本發(fā)明中的所述第一緩存器(B)對數(shù)據(jù)緩存的節(jié)拍數(shù)等于第一求復(fù)數(shù)能量模塊(A)使用的節(jié)拍數(shù)。所述第二緩存器(E)對數(shù)據(jù)緩存的節(jié)拍數(shù)與2選1模塊(H)使用的節(jié)拍數(shù)之和，等于極值搜索及排序模塊(D)使用節(jié)拍數(shù)、相干/非相干累加RAM讀寫控制模塊(F)生成相干累加RAM讀控制信號所用節(jié)拍數(shù)和相干累加RAM(I)讀出數(shù)據(jù)所用節(jié)拍數(shù)3者之和。
所述緩存器(a5)對數(shù)據(jù)緩存的節(jié)拍數(shù)等于第二求復(fù)數(shù)能量模塊(K)使用的節(jié)拍數(shù)。所述極值搜索及排序模塊(D)對第一求復(fù)數(shù)能量模塊(A)的輸出數(shù)據(jù)進行大小排序。在排序中調(diào)整各個相位能量的大小順序時，不能丟失與此相位對應(yīng)的前導(dǎo)簽名相關(guān)結(jié)果和相位信息。
所述2選1模塊(H)在進行相干累加的首次迭代時選擇極值搜索及排序模塊(D)的輸出送給相干累加模塊(J)，否則選擇第二緩存器(E)的輸出送給相干累加模塊(J)。
本發(fā)明所述相干/非相干累加RAM讀寫控制模塊(F)完成的功能為當進行前導(dǎo)檢測的首次迭代時，僅允許能量最大的那些相位的哈達碼變換結(jié)果存放入相干累加RAM(I)中，并且要保留這些峰值的相位信息和各相位的數(shù)據(jù)在相干累加RAM(I)和非相干累加RAM(a6)中的存放位置，在本次前導(dǎo)檢測結(jié)束后丟棄這些信息；當進行前導(dǎo)檢測的非首次迭代時，在各個相位本次的迭代中，逐次判斷各個相位在首次迭代的峰值搜索中此相位是否為峰值，如果是峰值，允許此相位本次的相干累加結(jié)果存放入相干累加RAM(I)中，如果不是峰值，不允許存入；當一次相干累加結(jié)束后，允許屬于峰值的那些相位的能量存放到非相干累加RAM(a6)中，不屬于峰值的那些相位的能量不存放到非相干累加RAM(a6)中；當一次相干累加沒有結(jié)束時，不允許本次迭代的結(jié)果存放到非相干累加RAM(a6)中。
因此，本發(fā)明利用上述電路生進行前導(dǎo)檢測的方法包括下列步驟在進行前導(dǎo)檢測的首次迭代時，先計算各個相位哈達碼變換結(jié)果的能量；對各個相位的能量進行排序，并確定峰值需要保留的個數(shù)；將屬于峰值的相位的前導(dǎo)簽名相關(guān)結(jié)果存入相干累加RAM中，并保存峰值的相位信息和各相位相干累加結(jié)果在相干累加RAM中的存儲位置；在進行前導(dǎo)檢測的非首次迭代時，在各個相位本次的迭代中，逐次判斷各個相位在首次迭代的峰值搜索中此相位是否為峰值，如果是峰值，允許此相位本次的相干累加結(jié)果存放入相干累加RAM中，如果不是峰值，不允許存入；一次相干累加結(jié)束后，允許屬于峰值的那些相位的能量存放到非相干累加RAM中，不屬于峰值的那些相位的能量不存放到非相干累加RAM中；當一次相干累加沒有結(jié)束時，不允許本次迭代的結(jié)果存放到非相干累加RAM中；在本次前導(dǎo)檢測的最后一次迭代結(jié)束后，釋放步驟3中保存的峰值信息。
本發(fā)明所述方法適用于接入信道前導(dǎo)檢測中，在不影響檢測性能的前提下，減少了RAM的用量，其中上述步驟在具體的電路實現(xiàn)中可以使用流水并行處理；其一次相干累加所需迭代次數(shù)、非相干累加次數(shù)可根據(jù)前導(dǎo)檢測的算法需要來決定。
本發(fā)明所述步驟5中釋放峰值信息的過程，也可以放到下次前導(dǎo)檢測的步驟3中進行，即在步驟3中用本次前導(dǎo)檢測搜索到的峰值覆蓋上次前導(dǎo)檢測時搜索到的峰值。
下面以與本文背景技術(shù)中相同的條件來計算采用本發(fā)明后相干累加RAM和非相干累加RAM的用量。
即設(shè)條件為小區(qū)內(nèi)16個前導(dǎo)都可用，搜索窗寬為1024碼片，每半個碼片搜索一次，小區(qū)使用兩個天線，小區(qū)使用4種頻率偏移補償，相干累加結(jié)果的I/Q路數(shù)據(jù)各用16比特保存，非相干累加結(jié)果用16比特保存。
假設(shè)這里在本方法的步驟2中，峰值保留個數(shù)采取32個，則需要的RAM用量計算如下相干累加RAM4*2*32*16*(16*2+11)＝176128比特；非相干累加RAM4*2*32*16*(16+11)＝110592比特；因此相干累加RAM和非相干累加RAM的用量之和為286720比特。因此不使用本發(fā)明方法需要的RAM用量為12M，而采用本發(fā)明方法后，相干累加RAM和非相干累加RAM的用量將下降為原先的2.3％，其效益十分明顯。
如果在本方法的步驟2中，峰值保留個數(shù)采取16個，則采用本方法后相干累加RAM和非相干累加RAM的用量還可減少一半。
因此，本發(fā)明減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路及方法，與現(xiàn)有技術(shù)相比，本發(fā)明克服了RAM用量大的缺點。RAM用量減少后，可以節(jié)省芯片的面積，隨著芯片面積的減少，還可提高芯片的良品率，隨著芯片面積的降低和良品率的提高，可降低芯片的成本。
由于芯片中節(jié)省了大量的RAM，可以減少由于RAM引起的功耗，隨著功耗的減少，本發(fā)明還可以降低芯片封裝難度和對電源的供電能力需求。而且采用本發(fā)明后，由于RAM用量的大幅降低，可以拓寬FPGA選型的范圍，可以在多種FPGA內(nèi)一次性容納整個設(shè)計，降低FPGA開發(fā)和驗證的難度，從而縮短項目的進度。并且大容量的FPGA價格非常昂貴，由于所需FPGA容量的大幅降低，可以大幅降低開發(fā)成本。
同時應(yīng)當理解的是，上述針對具體實施例的描述較為詳細，并不能因此而認為是對本發(fā)明專利保護范圍的限制，本發(fā)明的專利保護范圍應(yīng)以所附權(quán)利要求為準。
權(quán)利要求
1.一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路，用于替代前導(dǎo)檢測電路中的相干累加部分，其特征在于，其包括第一求復(fù)數(shù)能量模塊，第一緩存器，相位生成模塊，極值搜索及排序模塊，第二緩存器，相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊，首次迭代控制模塊，2選1模塊，相干累加系統(tǒng)內(nèi)存，相干累加模塊，以及，第二求復(fù)數(shù)能量模塊。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，還包括前導(dǎo)簽名相關(guān)結(jié)果I/Q輸入給所述第一求復(fù)數(shù)能量模塊和第一緩存器；第一求復(fù)數(shù)能量模塊、第一緩存器和相位生成模塊的輸出作為極值搜索及排序模塊的輸入；所述第一緩存器的輸出同時作為第二緩存器的輸入；所述極值搜索及排序模塊將各個極值的相位及順序送給相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊；所述首次迭代控制模塊的輸出作為2選1模塊的選擇控制端；所述極值搜索及排序模塊將能量最大的相位的前導(dǎo)簽名相關(guān)結(jié)果送給2選1模塊的一個數(shù)據(jù)輸入端，所述第二緩存器的輸出送給2選1模塊的另一個數(shù)據(jù)輸入端；所述相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊的輸出送給相干累加系統(tǒng)內(nèi)存；所述相干累加系統(tǒng)內(nèi)存中讀出的數(shù)據(jù)送給相干累加模塊。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，還包括所述相干累加模塊的輸出同時送給相干累加系統(tǒng)內(nèi)存和第二求復(fù)數(shù)能量模塊；所述第二求復(fù)數(shù)能量模塊的輸出送給后續(xù)模塊。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一緩存器對數(shù)據(jù)緩存的節(jié)拍數(shù)等于第一求復(fù)數(shù)能量模塊使用的節(jié)拍數(shù)。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述第二緩存器對數(shù)據(jù)緩存的節(jié)拍數(shù)與2選1模塊使用的節(jié)拍數(shù)之和，等于極值搜索及排序模塊使用節(jié)拍數(shù)、所述相干/非相干累加讀寫控制模塊生成相干累加系統(tǒng)內(nèi)存讀控制信號所用節(jié)拍數(shù)和相干累加系統(tǒng)內(nèi)存讀出數(shù)據(jù)所用節(jié)拍數(shù)3者之和。
6.一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的方法，其包括步驟A、在進行前導(dǎo)檢測的首次迭代時，先計算各個相位前導(dǎo)簽名相關(guān)結(jié)果的能量；B、對各個相位的能量進行排序，并確定峰值需要保留的個數(shù)；C、將屬于峰值的相位的前導(dǎo)簽名相關(guān)結(jié)果存入相干累加系統(tǒng)內(nèi)存中，并保存峰值的相位信息和各相位相干累加結(jié)果在相干累加系統(tǒng)內(nèi)存中的存儲位置；D、在進行前導(dǎo)檢測的非首次迭代時，在各個相位本次的迭代中，逐次判斷各個相位在首次迭代的峰值搜索中此相位是否為峰值，如果是峰值，允許此相位本次的相干累加結(jié)果存放入相干累加系統(tǒng)內(nèi)存中，如果不是峰值，不允許存入；E、在本次前導(dǎo)檢測的最后一次迭代結(jié)束后，釋放所述步驟C中保存的峰值信息。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述步驟A還包括在進行前導(dǎo)檢測的首次迭代時，先計算各個相位哈達碼變換結(jié)果的能量。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，還包括在一次相干累加結(jié)束后，允許屬于峰值的那些相位的能量存放到非相干累加系統(tǒng)內(nèi)存中，不屬于峰值的那些相位的能量不存放到非相干累加系統(tǒng)內(nèi)存中；當一次相干累加沒有結(jié)束時，不允許本次迭代的結(jié)果存放到非相干累加系統(tǒng)內(nèi)存中。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述極值搜索及排序模塊對第一求復(fù)數(shù)能量模塊的輸出數(shù)據(jù)進行大小排序。
10.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述2選1模塊在進行相干累加的首次迭代時選擇極值搜索及排序模塊的輸出送給相干累加模塊，否則選擇第二緩存器的輸出送給相干累加模塊。
全文摘要
本發(fā)明公開了一種減少前導(dǎo)檢測中系統(tǒng)內(nèi)存用量的電路及方法，用于替代前導(dǎo)檢測電路中的相干累加部分，其中，其包括第一求復(fù)數(shù)能量模塊，第一緩存器，相位生成模塊，極值搜索及排序模塊，第二緩存器，相干/非相干累加系統(tǒng)內(nèi)存讀寫控制模塊，首次迭代控制模塊，2選1模塊，相干累加系統(tǒng)內(nèi)存，相干累加模塊，以及，第二求復(fù)數(shù)能量模塊。本發(fā)明電路及方法，通過減少RAM的用量，節(jié)省了芯片的面積，并提高了芯片的良品率，由此降低了芯片的成本；由于芯片中節(jié)省了大量的RAM，減少了由于RAM引起的功耗，并可降低芯片封裝難度和對電源的供電能力需求。
文檔編號H04B1/707GK101072429SQ20061007659
公開日2007年11月14日 申請日期2006年5月8日 優(yōu)先權(quán)日2006年5月8日
發(fā)明者溫子瑜 申請人:中興通訊股份有限公司