專利名稱：嵌入式h.264網(wǎng)絡視頻服務器的制作方法
技術領域：
本實用新型涉及電子信號處理領域，尤其涉及一種對電子信號進行壓縮處理的嵌入式H.264網(wǎng)絡視頻服務器。
背景技術：
目前，在我國無論是幼兒、中、小學基礎教育還是高等教育、成人教育等都在飛速發(fā)展。多媒體課堂教學、多媒體教室建設、數(shù)字監(jiān)控/教學評估、主講——聽講模式聯(lián)網(wǎng)授課、網(wǎng)絡教室、遠程教學、電子圖書館等方面都會用到網(wǎng)絡傳輸?shù)脑O備。另外在數(shù)字監(jiān)控、安防、多媒體教學、數(shù)字視音頻直播的應用領域也會用到網(wǎng)絡傳輸?shù)脑O備。在應用過程中不可避免的都要涉及到視音頻、音頻、視頻圖形陣列VGA信號在網(wǎng)絡中傳輸和處理的問題。
現(xiàn)有技術方法通常采用現(xiàn)成的軟件壓縮技術和插卡技術，利用現(xiàn)有的技術上比較容易實現(xiàn)的MPEG1/2/4(請給一個標準的解釋)視音頻壓縮編碼算法。而壓縮的格式多為CIF(通用中間格式)，尺寸最大能達到352×288像素，如果要求更高質(zhì)量的算法實現(xiàn)，比如H.264算法，甚至要求實現(xiàn)720×576像素的H.264算法，如果繼續(xù)采用這種方案，目前只有使用多處理器的PC機來實現(xiàn)，這在成本上讓廣大消費者不能接受。
另一種方法是CPU+ASIC(專用集成電路)方式。該方案選擇以CPU和專用媒體處理芯片搭建。優(yōu)點是開發(fā)時間相對較短，但由于采用ASIC，靈活性較差，產(chǎn)品一旦定型，很難更改。
這就要求研制開發(fā)一種處理視音頻電子信號的裝置，可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的視頻壓縮或無失真的壓縮。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術所存在的問題，本實用新型的目的是提供一種嵌入式H.264網(wǎng)絡視頻服務器，可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的視頻壓縮或無失真的壓縮。
本實用新型的目的是通過以下技術方案實現(xiàn)的一種嵌入式H.264網(wǎng)絡視頻服務器，由兩組數(shù)字信號處理DSP模塊互連組成，每組DSP模塊分別連接信號采集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊分別處理信號采集接口電路的信號后經(jīng)輸出信號接口電路與外接接口電路輸出。
所述的DSP模塊由DSP芯片、緩沖器、主機接口HPI通信模塊、HPI模塊組成；緩沖器直接連接本組的DSP芯片，HPI通信模塊與緩沖器連接并回饋連接本組的DSP芯片；HPI模塊直接連接本組的DSP芯片，并與另一組DSP模塊DSP芯片的HPI通信模塊相連。
所述的外接接口電路包括USB接口與串口，USB接口與串口連接于緩沖器，并回饋連接本組的DSP芯片。
所述的DSP模塊還包括存儲器；存儲器可以為同步動態(tài)存儲器SDRAM和/或閃存Flash；SDRAM與DSP芯片連接；Flash與緩沖器連接。
所述的DSP芯片還依次連接有物理層模塊與網(wǎng)絡口。
所述的信號采集接口電路包括模數(shù)轉(zhuǎn)換器、兩個視頻解碼器與音頻編解器；模數(shù)轉(zhuǎn)換器、兩個視頻解碼器與音頻編解器與DSP芯片相連；所述的模數(shù)轉(zhuǎn)換器采集RBG信號與H.V信號；或者，所述的視頻解碼器采集視頻輸入Vidio IN信號；或者，音頻編解器采集音頻輸入Audio IN信號。
所述的模數(shù)轉(zhuǎn)換器采用工作于雙通道模式的模數(shù)轉(zhuǎn)換器。
所述的輸出信號接口電路包括視頻編碼器與音頻編解器；視頻編碼器與音頻編解器與DSP芯片相連；所述的視頻編碼器輸出視頻輸出Vidio OUT信號；或者，所述的音頻編解器輸出音頻輸出Audio OUT信號。
所述的DSP模塊還接有媒體控制模塊，媒體控制模塊與DSP芯片相連。
由以上技術方案可知本實用新型所述的嵌入式H.264網(wǎng)絡視頻服務器由兩組DSP模塊互連組成，每個DSP模塊分別連接信號采集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊共同均衡處理信號采集接口電路的信號后經(jīng)輸出信號接口電路與外接接口電路輸出。可以對輸入的視音頻電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的H.264視頻壓縮和無失真的VGA壓縮。


圖1為現(xiàn)有技術所述嵌入式H.264網(wǎng)絡視頻服務器結構框圖；圖2為現(xiàn)有技術所述嵌入式H.264網(wǎng)絡視頻服務器結構示意圖。
具體實施方式
本實用新型所述的嵌入式H.264網(wǎng)絡視頻服務器，以DM642為核心，完成2路復合視頻、1路VGA視頻、2路音頻的采集、壓縮和傳輸以及音視頻的回放。其具體實施方式
如圖1所示由兩組DSP(數(shù)字信號處理)模塊互連組成，每個DSP模塊分別連接信號采集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊分別處理信號采集接口電路的信號后經(jīng)輸出信號接口電路與外接接口電路輸出。即當兩組模塊同時工作的時候，由于每組需要處理的數(shù)據(jù)量隨著輸入的信號的變化，比如復合視頻以及VGA視頻信號隨著畫面的動態(tài)變化，需要的計算量變化是很劇烈的，同時計算中間存儲需求也是變化明顯。因此，我們在設計的過程中，通過軟件實時統(tǒng)計每組運行負荷，動態(tài)調(diào)整和分配每組資源需求，使在有限資源下，計算結果最優(yōu)。
具體的結構如圖2所示所述的DSP模塊由DSP芯片、緩沖器、HPI通信模塊、HPI(主機接口)模塊、SDRAM(同步動態(tài)存儲器)和Flash(閃存)組成；SDRAM模塊與緩沖器直接連接本組的DSP芯片，HPI通信模塊與緩沖器連接并回饋連接本組的DSP芯片；HPI模塊直接連接本組的DSP芯片，并與另一組DSP模塊的DSP芯片相連。Flash與緩沖器連接。
外接接口電路包括USB模塊與串口，USB模塊與串口連接于緩沖器，并回饋連接本組的DSP芯片。DSP芯片還依次連接有物理層模塊與網(wǎng)絡口。經(jīng)過DSP芯片壓縮了的數(shù)據(jù)，采用網(wǎng)絡與USB輸出接口輸出，做到實時傳輸。網(wǎng)絡部分，由于DM642集成了MAC，很容易實現(xiàn)網(wǎng)絡傳輸，而USB采用通過EMIF接口，把USB控制器作為存儲器使用，當每次USB控制器完成數(shù)據(jù)后，通過中斷啟動DMA，DM642再通過EMIF傳輸碼流。
所述的DSP芯片為TI公司的DM642。TI公司的DM642是一款專門面向多媒體應用的專用DSP。該DSP時鐘高達600MHz，8個并行運算單元，處理能力達4800MIPS.。為了面向多媒體應用，還集成了3個可配置的VideoPort、面向音頻應用的McASP、10/100Mb/s的EthernetMAC等外設。DSP直接訪問內(nèi)存會造成等待，浪費大量不必要的時鐘周期。在設計中，從分利用DM642強大的DMA能力，在音視頻數(shù)據(jù)采集時，通過硬件FIFO，直接將圖像數(shù)據(jù)傳輸?shù)絊DRAM中，在傳輸?shù)眠^程中，采用DMA方式，這樣，不影響CPU的正常運行，同樣，在CPU處理當前宏塊數(shù)據(jù)時，將下一個宏塊的數(shù)據(jù)通過DMA倒入片內(nèi)內(nèi)存，當處理完當前宏塊的時候，下一個宏塊的數(shù)據(jù)就已經(jīng)準備好了，這樣可以極大提高DSP的利用率。具體實現(xiàn)的時候?qū)MA啟動的時機進行了仔細的考慮，在數(shù)據(jù)訪問不沖突的情況下盡量提前。
另外，為了提供處理能力，采用雙DSP結構，通過負載均衡技術，讓2片DSP協(xié)同運行，每片DM642 HOST(主機)接口連接到另一片DM642EMIF接口，這樣，兩片DM642可以高速傳輸信息和數(shù)據(jù)。
DM642片內(nèi)內(nèi)存有限，DM642有256KB的片內(nèi)內(nèi)存，對于直接處理圖像數(shù)據(jù)還是很有限的。視頻算法至少要存儲當前待編碼幀數(shù)據(jù)和上一幀的重建幀數(shù)據(jù)，一幀YUV 4∶2∶0格式CIF圖像的數(shù)據(jù)約有150KB，256KB內(nèi)存對于CIF圖像就不夠了。因此，通過DM642EMIF接口，擴展了32MB的SDRAM，作為視頻數(shù)據(jù)和程序得存放，但是對于DM642，數(shù)據(jù)如果放在板上的片外內(nèi)存中，數(shù)據(jù)的處理速度會大大降低，這是因為DSP對片外數(shù)據(jù)的運算慢得多。我們采取的方案是對圖像以宏塊為單位處理，只將運算時該宏塊需要的數(shù)據(jù)導入片內(nèi)，其它數(shù)據(jù)留在片外，這樣的數(shù)據(jù)量就足夠放在片內(nèi)了。
另外，通過DM642的EMIF(存儲器擴展接口)接口，外擴了用于存儲程序的FLASH，在電路上電復位時，DSP加載程序到SDRAM中，然后才從SDRAM開始執(zhí)行程序。這樣，加快程序運行。
采集的視頻數(shù)據(jù)采用H.264算法進行實時壓縮，VGA數(shù)據(jù)采用自定義算法進行實時壓縮。壓縮以后的數(shù)據(jù)通過網(wǎng)絡接口、USB接口傳輸。
信號采集接口電路包括VGA模數(shù)轉(zhuǎn)換器(A/D)、兩個視頻解碼器與音頻編解器；模數(shù)轉(zhuǎn)換器、兩個視頻解碼器與音頻編解器與DSP芯片相連；VGA模數(shù)轉(zhuǎn)換器采集RBG信號與H.V信號；視頻解碼器采集Vidio IN(視頻輸入)信號；音頻編解器采集AudioIN(音頻輸入)信號。
本設計模數(shù)轉(zhuǎn)換器采用AD9888作為VGA視頻A/D變換，其與DSP的接口，通過CPLD(可編程邏輯器件)對AD9888時序運算，給出相應的控制信號給DSP視頻口，在設計中，讓AD9888工作于雙通道模式，這樣在每個時鐘的上升和下降沿都作數(shù)據(jù)采集，從而使數(shù)據(jù)傳輸頻率下降一半，這樣減小EMI。復合視頻采用ITU601標準格式，從而實現(xiàn)復合視頻采集芯片與DSP零粘合。音頻采用I2S格式，這樣也利于與DSP零粘合，簡化電路設計。
輸出信號接口電路包括視頻編碼器與音頻編解器；視頻編碼器與音頻編解器與DSP芯片相連；視頻編碼器輸出Vidio OUT(視頻輸出)信號；音頻編解器輸出Audio OUT(音頻輸出)信號。
DSP模塊還接有媒體控制模塊，媒體控制模塊與DSP芯片相連以上所述嵌入式H.264網(wǎng)絡視頻服務器，僅為本實用新型較佳的具體實施方式
與有代表性的具體實施方式
，同時所述嵌入式H.264網(wǎng)絡視頻服務器的結構也僅是有代表性的結構；但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內(nèi)，可輕易想到的變化或替換，都應涵蓋在本實用新型的保護范圍之內(nèi)。因此，本實用新型的保護范圍應該以權利要求書的保護范圍為準。
權利要求1.一種嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，由兩組數(shù)字信號處理DSP模塊互連組成，每組DSP模塊分別連接信號采集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊分別處理信號采集接口電路的信號后經(jīng)輸出信號接口電路與外接接口電路輸出。
2.根據(jù)權利要求1所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的DSP模塊由DSP芯片、緩沖器、主機接口HPI通信模塊、HPI模塊組成；緩沖器直接連接本組的DSP芯片，HPI通信模塊與緩沖器連接并回饋連接本組的DSP芯片；HPI模塊直接連接本組的DSP芯片，并與另一組DSP模塊DSP芯片的HPI通信模塊相連。
3.根據(jù)權利要求1或2所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的外接接口電路包括USB接口與串口，USB接口與串口連接于緩沖器，并回饋連接本組的DSP芯片。
4.根據(jù)權利要求2所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的DSP模塊還包括存儲器；存儲器可以為同步動態(tài)存儲器SDRAM和/或閃存Flash；SDRAM與DSP芯片連接；Flash與緩沖器連接。
5.根據(jù)權利要求2所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的DSP芯片還依次連接有物理層模塊與網(wǎng)絡口。
6.根據(jù)權利要求1所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的信號采集接口電路包括模數(shù)轉(zhuǎn)換器、兩個視頻解碼器與音頻編解器；模數(shù)轉(zhuǎn)換器、兩個視頻解碼器與音頻編解器與DSP芯片相連；所述的模數(shù)轉(zhuǎn)換器采集RBG信號與H.V信號；或者，所述的視頻解碼器采集視頻輸入Vidio IN信號；或者，所述的音頻編解器采集音頻輸入Audio IN信號。
7.根據(jù)權利要求6所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的模數(shù)轉(zhuǎn)換器采用工作于雙通道模式的模數(shù)轉(zhuǎn)換器。
8.根據(jù)權利要求1所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的輸出信號接口電路包括視頻編碼器與音頻編解器；視頻編碼器與音頻編解器與DSP芯片相連；所述的視頻編碼器輸出視頻輸出Vidio OUT信號；或者，所述的音頻編解器輸出音頻輸出Audio OUT信號。
9.根據(jù)權利要求1所述的嵌入式H.264網(wǎng)絡視頻服務器，其特征在于，所述的DSP模塊還接有媒體控制模塊，媒體控制模塊與DSP芯片相連。
專利摘要本實用新型所述的嵌入式H.264網(wǎng)絡視頻服務器由兩組DSP(數(shù)字信號處理器)模塊互連組成，每個DSP模塊分別連接信號采集接口電路、輸出信號接口電路與外接接口電路；兩組DSP模塊共同均衡處理信號采集接口電路的信號后經(jīng)輸出信號接口電路與外接接口電路輸出?？梢詫斎氲囊曇纛l電子信號進行壓縮處理，能達到對更高尺寸的圖像進行全屏的H.264視頻壓縮和無失真的VGA壓縮。
文檔編號H04N7/26GK2788489SQ200520107490
公開日2006年6月14日 申請日期2005年5月27日 優(yōu)先權日2005年5月27日
發(fā)明者曹偉, 劉江 申請人:北京競業(yè)達數(shù)碼科技有限公司