專利名稱：固態(tài)成像設(shè)備及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于借助多個光電轉(zhuǎn)換元件來捕獲圖像并且產(chǎn)生圖像信號的固態(tài)成像設(shè)備，并且還涉及一種驅(qū)動此類成像設(shè)備的驅(qū)動方法。更具體地說，本發(fā)明涉及一種對像素數(shù)據(jù)進行加法運算并然后輸出結(jié)果的固態(tài)成像設(shè)備、及其驅(qū)動方法。
背景技術(shù)：
一般地，圖像傳感器的驅(qū)動模式包含用于正常應(yīng)用的讀出所有像素的全圖像讀出模式、以及用于高幀速率應(yīng)用的以低解晰度讀出像素的低解晰度讀出模式。在用于高幀速率應(yīng)用的模式下，通過跳過像素而有效降低數(shù)據(jù)速率，但是同時由于低采樣頻率而不合需要地增加了折疊噪聲(aliasing noise)。為了減少折疊噪聲，公知的方法是在讀出過程中對鄰近像素的信號進行相加并取平均值，而非跳過像素(例如，參看日本未審專利申請公開號2004-356791)。

發(fā)明內(nèi)容
然而，該公知方法具有操作靈活度低的缺點，這是因為其在讀取期間進行簡單的相加與取平均值運算。例如，當對沿行與列排列的多個像素中的偶數(shù)像素進行加法運算時，逐顏色的對Bayer陣列鄰近像素的加法運算會在完成加法運算后輸出的虛擬像素中心之間產(chǎn)生不相等的間距。這會導(dǎo)致與Bayer陣列中預(yù)期的低解晰度圖像不一致的圖像，引起所處理的圖像中的質(zhì)量降級。
本發(fā)明解決上述問題。更具體地，根據(jù)本發(fā)明的實施例，一種固態(tài)成像設(shè)備包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及加法器，用來按照像素陣列的光電轉(zhuǎn)換元件的預(yù)定組合而對從光電轉(zhuǎn)換元件輸出的多個信號進行加法運算，同時在要相加的信號之間設(shè)置根據(jù)光電轉(zhuǎn)換元件的排列而確定的比例。
根據(jù)本發(fā)明的另一實施例，提供了一種固態(tài)成像設(shè)備，包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及控制器，用來當按照預(yù)定組合對從所述像素陣列中的多個光電轉(zhuǎn)換元件輸出的多個信號進行加法運算時，使用根據(jù)所述多個光電轉(zhuǎn)換元件的排列而確定的比例，來控制光電轉(zhuǎn)換元件上的曝光時間。
根據(jù)本發(fā)明的另一實施例，提供了一種用于驅(qū)動固態(tài)成像設(shè)備的驅(qū)動方法，該固態(tài)成像設(shè)備包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及加法器，用來按照預(yù)定組合而對從所述像素陣列中的多個光電轉(zhuǎn)換元件輸出的多個信號進行加法運算。所述方法包含以下步驟使加法器利用根據(jù)所述多個光電轉(zhuǎn)換元件的排列而確定的比例、對所述多個信號進行加法運算。
根據(jù)本發(fā)明的另一實施例，提供了一種用于固態(tài)成像設(shè)備的驅(qū)動方法，該固態(tài)成像設(shè)備包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及控制器，用來控制所述像素陣列中多個光電轉(zhuǎn)換元件上的曝光時間。所述方法包含以下步驟當按照預(yù)定組合而對從所述像素陣列中的多個光電轉(zhuǎn)換元件輸出的多個信號進行加法運算時，使控制器利用根據(jù)所述多個光電轉(zhuǎn)換元件的排列而確定的比例、控制曝光時間。


圖1為圖示根據(jù)本發(fā)明實施例的整個固態(tài)成像設(shè)備的示意圖；圖2為圖示一個像素單元的具體配置的電路圖；圖3A為圖示現(xiàn)有技術(shù)的概念圖；圖3B為圖示本發(fā)明實施例的概念圖；圖4為圖示其中將本發(fā)明實施例應(yīng)用到列電路中的CDS電路的例子的示意圖；圖5A示出了用于行方向上的加法運算的示范性電路配置；圖5B為圖示行方向上的加法運算的時序圖；圖6A示出了用于列方向上的加法運算的示范性電路配置；圖6B為圖示列方向上的加法運算的時序圖；
圖7為圖示待相加的像素之間光電轉(zhuǎn)換時間差異的時序圖；圖8為圖示大小不同的差分電路的電路圖；圖9為圖示3×3像素的加法運算的概念圖；圖10A為圖示4×4像素的加法運算的概念圖；圖10B為圖示通過簡單加法與取平均值運算產(chǎn)生的四個像素的像素中心的概念圖；和圖11為圖示應(yīng)用了本發(fā)明的相機的示意圖。
具體實施例方式
以下將參照附圖描述本發(fā)明的實施例。圖1為圖示根據(jù)本發(fā)明實施例的整個固態(tài)成像設(shè)備的示意圖。
更具體地，圖1為圖示根據(jù)本發(fā)明實施例的固態(tài)成像設(shè)備的示范性配置的方框圖，例如CMOS(互補金屬氧化物半導(dǎo)體)圖像傳感器。如圖1所示，該固態(tài)成像設(shè)備包含像素陣列2，其中以矩陣形式按照二維方式排列多個像素單元1，每個像素單元1都具有多個光電轉(zhuǎn)換元件；垂直掃描電路3；用于信號處理的列電路4；水平傳送電路5；水平信號線51；輸出電路6等等。在像素陣列2中，與每個垂直像素列相關(guān)地提供垂直信號線VSL。
圖2為圖示像素列中一個像素單元的具體配置的電路圖。
如圖2所示，像素單元1配置為以下像素電路，該電路不僅包含多個(在這種情況下為四個)光電轉(zhuǎn)換元件，例如光電二極管11，而且包含四種類型的晶體管，即傳送晶體管TRG、復(fù)位晶體管RST、放大晶體管TRP、以及選擇晶體管SEL。在這種情況下，例如使用N通道MOS晶體管作為這些晶體管。
每個光電二極管11都進行光電轉(zhuǎn)換，并且存儲信號電荷(在這種情況下為電子)。傳送晶體管TRG將信號電荷傳送到FD(浮動擴散)部分12。在從光電二極管11傳送信號電荷之前，連接在FD部分12與電源VDD之間的復(fù)位晶體管RST復(fù)位FD部分12的電勢。
放大晶體管TRP為垂直信號線VSL提供以下復(fù)位電平，所述復(fù)位電平是復(fù)位晶體管RST復(fù)位的FD部分12的電勢，放大晶體管TRP還為垂直信號線VSL提供以下信號電平，所述信號電平是晶體管TRG傳送信號電荷之后的FD部分12的電勢。
連接在放大晶體管TRP與電源VDD之間的選擇晶體管SEL具有選擇像素單元1的功能。
返回去參照圖1，垂直掃描電路3包含移位寄存器等等，并且通過逐行地依次輸出控制信號，而選擇性地、逐行地驅(qū)動像素陣列2中的每個像素單元1。這些控制信號包含傳送信號，用來驅(qū)動像素單元1中的傳送晶體管TRG；以及復(fù)位信號，用來驅(qū)動像素單元1中的復(fù)位晶體管RST。
列電路4是信號處理電路，并且為像素陣列2中的沿水平方向排列的每個像素(即為每個垂直信號線VSL)提供每個列電路。例如，列電路4包含S/H(采樣與保持)電路及CDS(相關(guān)雙采樣)電路(第一實施例)圖3A與3B為分別圖示現(xiàn)有技術(shù)及本發(fā)明第一實施例的概念圖。這些示了當對應(yīng)于G(綠色)與B(藍色)的像素按列交替排列時、通過混合相同顏色的兩個像素而獲得的虛擬像素中心。圖3A圖示了根據(jù)現(xiàn)有技術(shù)的加法運算。因為兩個像素信號(其中每個像素信號來自相同顏色的單個像素)被簡單地相加和取平均值，所以在相加之后的每對相鄰虛擬像素G′與B′的中心之間的間距不相等。
與此不同，圖3B圖示了根據(jù)本發(fā)明第一實施例的加法運算。通過在模擬信號處理的輸入信號之間設(shè)置相加比例的特定值，使得相加之后的每對相鄰虛擬像素G′與B′的中心之間的間距相等。換言之，可以在不改變顏色排列的情況下降低解晰度。
例如，當來自相同顏色的兩個像素的兩個像素信號相加時，在一對像素信號G(綠色)之間以及一對像素信號B(藍色)之間設(shè)置3∶1的相加比例，如圖3B所示。通過利用該比例，可以使連續(xù)對的虛擬像素G′與B′中心之間的間距均衡為兩個像素間距(pix)。
現(xiàn)在作為例子描述實現(xiàn)該方法的技術(shù)。圖4為圖示其中本發(fā)明第一實施例應(yīng)用到列電路中的CDS電路的例子的示意圖。在該實施例中，將采樣部分的存儲電容配置為可分，從而根據(jù)要獲得的相加比例而控制待取平均值的信號電荷量。
更具體地，在采樣部分中配備兩套存儲電容系統(tǒng)，即系統(tǒng)Q1與系統(tǒng)Q2。配置一個系統(tǒng)(例如Q2)的電容，以分為兩部分，即系統(tǒng)Q1的電容的三分之一與三分之二。例如，連接系統(tǒng)Q1的電容與等于系統(tǒng)Q1側(cè)的電容三分之一的系統(tǒng)Q2的一部分，從而使能所存儲電荷的相加與取平均值，由此按照3∶1相加比例進行相加與取平均值運算。
該技術(shù)可以實際用于行方向與列方向兩者中的信號處理。圖5A與5B圖示行方向上的加法運算。圖6A與6B圖示列方向上的加法運算。
參照圖5A，將描述用于行方向上加法運算的示范性電路配置。當進行行方向上的加法運算時，從待相加的兩個像素之一輸出的每個信號VSL連接到這兩個系統(tǒng)中的一個。電容器C1連接到一個系統(tǒng)，而電容器C2連接到另一個系統(tǒng)。電容器C1的電容比電容器C2的電容大三倍。在所述一個和另一個系統(tǒng)中分別配備開關(guān)“a”與“b”，并且在其間配備開關(guān)“c”。參照圖5B，現(xiàn)在將描述行方向上的加法運算。使用圖5A所示的配置，通過將開關(guān)“a”、“b”、和“c”分別保持為導(dǎo)通(關(guān)閉)、截止(打開)、和截止狀態(tài)，而將來自第i行像素的信號存儲在電容器C1中。類似地，通過將開關(guān)“a”、“b”、和“c”分別保持在截止、導(dǎo)通、和截止狀態(tài)，而將來自第j行中相同顏色像素的信號存儲在電容器C2中。然后，通過將開關(guān)“c”變?yōu)閷?dǎo)通、同時將開關(guān)“a”和“b”保持在截止，將存儲在電容器C1與電容器C2中的信號相加，由此可以獲得根據(jù)電容比例的相加與取平均值后的信號。
參照圖6A，將描述用于列方向上加法運算的示范性電路配置。當進行列方向上的加法運算時，來自第m列中像素單元的信號VSLm連接到電容器C1，來自第n列中像素單元的信號VSLn連接到電容器C2。電容器C1的電容比電容器C2的電容大三倍。為信號VSLm配備開關(guān)“a”，在信號VSLn側(cè)配備開關(guān)“b”，并且在其間配備開關(guān)“c”。參照圖6B，現(xiàn)在將描述列方向上的加法運算。使用圖6A所示的配置，通過同時將開關(guān)“a”、“b”、和“c”分別設(shè)置為導(dǎo)通(關(guān)閉)、導(dǎo)通、和截止狀態(tài)，將來自第m列中像素單元的信號存儲在電容器C1中，并且將來自第n列中像素單元的信號存儲在電容器C2中，如圖6B所示。然后，通過將開關(guān)“c”變?yōu)閷?dǎo)通、同時將開關(guān)“a”和“b”保持在截止，將存儲在電容器C1與電容器C2中的信號相加，由此可以獲得根據(jù)電容比例的相加與取平均值后的信號。
(第二實施例)在第一實施例中，在CDS電路中的采樣部分中進行加法運算。然而，對于配置為在像素單元間共享FD部分的圖像傳感器，在FD部分中的電荷加法運算對于高靈敏度與運算速度更有利。在這種情況下，通過調(diào)整打算用于加法運算的每個像素上的曝光時間，可以獲得與第一實施例中描述的類似的、對于信號處理的加法與取平均值運算，如圖7所示。
具體地，垂直掃描電路3進行控制操作，從而可以將打算用于加法運算的第一像素的傳送晶體管TRG_a的導(dǎo)通周期(曝光時間)之間的時間間隔設(shè)置為正常曝光時間，并且可以將打算用于加法運算的第二像素的晶體管TRG_b的導(dǎo)通周期之間的時間間隔設(shè)置為比TRG_a短三分之一。這會產(chǎn)生第一像素與第二像素電荷量之間的比例，其對應(yīng)于曝光時間的比例。這些電荷量在FD部分中相加，并且輸出結(jié)果，由此可以獲得對應(yīng)于曝光時間比例的相加取平均值后的信號。同時，當在電荷至電壓轉(zhuǎn)換器中進行電荷加法運算時，CDS電路中電容的劃分不是必要的，如本領(lǐng)域公知。
在該實施例中，F(xiàn)D部分被配置為在垂直排列的像素之間共享。當FD部分在水平排列的像素之間共享時，也可以類似地進行信號處理。另外，當不共享FD部分時，也可以采用通過設(shè)置不同的曝光時間來改變相加比例的技術(shù)。
(第三實施例)本發(fā)明的實施例也可以應(yīng)用到不同于CDS電路的其他信號讀出配置。例如，即使當為每列提供具有模數(shù)轉(zhuǎn)換器(ADC)的列電路時，也可以類似地得到信號處理技術(shù)。對于ADC中的比較電路，其大小(即放大因子)相互不同(例如標準大小與1/3大小)的差分電路可以并聯(lián)連接，如圖8所示。另外，通過適當?shù)馗淖儾煌笮〉亩鄠€差分電路的連接，就可能在各種輸出解晰度模式之間切換。
(第四實施例)在第二實施例中描述的、共享FD部分的配置中，可以在共享FD部分的像素之間進行加法運算。然而，該加法運算不適用于不共享FD部分的像素。例如，當FD部分要在垂直排列的四個像素之間共享時，可以對每個相同顏色的兩個像素進行電荷加法運算。然而，例如，當希望對相同顏色的三個像素以及另一相同顏色的三個像素(3×3像素)或4×4像素進行加法運算時，需要不同于上述實施例中的驅(qū)動方法，這是因為待相加的像素單位包含屬于不同F(xiàn)D共享單位的一個或多個像素。
如圖9所示，在對3×3像素進行加法運算時，可以在由FD部分中的電荷加法運算產(chǎn)生的信號(經(jīng)過電荷相加的像素)與還未相加的來自相鄰像素的信號(未相加的像素)之間進行取平均值運算，由此獲得預(yù)期信號。然而請注意該運算導(dǎo)致具有不同順序的經(jīng)過電荷加法的像素與未相加的像素的兩種運算塊，如圖9中A與B所示。在這種情況下，可能需要使用適當?shù)尿?qū)動邏輯來配置傳送門的適當驅(qū)動序列。
現(xiàn)在作為例子，參照圖10A與10B描述對來自4×4像素的信號進行相加的運算。在這種情況下，通過按照預(yù)定比例對FD中進行的加法運算所獲得的信號進行相加，而執(zhí)行加法。在不改變相加比例的情況下，對具有相同顏色的四個像素進行加法運算會導(dǎo)致以下結(jié)果雖然由圖10A中表示為相加后的G信號的、虛擬像素G(綠色)的中心與表示為相加后的B信號的、鄰近虛擬像素B(藍色)的中心間隔對應(yīng)于三個像素間距的距離，但是相同虛擬像素G的中心與另一鄰近虛擬像素B間隔對應(yīng)于五個像素間距的距離，由此得到3∶5的距離比例。在考慮到這一點的情況下對相同顏色的四個像素進行加法運算。更具體地，通過在Q12與Q34之間設(shè)置5∶3的比例，而進行相加，Q12為對四個像素中兩個像素的電荷(Q2，Q2)相加的結(jié)果，Q34為對另兩個像素的電荷(Q3，Q4)相加的結(jié)果。作為按照5∶3的比例進行該加法運算的結(jié)果，在連續(xù)虛擬像素B與G的中心之間，可以獲得等距離或間距，其在這種情況下等于四個像素間距。關(guān)于加法運算的基本程序，可以使用在第一或第二實施例中描述的程序。
由此，根據(jù)本發(fā)明的實施例，通過在讀出過程中執(zhí)行的相加取平均值運算，可以均衡低解晰度輸出信號的每對鄰近視在(apparent)像素中心之間的間距，由此使能高速輸出，而不用改變像素陣列的任何顏色排列。在配置為具有多個像素之間共享的電荷到電壓轉(zhuǎn)換器的固態(tài)成像設(shè)備中，可以在不改變顏色排列的情況下，輸出低解晰度信號，而不用關(guān)心共享該轉(zhuǎn)換器的像素單位與待相加的信號單位之間的任何差異。
另外，根據(jù)本發(fā)明，固態(tài)成像設(shè)備可以為單片型固態(tài)成像設(shè)備，或者可以為由多個芯片形成的模塊型固態(tài)成像設(shè)備。模塊型固態(tài)成像設(shè)備至少包含用于成像的傳感器芯片。模塊型固態(tài)成像設(shè)備可以進一步包含光學(xué)系統(tǒng)。
圖11為可以應(yīng)用本發(fā)明的相機，其包含成像部分71與光學(xué)系統(tǒng)72。當本發(fā)明應(yīng)用于相機時，通過在讀出過程中執(zhí)行的相加取平均值運算，可以均衡低解晰度圖像信號的每對鄰近實在像素中心之間的間距，由此使能高速輸出，而不用改變像素陣列的任何顏色排列。在包含配置為具有多個像素之間共享的電荷到電壓轉(zhuǎn)換器的固態(tài)成像設(shè)備的相機中，可以在不改變顏色排列的情況下，輸出低解晰度信號，而不用關(guān)心共享該轉(zhuǎn)換器的像素單位與待相加的信號單位之間的任何差異。
本領(lǐng)域技術(shù)人員應(yīng)該理解，在所附權(quán)利要求或其等同的范圍內(nèi)，根據(jù)設(shè)計需求與其他因素，可以進行各種修改、組合、子組合以及替換。
權(quán)利要求
1.一種固態(tài)成像設(shè)備，包含像素陣列，其中排列多個像素單元，其中每個像素單元都包含多個光電轉(zhuǎn)換元件；以及加法器，用來按照像素陣列的光電轉(zhuǎn)換元件的預(yù)定組合而對從光電轉(zhuǎn)換元件輸出的多個信號進行加法運算，同時在要相加的信號之間設(shè)置根據(jù)光電轉(zhuǎn)換元件的排列而確定的比例。
2.如權(quán)利要求1所述的固態(tài)成像設(shè)備，其中確定加法器用于加法運算的比例，從而均衡作為加法運算的結(jié)果而獲得的虛擬像素的中心之間的間距。
3.如權(quán)利要求1所述的固態(tài)成像設(shè)備，其中該加法器包含在用于將從光電轉(zhuǎn)換元件提供的電荷轉(zhuǎn)換為電壓的電荷到電壓轉(zhuǎn)換器中。
4.如權(quán)利要求1所述的固態(tài)成像設(shè)備，其中該加法器包含在用于從光電轉(zhuǎn)換元件輸出的信號中去除噪聲分量的相關(guān)雙采樣電路中。
5.如權(quán)利要求1所述的固態(tài)成像設(shè)備，其中該加法器包含在用來將從光電轉(zhuǎn)換元件輸出的信號轉(zhuǎn)換為數(shù)字信號的模數(shù)轉(zhuǎn)換器電路中。
6.一種固態(tài)成像設(shè)備，包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及控制器，用來當按照預(yù)定組合對從所述像素陣列中的多個光電轉(zhuǎn)換元件輸出的多個信號進行加法運算時，使用根據(jù)所述多個光電轉(zhuǎn)換元件的排列而確定的比例，而控制光電轉(zhuǎn)換元件上的曝光時間。
7.如權(quán)利要求6所述的固態(tài)成像設(shè)備，其中確定控制器使用的曝光時間比例，從而均衡作為加法運算的結(jié)果而獲得的虛擬像素的中心之間的間距。
8.一種用于固態(tài)成像設(shè)備的驅(qū)動方法，該固態(tài)成像設(shè)備包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及加法器，用來按照預(yù)定組合而對從所述像素陣列中的多個光電轉(zhuǎn)換元件輸出的多個信號進行加法運算，所述方法包含以下步驟使加法器利用根據(jù)所述多個光電轉(zhuǎn)換元件的排列而確定的比例、對所述多個信號進行加法運算。
9.如權(quán)利要求8所述的驅(qū)動方法，其中確定加法器用于加法運算的比例，從而均衡作為加法運算的結(jié)果而獲得的虛擬像素的中心之間的間距。
10.一種用于固態(tài)成像設(shè)備的驅(qū)動方法，該固態(tài)成像設(shè)備包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及控制器，用來控制所述像素陣列中多個光電轉(zhuǎn)換元件上的曝光時間，所述方法包含以下步驟當按照預(yù)定組合而對從所述像素陣列中的多個光電轉(zhuǎn)換元件輸出的多個信號進行加法運算時，使控制器利用根據(jù)所述多個光電轉(zhuǎn)換元件的排列而確定的比例來控制曝光時間。
11.如權(quán)利要求10所述的驅(qū)動方法，其中確定控制部分使用的曝光時間比例，從而均衡作為加法運算的結(jié)果而獲得的虛擬像素的中心之間的間距。
12.一種相機，包含成像部分，包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及加法器，用來按照像素陣列的光電轉(zhuǎn)換元件的預(yù)定組合而對從光電轉(zhuǎn)換元件輸出的多個信號進行加法運算，同時在要相加的信號之間設(shè)置根據(jù)光電轉(zhuǎn)換元件的排列而確定的比例。
全文摘要
一種固態(tài)成像設(shè)備，包含像素陣列，其中排列多個像素單元，每個像素單元都包含多個光電轉(zhuǎn)換元件；以及加法器，用來按照像素陣列的光電轉(zhuǎn)換元件的預(yù)定組合而對從光電轉(zhuǎn)換元件輸出的多個信號進行加法運算，同時在要相加的信號之間設(shè)置根據(jù)光電轉(zhuǎn)換元件的排列而確定的比例。
文檔編號H04N5/357GK1798275SQ200510136200
公開日2006年7月5日 申請日期2005年12月20日 優(yōu)先權(quán)日2004年12月20日
發(fā)明者工藤義治 申請人:索尼株式會社