專利名稱：串行收發(fā)器及其控制方法
技術領域：
本發(fā)明是關于一種收發(fā)器及其控制方法，特別是關于一種串行收發(fā)器及其控制方法。
背景技術：
由于并行傳輸速度受到限制，為了克服此限制，高速串行傳輸已逐漸地廣泛應用于通信系統(tǒng)中。
如圖1所示，串行收發(fā)器(serial transceiver)1包含多個發(fā)送模塊11、多個接收模塊12，接收模塊12包含一串入并出轉換器121以及一反偏移器(deskewer)122。當串行收發(fā)器1以回路測試(loop back test)時，發(fā)送模塊11發(fā)送一數(shù)據(jù)鏈結層(data link layer)21的封包至一外部線路22，串入并出轉換器121自外部線路22接收封包，并將封包由串行信號轉換為并行信號，反偏移器122反偏移(deskew)封包，以確保在各信道發(fā)送模塊同時間所發(fā)送的封包經由各信道的反偏移器122延遲后，各信道的封包能夠同時送至數(shù)據(jù)鏈結層21，并于數(shù)據(jù)鏈結層以上層級檢測封包以驗證串行收發(fā)器1是否能夠正常運作。
然而，各信道的封包雖然能夠同時送達數(shù)據(jù)鏈結層，但是不同時間點發(fā)送的封包無法確保經由固定的時間送達至數(shù)據(jù)鏈結層，因此，串行收發(fā)器必須經由數(shù)據(jù)鏈結層以上層級的特定機器進行檢測，無法以一般簡易的方式進行檢測，且此種測試方式容易因封包延遲時間不固定而產生誤判串行收發(fā)器為劣質品。
因此，如何提供一種串行收發(fā)器，以期能夠減少回路測試時外部線路的影響，并能夠固定封包傳輸時的延遲時間，進而使得串行收發(fā)器能夠更正確地被檢測，并避免檢測時誤判，進而提升良率及降低生產成本，正是當前重要的課題之一。

發(fā)明內容
有鑒于上述課題，本發(fā)明的目的為提供一種能夠在回路測試時，固定封包延遲時間的串行收發(fā)器及其控制方法。
因此，依本發(fā)明的串行收發(fā)器傳送一數(shù)據(jù)鏈結層的多個封包，該串行收發(fā)器包含多個發(fā)送模塊、多個接收模塊、一產生模塊以及一控制模塊，各發(fā)送模塊發(fā)送對應的封包并產生一發(fā)送時間信號，各接收模塊接收對應的發(fā)送模塊所發(fā)送的封包并產生一接收時間信號，產生模塊產生一目標延遲時間信號，控制模塊接收目標延遲時間信號、發(fā)送時間信號與接收時間信號，并依據(jù)目標延遲時間信號、各發(fā)送時間信號與各接收時間信號針對各接收模塊產生一延遲時間信號，各接收模塊接收對應的延遲時間信號并依據(jù)延遲時間信號延遲發(fā)送封包，以使得數(shù)據(jù)鏈結層同時接收到各封包。
另外，本發(fā)明亦提供一種串行收發(fā)器的控制方法，其中串行收發(fā)器通過多個信道傳送一數(shù)據(jù)鏈結層的多個封包，該控制方法包含一發(fā)送步驟、一接收步驟、一產生步驟以及一延遲步驟，發(fā)送步驟是通過各信道發(fā)送對應的各封包并產生一發(fā)送時間信號，接收步驟通過各信道接收對應的各封包并產生一接收時間信號，產生步驟依據(jù)一目標延遲時間信號、發(fā)送時間信號與接收時間信號產生多個延遲時間信號，延遲步驟依據(jù)各延遲時間信號控制各封包在各信道中延遲發(fā)送至數(shù)據(jù)鏈結層，以使得數(shù)據(jù)鏈結層同時接收到各封包。
承上所述，因依本發(fā)明的串行收發(fā)器及其控制方法是控制各封包在各信道或各接收模塊中延遲發(fā)送至數(shù)據(jù)鏈結層，使得數(shù)據(jù)鏈結層同時接收到各封包，故能夠減少回路測試時外部線路的影響，并能夠固定封包傳輸時的延遲時間，進而使得串行收發(fā)器能夠更正確地被檢測，并避免檢測時誤判，進而提升良率及降低生產成本。


圖1為顯示公知串行收發(fā)器的一區(qū)塊圖；圖2為顯示依本發(fā)明較佳實施例的串行收發(fā)器的一區(qū)塊圖；圖3為顯示依本發(fā)明較佳實施例的串行收發(fā)器中延遲時間的一示意圖；圖4為顯示依本發(fā)明較佳實施例的串行收發(fā)器中封包延遲發(fā)送的一示意圖；以及圖5為顯示依本發(fā)明較佳實施例的串行收發(fā)器的控制方法的一流程圖。
組件符號說明1串行收發(fā)器11發(fā)送模塊12接收模塊121串入并出轉換器122反偏移器21數(shù)據(jù)鏈結層22外部線路3串行收發(fā)器31發(fā)送模塊32接收模塊321判斷單元322串入并出轉換單元323反偏移單元33產生模塊34控制模塊35記憶模塊41數(shù)據(jù)鏈結層42外部線路Pak1-Pakn封包Paka調整封包PLP1物理層封包Sd1-Sd2延遲時間信號Srx接收時間信號Star目標延遲時間信號Stx發(fā)送時間信號Val預設延遲時間值
Step1-Step4串行收發(fā)器的控制方法具體實施方式
以下將參照相關圖式，說明依本發(fā)明較佳實施例的串行收發(fā)器及其控制方法。
如圖2所示，依本發(fā)明較佳實施例的串行收發(fā)器3傳送一數(shù)據(jù)鏈結層41的多個封包Pak1-Pakn，串行收發(fā)器3包含多個發(fā)送模塊31、多個接收模塊32、一產生模塊33以及一控制模塊34。
以第一信道為例，發(fā)送模塊31發(fā)送對應的封包Pak1并產生一發(fā)送時間信號Stx，各接收模塊32接收對應的發(fā)送模塊31所發(fā)送的封包Pak1并產生一接收時間信號Srx，產生模塊33產生一目標延遲時間信號Star，控制模塊34接收目標延遲時間信號Star、發(fā)送時間信號Stx與接收時間信號Srx，并依據(jù)目標延遲時間信號Star、各發(fā)送時間信號Stx與各接收時間信號Srx針對第一信道的接收模塊32產生延遲時間信號以控制接收模塊32延遲發(fā)送封包Pak1至數(shù)據(jù)鏈結層41。
在本實施例中，發(fā)送模塊31通過外部線路42發(fā)送封包Pak1至接收模塊32，控制模塊34產生二延遲時間信號Sd1-Sd2，控制模塊34可依據(jù)發(fā)送時間信號Stx與接收時間信號Srx計算封包Pak1自發(fā)送模塊31通過外部線路42傳送至接收模塊32的延遲時間(latency)。另外，目標延遲時間信號Star可設定為封包Pak1自發(fā)送模塊31經由接收模塊32傳送至數(shù)據(jù)鏈結層41所固定的延遲時間，因此，控制模塊34可計算封包Pak1延遲時間與目標延遲時間信號Star之間的差值，以產生延遲時間信號Sd1-Sd2。
接收模塊32接收對應的延遲時間信號Sd1-Sd2并依據(jù)延遲時間信號Sd1延遲發(fā)送封包Pak1，其它各信道的接收模塊亦接收對應的延遲時間信號并依據(jù)延遲時間信號延遲發(fā)送封包，以使得數(shù)據(jù)鏈結層41同時接收到各信道傳送的封包Pak1-Pakn。
另外，串行收發(fā)器3更包含一記憶模塊35，記憶模塊35記錄一預設延遲時間值Val，產生模塊33依據(jù)預設延遲時間值Val產生目標延遲時間信號Star。
在本實施例的第一信道中，接收模塊32系包含一判斷單元321、一串入并出轉換單元322以及一反偏移單元323，串入并出轉換單元(serial in parallel out converter)322以及反偏移單元(deskewer)323分別包含緩沖區(qū)以暫時儲存封包。
發(fā)送模塊31可附加一物理層封包(physical layer package)PLP1于對應的封包Pak1，且發(fā)送模塊31依據(jù)物理層封包PLP1產生發(fā)送時間信號Stx。判斷單元321判斷附加于封包Pak1的物理層封包PLP1以產生接收時間信號Srx。
如圖2與圖3所示，串行收發(fā)器3的一個工作時鐘周期為4ns，由發(fā)送時間信號Stx與接收時間信號Srx得知封包Pak1的延遲時間為40ns，記憶模塊35所記錄的預設延遲時間值Val為44ns，產生模塊33依據(jù)預設延遲時間值Val設定目標延遲時間信號Star為44ns，因此控制模塊34依據(jù)目標延遲時間信號Star、發(fā)送時間信號Stx與接收時間信號Srx針對第一信道產生延遲時間信號Sd1-Sd2。
串入并出轉換單元322將封包Pak1以及物理層封包PLP1由串行訊號轉換為并行訊號，轉換后的封包Pak1以及物理層封包PLP1暫存于串入并出轉換單元322的緩沖區(qū)中，由于判斷單元321已判斷物理層封包PLP1并產生延遲時間信號Sd1，串入并出轉換單元322依據(jù)延遲時間信號Sd1延遲1個時鐘發(fā)送封包Pak1至反偏移單元(deskewer)323。
反偏移單元323暫存封包Pak1于反偏移單元323的緩沖區(qū)中，并依據(jù)延遲時間信號Sd2不延遲發(fā)送封包Pak1至數(shù)據(jù)鏈結層41。串入并出轉換單元322與反偏移單元323可控制緩沖區(qū)指針以延遲發(fā)送緩沖區(qū)內的數(shù)據(jù)。
另外，第三信道中封包的延遲時間為16ns，因此控制模塊控制第三信道的串入并出轉換單元以及反偏移單元分別延遲12ns與16ns發(fā)送封包，其余各信道的延遲時間如圖3中內容所示，故此不再贅述。各信道的封包經由控制模塊34控制之后，各封包的延遲時間均為相同，且各信道的發(fā)送模塊31不論何時傳送封包，封包的延遲時間均可控制為44ns。
再者，控制模塊34可依據(jù)各信道的延遲時間情況重新設定目標延遲時間信號Star，例如圖3之中，記憶模塊35所記錄的預設延遲時間值Val為48ns，且經由一段時間觀察之后，所有的信道之中以第一信道的延遲時間最長，因此控制模塊34以第一信道的延遲時間設定目標延遲時間信號Star為40ns或是44ns，藉此可適當?shù)乜s短各信道的總延遲時間，以增進回路測試的效率。
請再參照圖2所示，串行收發(fā)器3更包含一狀態(tài)機36，狀態(tài)機36控制各信道中的發(fā)送模塊發(fā)送封包，并控制其中的一發(fā)送模塊傳送一調整封包Paka以延遲發(fā)送封包。以第一信道為例，若封包Pak1較其它封包Pak2-封包Pak10先送達各判斷單元321，狀態(tài)機36可控制發(fā)送模塊31傳送調整封包Paka，以延遲發(fā)送下一時間的封包Pak1，使得下一時間的封包Pak1-封包Pak10能夠同時送達各判斷單元321，其中調整封包Paka可為一命令設定(ordersets)或數(shù)據(jù)鏈結層以上的封包。
如圖5所示，依本發(fā)明較佳實施例的串行收發(fā)器的控制方法是控制串行收發(fā)器通過多個信道傳送一數(shù)據(jù)鏈結層的多個封包，此控制方法包含步驟Step1至步驟Step4。
步驟Step1是通過各信道發(fā)送對應的各封包，并產生一發(fā)送時間信號。
步驟Step2是通過各信道接收對應的各封包，并產生一接收時間信號。
步驟Step3是依據(jù)一目標延遲時間信號、發(fā)送時間信號與接收時間信號產生多個延遲時間信號。
步驟Step4是依據(jù)各延遲時間信號控制各封包于各信道中延遲發(fā)送至數(shù)據(jù)鏈結層，以使得數(shù)據(jù)鏈結層同時接收到各封包。
由于本實施例的串行收發(fā)器的控制方法可應用于前述圖2至圖4的實施例中的串行收發(fā)器，且本控制方法的可能實施方式與功效已于前述實施例中討論過，故此不再贅述。
綜上所述，因依本發(fā)明的串行收發(fā)器及其控制方法是控制各封包于各信道或各接收模塊中延遲發(fā)送至數(shù)據(jù)鏈結層，使得數(shù)據(jù)鏈結層同時接收到各封包，故能夠減少回路測試時外部線路的影響，并能夠固定封包傳輸時的延遲時間，進而使得串行收發(fā)器能夠更正確地被檢測，并避免檢測時誤判，進而提升良率且降低生產成本。
權利要求
1.一種串行收發(fā)器，傳送一數(shù)據(jù)鏈結層的多個封包，該串行收發(fā)器包含多個發(fā)送模塊，各所述發(fā)送模塊發(fā)送對應的所述封包并產生一發(fā)送時間信號；多個接收模塊，各所述接收模塊接收對應的所述發(fā)送模塊所發(fā)送的所述封包并產生一接收時間信號；一產生模塊，其產生一目標延遲時間信號；以及一控制模塊，其接收所述目標延遲時間信號、所述發(fā)送時間信號與所述接收時間信號，并依據(jù)所述目標延遲時間信號、各所述發(fā)送時間信號與各所述接收時間信號針對各所述接收模塊產生一延遲時間信號，各所述接收模塊接收對應的所述延遲時間信號并依據(jù)所述延遲時間信號延遲發(fā)送所述封包，以使得所述數(shù)據(jù)鏈結層同時接收到各所述封包。
2.如權利要求1所述的串行收發(fā)器，其中各所述發(fā)送模塊附加一物理層封包于對應的所述封包，且各所述發(fā)送模塊依據(jù)該物理層封包產生所述發(fā)送時間信號。
3.如權利要求2所述的串行收發(fā)器，其中各所述接收模塊包含一判斷單元，其判斷附加于所述封包的所述物理層封包以產生所述接收時間信號。
4.如權利要求1所述的串行收發(fā)器，其中各所述接收模塊包含一數(shù)據(jù)緩沖區(qū)，其暫存所述封包并接收所述延遲時間信號，以延遲發(fā)送暫存于該數(shù)據(jù)緩沖區(qū)的所述封包。
5.如權利要求4所述的串行收發(fā)器，其中該數(shù)據(jù)緩沖區(qū)是一串入并出轉換器的一緩沖區(qū)、或一反偏移器的一緩沖區(qū)。
6.如權利要求1所述的串行收發(fā)器，其中各所述接收模塊包含一判斷單元，其判斷所述封包以產生所述接收時間信號。
7.如權利要求1所述的串行收發(fā)器，更包含一狀態(tài)機，其控制所述發(fā)送模塊傳送一調整封包以延遲發(fā)送所述封包，該調整封包是一命令設定或數(shù)據(jù)鏈接層以上的封包。
8.如權利要求1所述的串行收發(fā)器，更包含一記憶模塊，其記錄一預設延遲時間值，所述產生模塊依據(jù)該預設延遲時間值產生所述目標延遲時間信號。
9.一種串行收發(fā)器的控制方法，其中該串行收發(fā)器通過多個信道傳送一數(shù)據(jù)鏈結層的多個封包，該控制方法包含一發(fā)送步驟，通過各所述信道發(fā)送對應的各所述封包并產生一發(fā)送時間信號；一接收步驟，通過各所述信道接收對應的各所述封包并產生一接收時間信號；一產生步驟，依據(jù)一目標延遲時間信號、所述發(fā)送時間信號與所述接收時間信號產生多個延遲時間信號；以及一延遲步驟，依據(jù)各所述延遲時間信號控制各所述封包于各所述信道中延遲發(fā)送至所述數(shù)據(jù)鏈結層，以使得所述數(shù)據(jù)鏈結層同時接收到各所述封包。
10.如權利要求9所述的串行收發(fā)器的控制方法，其中該發(fā)送步驟包含附加一物理層封包于對應的所述封包；以及依據(jù)該物理層封包產生所述發(fā)送時間信號。
11.如權利要求10所述的串行收發(fā)器的控制方法，其中該接收步驟包含接收對應的所述封包；以及依據(jù)該物理層封包產生所述接收時間信號。
12.如權利要求9所述的串行收發(fā)器的控制方法，其中該延遲步驟包含暫存所述封包于一數(shù)據(jù)緩沖區(qū)；以及依據(jù)所述延遲時間信號以延遲發(fā)送暫存于該數(shù)據(jù)緩沖區(qū)的所述封包至所述數(shù)據(jù)鏈結層。
13.如權利要求12所述的串行收發(fā)器的控制方法，其中該數(shù)據(jù)緩沖區(qū)是一串入并出轉換器的一緩沖區(qū)、或一反偏移器一緩沖區(qū)。
14.如權利要求9所述的串行收發(fā)器的控制方法，更包含一控制步驟，發(fā)送至少一調整封包以延遲該發(fā)送步驟發(fā)送所述封包。
全文摘要
一種串行收發(fā)器傳送一數(shù)據(jù)鏈結層的多個封包，該串行收發(fā)器包含多個發(fā)送模塊、多個接收模塊、一產生模塊以及一控制模塊，各發(fā)送模塊發(fā)送對應的封包并產生一發(fā)送時間信號，各接收模塊接收對應的發(fā)送模塊所發(fā)送的封包并產生一接收時間信號，產生模塊產生一目標延遲時間信號，控制模塊接收目標延遲時間信號、發(fā)送時間信號與接收時間信號，并依據(jù)目標延遲時間信號、各發(fā)送時間信號與各接收時間信號針對各接收模塊產生一延遲時間信號，各接收模塊接收對應的延遲時間信號并依據(jù)延遲時間信號延遲發(fā)送封包，以使得數(shù)據(jù)鏈結層同時接收到各封包。
文檔編號H04L29/02GK1747374SQ20051011293
公開日2006年3月15日 申請日期2005年10月14日 優(yōu)先權日2005年10月14日
發(fā)明者毛金良 申請人:威盛電子股份有限公司