專利名稱：基于幀間插的以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)的制作方法
技術(shù)領域：
本發(fā)明應用于電通信領域，是一種連接遠程以太網(wǎng)的經(jīng)濟而又有效的方法。
背景技術(shù)：
在局域網(wǎng)領域，經(jīng)過多年優(yōu)勝劣汰的競爭，簡單而又經(jīng)濟的以太網(wǎng)已經(jīng)成為當前應用最廣泛的技術(shù)。把這些星羅棋布的以太網(wǎng)互連起來，實現(xiàn)更廣范圍的資源共享，是網(wǎng)絡發(fā)展的必然趨勢。以太網(wǎng)到多路E1反向復接器，充分利用了豐富的E1資源，是連接兩個遠程以太網(wǎng)的一種經(jīng)濟而又有效的方案。
目前市場上的以太網(wǎng)到多路E1反向復接器，對以太網(wǎng)數(shù)據(jù)幀進行拆分后再傳輸。E1發(fā)送端把以太網(wǎng)數(shù)據(jù)幀拆分后，分配到各路E1進行傳輸。由于各路E1的傳輸延時不同，以太網(wǎng)同一數(shù)據(jù)幀的各個部分到達E1接收端的時間也不同，E1接收端必須通過緩存足夠的E1幀，消除各路的延時差之后，才能正確恢復所發(fā)送的以太網(wǎng)數(shù)據(jù)幀，因此對各路E1線路之間的延時差有嚴格的限制，一旦超出設計所能容忍的范圍，便導致反向復接器不能正常工作。本發(fā)明所提出的基于幀間插的以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)，也是一種以太網(wǎng)到多路E1反向復接器，采用每個完整的以太網(wǎng)數(shù)據(jù)幀單獨走一路E1的方法，克服了對延時差的限制問題，具有更廣的應用范圍。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種基于幀間插的以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)，其特征在于該系統(tǒng)是在以太網(wǎng)傳輸協(xié)議基礎上通過電信網(wǎng)使每個以太網(wǎng)數(shù)據(jù)幀借助幀間插的方法單獨走一路E1線路的一種數(shù)據(jù)幀傳輸系統(tǒng)，包括發(fā)送子系統(tǒng)和接收子系統(tǒng)兩大部分，其中發(fā)送子系統(tǒng)包括與局域網(wǎng)A連接的以太網(wǎng)接收電路，F(xiàn)IFO1，高級數(shù)據(jù)鏈路控制協(xié)議成幀電路，發(fā)送緩存控制電路，E1發(fā)送緩存器，以及E1發(fā)送電路，其中與局域網(wǎng)A連接的以太網(wǎng)接收電路，該電路接收介質(zhì)獨立接口的數(shù)據(jù)輸入，進行循環(huán)冗余校驗，輸出正確的以太網(wǎng)數(shù)據(jù)幀；FIFO1，按收所述以太網(wǎng)接收電路發(fā)來的以太網(wǎng)數(shù)據(jù)幀；高級數(shù)據(jù)鏈路控制協(xié)議成幀電路，該電路是按照高級數(shù)據(jù)鏈路控制協(xié)議運行的一個成幀電路，該電路從所述FIFO1中讀取以太網(wǎng)數(shù)據(jù)幀，打包成所述高級數(shù)據(jù)鏈路控制協(xié)議規(guī)定的數(shù)據(jù)幀格式，輸出高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；發(fā)送緩存控制電路，該發(fā)送緩存控制電路接收所述高級數(shù)據(jù)鏈路控制協(xié)議成幀電路發(fā)來的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；E1發(fā)送緩存器，該緩存器由n個發(fā)送緩存單元組成，根據(jù)所述的幀間插的方法，給每路E1分配一個發(fā)送緩存單元，每個發(fā)送緩存單元的容量至少大于1個最大的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀大小，所述發(fā)送緩存控制電路依次輪詢n個發(fā)送緩存單元，在每一個尚未溢出的發(fā)送緩存單元中寫入一個完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；E1發(fā)送電路，有n個E1發(fā)送單元，這些E1發(fā)送單元分別從所述的各個相應的發(fā)送緩存單元中讀取所述的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，組成E1幀，并進行HDB3編碼，發(fā)送給E1線路的接口電路；接收子系統(tǒng)包括E1接收電路，E1接收緩存器，接收緩存控制電路，高級數(shù)據(jù)鏈路控制協(xié)議解幀電路，F(xiàn)IFO2，以及與局域網(wǎng)B連接的以太網(wǎng)發(fā)送電路，其中E1接收電路，有n個E1接收單元，這些E1接收單元各自從所述E1線路的相應接口電路接收E1數(shù)據(jù)幀，進行HDB3解碼以及E1同步，并從中解出高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；E1接收緩存器，有n個E1接收緩存單元，各自從相應的E1接收電路接收所述高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，所述的每個接收緩存單元至少大于1個最大的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀的大?。唤邮站彺婵刂齐娐罚邮站彺婵刂齐娐芬来屋喸兯龅膎個接收緩存單元，若發(fā)現(xiàn)某個接收緩存單元中有1個以上完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，則從該接收緩存單元中讀出1個高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；高級數(shù)據(jù)鏈路控制協(xié)議解幀電路，該高級數(shù)據(jù)鏈路控制協(xié)議解幀電路從所述高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀中恢復出以太網(wǎng)數(shù)據(jù)幀；FIFO2，接收所述高級數(shù)據(jù)鏈路控制協(xié)議解幀電路發(fā)來的以太網(wǎng)數(shù)據(jù)幀；與局域網(wǎng)B相連的以太網(wǎng)發(fā)送電路，該以太網(wǎng)發(fā)送電路從所述FIFO2中讀取以太網(wǎng)數(shù)據(jù)幀，從介質(zhì)獨立接口按照標準格式發(fā)送給以太網(wǎng)接口電路。
所謂幀間插，就是指以太網(wǎng)數(shù)據(jù)幀到達后，依次輪詢各路E1信道，在每一路查到的空閑信道上順序傳輸整個數(shù)據(jù)幀。其具體操作流程如下在發(fā)送方向系統(tǒng)初始化，將計數(shù)器i置0；緩存接收的以太網(wǎng)數(shù)據(jù)幀，并進行高級數(shù)據(jù)鏈路控制協(xié)議成幀處理，生成高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；檢測第i路E1信道，若第i路E1信道空閑，則將該高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀在第i路E1信道上發(fā)送，發(fā)送完后將計數(shù)器i加1，否則直接將計數(shù)器i加1后返回檢測步驟繼續(xù)尋找下一路空閑的E1信道；若i＞n，則置i＝0；以太網(wǎng)數(shù)據(jù)幀發(fā)送完畢后，返回等待步驟，等待接收下一個以太網(wǎng)數(shù)據(jù)幀。
在接收方向系統(tǒng)初始化，將計數(shù)器j置0；n個E1接收單元分別接收各自E1線路的E1幀，并將解出的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀數(shù)據(jù)寫入相應的接收緩存單元，一共有n個接收緩存單元；檢測第j個接收緩存單元，若接收緩存單元j中有1個以上完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，則從該接收緩存單元中讀出1個高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，進行高級數(shù)據(jù)鏈路控制協(xié)議解幀處理后發(fā)送解出的以太網(wǎng)數(shù)據(jù)幀，發(fā)送完后將計數(shù)器j加1，返回檢測步驟，否則直接將計數(shù)器j加1，返回檢測步驟；若j＞n，則置j＝0。
由接收方向的操作流程可以發(fā)現(xiàn)，n個接收緩存相對獨立，不需要互相等待，也就是說，對于各路E1之間的延時差沒有嚴格的要求。幀間插的優(yōu)點就在于克服了網(wǎng)絡延時差對應用的限制。此外，由于不同E1線路的數(shù)據(jù)幀經(jīng)歷的傳輸延時不同，接收數(shù)據(jù)幀的順序和發(fā)送數(shù)據(jù)幀的順序會有較大差別，幸運的是，數(shù)據(jù)幀的重新排序工作可以留給網(wǎng)卡中的數(shù)據(jù)鏈路層協(xié)議完成。
在硬件設計上，幀間插省去了對多路E1進行延時差對齊的電路，但由于幀間插以高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀為單位進行間插，在每路E1的發(fā)送和接收端都需要一個容量大于最大高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀幀長的緩存單元，因此，幀間插方案SDRAM控制電路就會復雜很多。


圖1典型應用環(huán)境圖2以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)整體框3時鐘等效示意4發(fā)送方向流程5接收方向流程圖具體實施方式
圖1是以太網(wǎng)反向復接器的典型應用環(huán)境。局域網(wǎng)A的介質(zhì)無關(guān)接口信號，經(jīng)過反向復接器A轉(zhuǎn)換成N路E1信號，進入電信的E1傳輸網(wǎng)進行傳輸。在遠端，反向復接器B把接收到的N路E1信號恢復成以太網(wǎng)的介質(zhì)無關(guān)接口信號，轉(zhuǎn)發(fā)給局域網(wǎng)B，從而實現(xiàn)了兩個遠程以太網(wǎng)之間的通信。
圖2是以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)的整體框圖。下面按照數(shù)據(jù)流的方向，逐個說明各部分電路的功能，其中，電路模塊(1)～(6)實現(xiàn)了從以太網(wǎng)到E1的映射過程，電路模塊(7)～(12)實現(xiàn)了從E1到以太網(wǎng)的映射過程(1)以太網(wǎng)接收電路以太網(wǎng)接收電路接收介質(zhì)無關(guān)接口數(shù)據(jù)輸入，進行CRC校驗，將正確的以太網(wǎng)數(shù)據(jù)幀寫入FIFO1。
(2)FIFO1緩存以太網(wǎng)接收電路發(fā)來的以太網(wǎng)數(shù)據(jù)幀。
(3)高級數(shù)據(jù)鏈路控制協(xié)議成幀電路高級數(shù)據(jù)鏈路控制協(xié)議成幀電路從FIFO1中讀取以太網(wǎng)數(shù)據(jù)幀，打包成高級數(shù)據(jù)鏈路控制協(xié)議的數(shù)據(jù)幀。
(4)發(fā)送緩存控制電路發(fā)送緩存控制電路依次輪詢8個發(fā)送緩存單元tFIFO1～8，在每一個尚未溢出的發(fā)送緩存單元中寫入一個完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀。
(5)tFIFO1～8這8個FIFO為每路E1的發(fā)送緩存單元，即權(quán)利要求1中的E1發(fā)送緩存器。基于幀間插的方案，需要給每路E1分配一個發(fā)送緩存單元，該發(fā)送緩存單元的容量至少大于1個最大的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀大小，即1518*2＝3036字節(jié)。
(6)E1發(fā)送單元1～8每個E1發(fā)送單元分別從各自的發(fā)送緩存單元中讀取數(shù)據(jù)，組成E1幀，并進行HDB3編碼，發(fā)送給E1線路接口電路。這8個E1發(fā)送單元即權(quán)利要求1中的E1發(fā)送電路。
(7)E1接收單元1～8每個E1接收單元從相應的E1線路接口電路接收E1數(shù)據(jù)幀，進行HDB3解碼以及E1同步，然后將解出的高級數(shù)據(jù)鏈路控制協(xié)議的數(shù)據(jù)幀寫入各自的接收緩存單元rFIFO1～8。這8個E1接收單元即權(quán)利要求1中的E1接收電路。
(8)rFIFO1～8這8個FIFO為每路E1的接收緩存單元，即權(quán)利要求1中的E1接收緩存器。每個接收緩存單元的容量也至少大于1個最大的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀大小。
(9)接收緩存控制電路接收緩存控制電路依次輪詢8個接收緩存單元rFIFO1～8，若發(fā)現(xiàn)某個接收緩存單元中有1個以上完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，則從中讀出1個高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，送給高級數(shù)據(jù)鏈路控制協(xié)議解幀電路。
(10)高級數(shù)據(jù)鏈路控制協(xié)議解幀電路高級數(shù)據(jù)鏈路控制協(xié)議解幀電路從高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀中恢復出以太網(wǎng)數(shù)據(jù)幀，并寫入FIFO2。
(11)FIFO2緩存高級數(shù)據(jù)鏈路控制協(xié)議解幀電路發(fā)來的以太網(wǎng)數(shù)據(jù)幀。
(12)以太網(wǎng)發(fā)送電路以太網(wǎng)發(fā)送電路從FIFO2中讀取以太網(wǎng)數(shù)據(jù)幀，從介質(zhì)無關(guān)接口接口按照標準格式發(fā)送給以太網(wǎng)接口電路。
tFIFO1～8和rFIFO1～8這16個緩存單元用一個SDRAM進行實現(xiàn)。
圖3為時鐘等效示意圖。高速時鐘clkh和低速時鐘clkl，clkl和en都與clkh同步，則利用clkl的上升沿進行驅(qū)動，在邏輯上等效于en使能的情況下，用clkh進行驅(qū)動。
一般情況下，時鐘數(shù)目越少，布線的效果越好。本系統(tǒng)中有12個時鐘以太網(wǎng)接收時鐘，以太網(wǎng)發(fā)送時鐘，系統(tǒng)時鐘，E1發(fā)送時鐘，8個E1接收時鐘。12個時鐘同時競爭全局時鐘網(wǎng)絡，將是個非常嚴峻的問題。為此，我們對時鐘進行優(yōu)化處理。在反向復接器中，8個E1接收時鐘是利用高速的系統(tǒng)時鐘，通過數(shù)字時鐘恢復的方法恢復出來的，滿足圖3所示關(guān)系，因此，這8個時鐘可以用系統(tǒng)時鐘加使能來替代。經(jīng)過優(yōu)化之后，系統(tǒng)的12個時鐘縮減為4個時鐘，大大減輕了全局時鐘的布線復雜度。
圖4為發(fā)送方向流程圖系統(tǒng)初始化，將計數(shù)器i置0；緩存接收的以太網(wǎng)數(shù)據(jù)幀，并進行高級數(shù)據(jù)鏈路控制協(xié)議成幀處理，生成高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；檢測第i路E1信道，若第i路E1信道空閑，則將該高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀在第i路E1信道上發(fā)送，發(fā)送完后將計數(shù)器i加1，否則直接將計數(shù)器i加1后返回檢測步驟繼續(xù)尋找下一路空閑的E1信道；若i＞n，則置i＝0；以太網(wǎng)數(shù)據(jù)幀發(fā)送完畢后，返回等待步驟，等待接收下一個以太網(wǎng)數(shù)據(jù)幀。
圖5為接收方向流程圖系統(tǒng)初始化，將計數(shù)器j置0；n個E1接收單元分別接收各自E1線路的E1幀，并將解出的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀數(shù)據(jù)寫入相應的接收緩存單元，一共有n個接收緩存單元；檢測第j個接收緩存單元，若接收緩存單元j中有1個以上完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，則從該接收緩存單元中讀出1個高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，進行高級數(shù)據(jù)鏈路控制協(xié)議解幀處理后發(fā)送解出的以太網(wǎng)數(shù)據(jù)幀，發(fā)送完后將計數(shù)器j加1，返回檢測步驟，否則直接將計數(shù)器j加1，返回檢測步驟；若j＞n，則置j＝0。
權(quán)利要求
1.基于幀間插的以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)，其特征在于該系統(tǒng)是在以太網(wǎng)傳輸協(xié)議基礎上通過電信網(wǎng)使每個以太網(wǎng)數(shù)據(jù)幀借助幀間插的方法單獨走一路E1線路的一種數(shù)據(jù)幀傳輸系統(tǒng)，包括發(fā)送子系統(tǒng)和接收子系統(tǒng)兩大部分，其中發(fā)送子系統(tǒng)包括與局域網(wǎng)A連接的以太網(wǎng)接收電路，F(xiàn)IFO1，高級數(shù)據(jù)鏈路控制協(xié)議成幀電路，發(fā)送緩存控制電路，E1發(fā)送緩存器，以及E1發(fā)送電路，其中與局域網(wǎng)A連接的以太網(wǎng)接收電路，該電路接收介質(zhì)無關(guān)接口的數(shù)據(jù)輸入，進行循環(huán)冗余校驗，輸出正確的以太網(wǎng)數(shù)據(jù)幀；FIFO1，接收所述以太網(wǎng)接收電路發(fā)來的以太網(wǎng)數(shù)據(jù)幀；高級數(shù)據(jù)鏈路控制協(xié)議成幀電路，該電路是按照高級數(shù)據(jù)鏈路控制協(xié)議運行的一個成幀電路，該電路從所述FIFO1中讀取以太網(wǎng)數(shù)據(jù)幀，打包成所述高級數(shù)據(jù)鏈路控制協(xié)議規(guī)定的數(shù)據(jù)幀格式，輸出高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；發(fā)送緩存控制電路，該發(fā)送緩存控制電路接收所述高級數(shù)據(jù)鏈路控制協(xié)議成幀電路發(fā)來的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；E1發(fā)送緩存器，該緩存器由n個發(fā)送緩存單元組成，根據(jù)所述的幀間插的方法，給每路E1分配一個發(fā)送緩存單元，每個發(fā)送緩存單元的容量至少大于1個最大的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀大小，所述發(fā)送緩存控制電路依次輪詢n個發(fā)送緩存單元，在每一個尚未溢出的發(fā)送緩存單元中寫入一個完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；E1發(fā)送電路，有n個E1發(fā)送單元，這些E1發(fā)送單元分別從所述的各個相應的發(fā)送緩存單元中讀取所述的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，組成E1幀，并進行HDB3編碼，發(fā)送給E1線路的接口電路；接收子系統(tǒng)包括E1接收電路，E1接收緩存器，接收緩存控制電路，高級數(shù)據(jù)鏈路控制協(xié)議解幀電路，F(xiàn)IFO2，以及與局域網(wǎng)B連接的以太網(wǎng)發(fā)送電路，其中E1接收電路，有n個E1接收單元，這些E1接收單元各自從所述E1線路的相應接口電路接收E1數(shù)據(jù)幀，進行HDB3解碼以及E1同步，并從中解出高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；E1接收緩存器，有n個E1接收緩存單元，各自從相應的E1接收電路接收所述高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，所述的每個接收緩存單元至少大于1個最大的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀的大?。唤邮站彺婵刂齐娐?，接收緩存控制電路依次輪詢所述的n個接收緩存單元，若發(fā)現(xiàn)某個接收緩存單元中有1個以上完整的高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀，則從該接收緩存單元中讀出1個高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀；高級數(shù)據(jù)鏈路控制協(xié)議解幀電路，該高級數(shù)據(jù)鏈路控制協(xié)議解幀電路從所述高級數(shù)據(jù)鏈路控制協(xié)議數(shù)據(jù)幀中恢復出以太網(wǎng)數(shù)據(jù)幀；FIFO2，接收所述高級數(shù)據(jù)鏈路控制協(xié)議解幀電路發(fā)來的以太網(wǎng)數(shù)據(jù)幀；與局域網(wǎng)B相連的以太網(wǎng)發(fā)送電路，該以太網(wǎng)發(fā)送電路從所述FIFO2中讀取以太網(wǎng)數(shù)據(jù)幀，從介質(zhì)無關(guān)接口按照標準格式發(fā)送給以太網(wǎng)接口電路。
2.根據(jù)權(quán)利要求1所述的基于幀間插的以太網(wǎng)數(shù)據(jù)幀傳輸系統(tǒng)，其特征在于所述的n個發(fā)送緩存單元和n個接收緩存單元用一個SDRAM實現(xiàn)。
全文摘要
本發(fā)明屬于電通信領域，其特征在于在發(fā)送方向，局域網(wǎng)A的介質(zhì)獨立接口數(shù)據(jù)輸入到依次串接的以太網(wǎng)接收電路，F(xiàn)IFO1，高級數(shù)據(jù)鏈路控制協(xié)議成幀電路，發(fā)送緩存控制電路，E1發(fā)送緩存器，E1發(fā)送電路后輸出到E1線路接口電路；在接收方向，E1線路接口電路的輸入信號經(jīng)依次串接的E1接收電路，E1接收緩存器，接收緩存控制電路，高級數(shù)據(jù)鏈路控制協(xié)議解幀電路，F(xiàn)IFO2和以太網(wǎng)發(fā)送電路后通過介質(zhì)獨立接口輸出到局域網(wǎng)B。上述系統(tǒng)中，以太網(wǎng)數(shù)據(jù)幀到達后，依次輪詢各路E1線路，在每一路查到的空閑線路上，順序傳送一個完整的數(shù)據(jù)幀。因此，本發(fā)明可以消除用多路E1線路共同傳輸一個被拆分的以太網(wǎng)數(shù)據(jù)幀而引起的延時差問題。
文檔編號H04L12/46GK1761237SQ20051008678
公開日2006年4月19日 申請日期2005年11月4日 優(yōu)先權(quán)日2005年11月4日
發(fā)明者曾烈光, 金德鵬, 陳文濤 申請人:清華大學