專利名稱：接收器組合的制作方法
背景技術(shù)：
本發(fā)明的一個(gè)實(shí)施例總體涉及適合于電子系統(tǒng)的通信耦合的元件的串行點(diǎn)對(duì)點(diǎn)互連技術(shù)，并且特別涉及那些具有根據(jù)PCI Express BaseSpecification 1.0a(2003年10月7日的勘誤表)(即“PCI Express”)的某些方面的互連技術(shù)。其它實(shí)施例也被描述。
一種電子系統(tǒng)由若干元件構(gòu)成，這些元件被設(shè)計(jì)成通過系統(tǒng)的輸入/輸出(I/O)互連彼此通信。例如，現(xiàn)代計(jì)算機(jī)系統(tǒng)可以包含下述元件處理器、主存儲(chǔ)器和系統(tǒng)接口(也稱為系統(tǒng)芯片組)。一個(gè)元件可以包括一個(gè)或多個(gè)集成電路(IC)裝置。例如，系統(tǒng)芯片組可以具有一個(gè)存儲(chǔ)器控制器中心(MCH)裝置，其使得處理器能夠與系統(tǒng)存儲(chǔ)器和圖形元件通信。此外，I/O控制器中心(ICH)裝置可以被提供，其通過MCH將處理器和存儲(chǔ)器與計(jì)算機(jī)系統(tǒng)的其它元件(諸如大容量存儲(chǔ)裝置和外設(shè)等)連接。在這種情況下，例如由PCI Express定義的單獨(dú)的、點(diǎn)對(duì)點(diǎn)鏈路可以被用來允許在一對(duì)裝置之間進(jìn)行雙向通信，例如處理器和MCH、MCH和圖形元件、以及ICH和大容量存儲(chǔ)裝置。
PCI Express點(diǎn)對(duì)點(diǎn)鏈路可以具有一個(gè)或多個(gè)可以同時(shí)操作的通路(lane)。每條通路具有兩條單向路徑(path)，其也是可同時(shí)操作的。每條路徑可以具有單獨(dú)的一組發(fā)送器和接收器對(duì)(例如，裝置A的端口中的發(fā)送器，裝置B的端口的接收器)。在這種情況下，發(fā)送器和接收器可以驅(qū)動(dòng)和感測(cè)傳輸介質(zhì)，所述傳輸介質(zhì)例如是印刷布線板上的一對(duì)金屬軌跡，其可以橫跨一個(gè)板到板連接器。可選擇的，還可以提供其它傳輸介質(zhì)，例如光纖。
點(diǎn)對(duì)點(diǎn)鏈路用于在各裝置之間傳送各種類型的信息。然而，在所謂的“較高層”，在兩個(gè)裝置中的對(duì)等體(peer)之間的通信(也稱為請(qǐng)求者和完成者)可以利用事務(wù)(transaction)來實(shí)施。例如，存在存儲(chǔ)器事務(wù)，其向存儲(chǔ)器映射的位置傳送數(shù)據(jù)或者從中傳送數(shù)據(jù)。在PCIExpress下，還存在消息事務(wù)，其傳送各種不同的消息，并且能夠被用于諸如中斷信令、差錯(cuò)信令以及功率管理等功能。
可以存在三個(gè)抽象層，其“建立”事務(wù)。第一層可以是事務(wù)層，其對(duì)于一個(gè)事務(wù)開始這樣的處理將來自于一個(gè)裝置核心的請(qǐng)求或完成數(shù)據(jù)轉(zhuǎn)變成數(shù)據(jù)分組。第二體系結(jié)構(gòu)建立層被稱為數(shù)據(jù)鏈路層；它確保了通過鏈路往返的分組被正確地接收(通過諸如差錯(cuò)控制編碼等技術(shù))。第三層被稱為物理層。該層負(fù)責(zé)通過該鏈路的實(shí)際的分組發(fā)送和接收。在給定裝置中的物理層在一側(cè)與其數(shù)據(jù)鏈路層(在相同裝置中)相互作用，在另一側(cè)與所述金屬軌跡、光纖或者作為該鏈路的一部分的其它傳輸介質(zhì)相互作用。物理層可以包含用于發(fā)送器和接收器的電路、并行到串行轉(zhuǎn)換器和串行到并行轉(zhuǎn)換器、頻率和相位控制電路以及阻抗匹配電路。它還可以包含對(duì)應(yīng)于其初始化和維護(hù)所需要的邏輯功能的電路。分層體系結(jié)構(gòu)可以使得升級(jí)更容易，例如，在升級(jí)物理層(例如增加發(fā)送和接收時(shí)鐘頻率)的同時(shí)允許再利用基本上相同的事務(wù)層和數(shù)據(jù)鏈路層。
現(xiàn)在給出物理層的行為的一個(gè)例子。一旦加電，裝置A和裝置B上的物理層負(fù)責(zé)初始化鏈路并使該鏈路為事務(wù)就緒。該初始化處理可以包括確定對(duì)于該鏈路應(yīng)該使用多少通路以及該鏈路應(yīng)該在什么數(shù)據(jù)速率下操作。在該鏈路被正確初始化后的某一時(shí)刻，在裝置A中啟動(dòng)一個(gè)存儲(chǔ)器讀取請(qǐng)求。最后，包括該讀取請(qǐng)求的分組到達(dá)裝置A的物理層，該分組包括報(bào)頭、差錯(cuò)控制信息以及由各更高層添加的序號(hào)。隨后，物理層獲得該數(shù)據(jù)分組并將其變換成串行數(shù)據(jù)流(可能在向其添加成幀(framing)數(shù)據(jù)之后)，并且例如利用具有預(yù)定定時(shí)規(guī)則的電差分信號(hào)來發(fā)送該流。
一旦裝置B中的物理層看到該信號(hào)出現(xiàn)在其接收器輸入端，它就對(duì)該信號(hào)進(jìn)行采樣以便恢復(fù)該數(shù)據(jù)流，并且將該流重建為數(shù)據(jù)分組(例如在去除所述成幀之后)。然后，該分組被向上傳遞到裝置B中的數(shù)據(jù)鏈路層，該數(shù)據(jù)鏈路層剝?nèi)?bào)頭并檢查差錯(cuò)；如果不存在差錯(cuò)，該分組就被向上傳遞到事務(wù)層，在該事務(wù)層中提取出所述存儲(chǔ)器讀取請(qǐng)求，然后將其發(fā)送給適當(dāng)?shù)倪壿嫻δ?，以便訪問在該請(qǐng)求中所指定的位置。
附圖簡(jiǎn)述在附圖中以舉例的方式而不是以限制的方式說明了本發(fā)明的各實(shí)施例，其中相同的附圖標(biāo)記表示相似的元件。應(yīng)該注意的是，當(dāng)在本公開內(nèi)容中提到“一個(gè)”實(shí)施例時(shí)，不一定是指相同的實(shí)施例，并且意味著至少一個(gè)。


圖1示出了通過串行點(diǎn)對(duì)點(diǎn)鏈路彼此耦合的一對(duì)集成電路裝置。
圖2示出了鏈路接口電路的一部分的框圖，其被用來在一個(gè)集成電路裝置中實(shí)現(xiàn)串行點(diǎn)對(duì)點(diǎn)鏈路。
圖3描繪了在集成電路裝置的接收器中的符號(hào)對(duì)準(zhǔn)處理。
圖4A和4B是一個(gè)示例性符號(hào)對(duì)準(zhǔn)邏輯的電路圖。
圖5顯示了用于產(chǎn)生符號(hào)鎖定標(biāo)記的示例性邏輯電路。
圖6標(biāo)識(shí)了多媒體臺(tái)式個(gè)人計(jì)算機(jī)的各種元件，它們中的一些通過PCI Express虛擬信道(VC)彼此通信耦合。
圖7描繪了一個(gè)企業(yè)網(wǎng)絡(luò)的框圖。
詳細(xì)描述本發(fā)明的一個(gè)實(shí)施例針對(duì)串行點(diǎn)對(duì)點(diǎn)鏈路的接收器符號(hào)對(duì)準(zhǔn)。圖1示出了通過串行點(diǎn)對(duì)點(diǎn)鏈路彼此耦合的一對(duì)集成電路裝置。IC裝置104(裝置A)和108(裝置B)可以是包含處理器112和主存儲(chǔ)器114的計(jì)算機(jī)系統(tǒng)的一部分。在該例子中，串行點(diǎn)對(duì)點(diǎn)鏈路120被用來將裝置B的核心與裝置A的核心通信耦合。鏈路120具有兩條單向路徑122，以及用于與每個(gè)對(duì)應(yīng)裝置A和B的裝置核心接口的鏈路接口124。在該實(shí)施例中，裝置B被稱為計(jì)算機(jī)系統(tǒng)的根聯(lián)合體，并且向處理器112提供對(duì)例如裝置A中的圖形元件的I/O訪問。該根聯(lián)合體可以被分割成圖形和存儲(chǔ)器控制器中心(GMCH)以及I/O控制器中心(ICH)。該ICH將充當(dāng)GMCH和系統(tǒng)的其它I/O裝置之間的進(jìn)一步的接口，所述其它I/O裝置包括非易失性大容量存儲(chǔ)器、諸如觸控板或鼠標(biāo)等指示裝置以及網(wǎng)絡(luò)接口控制器(未示出)。點(diǎn)對(duì)點(diǎn)鏈路120可以被復(fù)制，以用來將裝置B通信耦合到處理器112和主存儲(chǔ)器114。其它以點(diǎn)對(duì)點(diǎn)鏈路為特征的平臺(tái)體系結(jié)構(gòu)也是可能的。
圖1的接口124可以被看作實(shí)現(xiàn)用于串行點(diǎn)對(duì)點(diǎn)鏈路的多層體系結(jié)構(gòu)(在上面的背景技術(shù)中描述)。圖2中示出了接口124的一些細(xì)節(jié)。接口124支持在傳輸介質(zhì)122和它的對(duì)應(yīng)裝置104、108的數(shù)據(jù)鏈路層之間的獨(dú)立的發(fā)送和接收路徑。在發(fā)送路徑中，具有數(shù)據(jù)分組形式的信息從數(shù)據(jù)鏈路層到達(dá)，并被劃分成由編碼塊208編碼的符號(hào)。由塊208進(jìn)行編碼的一個(gè)目的是嵌入一個(gè)時(shí)鐘信號(hào)，這樣就不需要將單獨(dú)的時(shí)鐘信號(hào)發(fā)送到傳輸介質(zhì)122中。該編碼可以是公知的8B-10B，其中將一個(gè)8比特量轉(zhuǎn)換成一個(gè)10比特量；其它編碼方案也是可能的。在一些情況下，例如當(dāng)在介質(zhì)122中發(fā)送單獨(dú)的選通或時(shí)鐘信號(hào)時(shí)，可能不需要這種編碼。
在塊208中的編碼之后，各數(shù)據(jù)單元(這里稱作符號(hào))由模擬前端(AFE)發(fā)送塊214的并行到串行塊212處理，用以產(chǎn)生比特流。注意，這里用到的“比特(bit)”可能表示多于兩種不同的狀態(tài)，例如二進(jìn)制比特、三進(jìn)制比特等。術(shù)語“比特”用在這里僅是為了方便，并非打算限制到二進(jìn)制比特。隨后，該比特流被驅(qū)動(dòng)進(jìn)入傳輸介質(zhì)122。如在上面的背景技術(shù)中解釋的那樣，該傳輸介質(zhì)可以是形成在印刷布線板中的一對(duì)金屬軌跡。其它形式的傳輸介質(zhì)122可以被替換地使用，比如光纖。
塊208-214的序列可以用于點(diǎn)對(duì)點(diǎn)鏈路120(圖1)的單獨(dú)通路。通常，在點(diǎn)對(duì)點(diǎn)鏈路120中可以有多于一個(gè)通路，這樣從數(shù)據(jù)鏈路層接收的分組可以在多條線路上被“剝?nèi)?striped)”以用于傳輸。
現(xiàn)在轉(zhuǎn)向圖2中示出的接口124的接收側(cè)，每條通路具有其相關(guān)的AFE接收塊224，其用來接收來自傳輸介質(zhì)122的信息流，例如通過對(duì)傳輸機(jī)制122中的信號(hào)進(jìn)行采樣。AFE接收塊224在傳輸介質(zhì)122的信令和IC裝置104的信令之間進(jìn)行轉(zhuǎn)換(例如，芯片上互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)邏輯信令)。如在下面將進(jìn)行解釋的那樣，該信息流表示M比特符號(hào)序列(其中M是大于1的整數(shù))，其已在該串行點(diǎn)對(duì)點(diǎn)鏈路120上由裝置B發(fā)送(見圖1)。
由AFE接收塊224提供的比特流被饋送到符號(hào)對(duì)準(zhǔn)邏輯228中，其用來對(duì)準(zhǔn)或鎖定到已被接受的符號(hào)上。換句話說，如將在下面解釋的那樣，符號(hào)對(duì)準(zhǔn)邏輯228會(huì)在所接受到的比特流內(nèi)劃定正確的符號(hào)邊界，以用來由裝置104中的物理層的后續(xù)部分使用。經(jīng)符號(hào)對(duì)準(zhǔn)的比特流然后可以被饋送給解碼塊232，其解除由編碼塊208執(zhí)行的編碼(例如10B-8B解碼，從而產(chǎn)生每個(gè)包含8個(gè)二進(jìn)制比特的信息符號(hào))。然后，被解碼的符號(hào)被饋送給彈性緩沖器EB 234。EB 234用來補(bǔ)償在裝置B內(nèi)發(fā)送所述符號(hào)的速率的容差和裝置A的本地時(shí)鐘信號(hào)(local_clk)之間的任何差異。該local_clk被用來從EB 234卸載符號(hào)，以及在一些情況下操作通路到通路糾偏(deskew)邏輯電路238(在鏈路120包含多于一條通路的情況下)。應(yīng)該注意的是，解碼塊232(如果被提供的話)可以位于更下游，即在EB 234的輸出端或者在糾偏邏輯238的輸出端。
為了幫助解釋符號(hào)對(duì)準(zhǔn)邏輯228怎樣執(zhí)行它的任務(wù)，圖3描繪了所接收到的由裝置B發(fā)送的信息流304的例子。信息流304可以包含一個(gè)比特序列308(例如，二進(jìn)制比特)。盡管裝置B可能已經(jīng)知道正被發(fā)送的流的每個(gè)M比特段是一個(gè)單獨(dú)的符號(hào)，但是它可能還沒有在傳輸中為每個(gè)符號(hào)劃界。該符號(hào)可以是一個(gè)“數(shù)據(jù)”符號(hào)，其代表已經(jīng)由數(shù)據(jù)鏈路層、事務(wù)層或者諸如裝置核心的某一其它更高層提供的有效載荷?；蛘?，一個(gè)符號(hào)可以是“非數(shù)據(jù)”符號(hào)，例如由物理層、數(shù)據(jù)鏈路層或者事務(wù)層的其中一個(gè)產(chǎn)生的專用符號(hào)，其用來獲得對(duì)于正在串行點(diǎn)對(duì)點(diǎn)鏈路上發(fā)送的信息的某種類型的控制。這種非數(shù)據(jù)符號(hào)的幾個(gè)例子將在下面作為PCI Express專用符號(hào)給出。
PCI Express定義了若干專用符號(hào)，其被添加到正被傳送的分組中。例如，專用符號(hào)可以被添加來標(biāo)記分組的開始和結(jié)束。這樣做是為了讓接收裝置知道一個(gè)分組從哪里開始以及從哪里結(jié)束。對(duì)于源自事務(wù)層和數(shù)據(jù)鏈路層的分組添加不同的專用符號(hào)。此外，存在稱為“SKP”(跳越)的專用符號(hào)，其將由物理層使用來補(bǔ)償在兩個(gè)通信端口的操作數(shù)據(jù)速率中的小的差異。還存在稱為“COM”(逗號(hào))的專用符號(hào)，其將被物理層使用來進(jìn)行通路和鏈路初始化。
仍舊參考圖3，用于對(duì)準(zhǔn)在所接收到的信息流304中的符號(hào)的方法包含將該流的各M比特段和預(yù)定義的非數(shù)據(jù)符號(hào)進(jìn)行比較。因此，在圖3中顯示了一系列M比特段312，314，316，…332，其中如圖所示，每個(gè)段在該流中相對(duì)于其緊鄰段偏移1比特。因此，例如，M比特段314與M比特段312偏移1比特，在本例中，M比特段314在時(shí)間上位于M比特段312之后1比特。
如果信息流304的一個(gè)M比特段和該預(yù)定義的非數(shù)據(jù)符號(hào)之間存在匹配，則符號(hào)對(duì)準(zhǔn)邏輯228(見圖2)聲明(assert)一個(gè)表示符號(hào)對(duì)準(zhǔn)的標(biāo)記。此后，IC裝置104(裝置A)將跟隨在該匹配段之后的每個(gè)連續(xù)的、不重疊的M比特段作為一個(gè)單獨(dú)的符號(hào)來對(duì)待(對(duì)于特定點(diǎn)對(duì)點(diǎn)鏈路的給定通路)。在該例子中，緊接在已經(jīng)匹配的M比特段314之后的是M比特段316，這樣M比特段316、324、332等被認(rèn)為是單獨(dú)的符號(hào)。隨后，這些符號(hào)中的每一個(gè)可以被解碼或者作為整體由后續(xù)邏輯(例如解碼塊232，見圖2)另外處理。
在圖3的例子中，假定每個(gè)M比特段包含4個(gè)比特，其可能被存儲(chǔ)在一組編號(hào)為0-3的四個(gè)存儲(chǔ)組中。當(dāng)然，采用4比特僅是一個(gè)例子，因?yàn)榭梢赃@里的技術(shù)可以應(yīng)用于具有大于1的任意數(shù)量比特的任何M比特段。如果符號(hào)對(duì)準(zhǔn)邏輯228能夠順序地捕獲這樣的4比特段(即按順序通過存儲(chǔ)組0-3工作，然后從存儲(chǔ)組0重復(fù))，則很明顯的是當(dāng)存在與特定4比特段的匹配時(shí)，后續(xù)的4比特段(現(xiàn)在被視為符號(hào))將在與第一匹配段相同的存儲(chǔ)組中可用。因此，在圖3中，對(duì)準(zhǔn)邏輯被稱為“鎖定”在存儲(chǔ)組2上，其包含M比特段316，并且該存儲(chǔ)組將隨后包含M比特段324、332等。因此，將被前送到下一個(gè)符號(hào)處理邏輯塊的每個(gè)符號(hào)來自于存儲(chǔ)組2。圖4中示出了用于處理10比特段(其中，每個(gè)符號(hào)被假定為10比特寬)的符號(hào)對(duì)準(zhǔn)邏輯的一個(gè)例子。
現(xiàn)在轉(zhuǎn)向圖4A和4B，其中顯示了對(duì)應(yīng)于本發(fā)明一個(gè)實(shí)施例的符號(hào)對(duì)準(zhǔn)邏輯228的一部分，其利用了由PCI Express提供的專用的、非數(shù)據(jù)符號(hào)。段形成部件404負(fù)責(zé)利用M(這里是10)個(gè)存儲(chǔ)組捕獲該流的多個(gè)M比特段。應(yīng)當(dāng)注意，對(duì)于從AFE接收的該流中的每個(gè)比特的鐘控是根據(jù)所接收的時(shí)鐘信號(hào)grxclk執(zhí)行的。該時(shí)鐘信號(hào)已經(jīng)基于由裝置B在傳輸介質(zhì)122(見圖2)中發(fā)送或嵌入的時(shí)鐘信號(hào)而導(dǎo)出。該grxclk的每個(gè)周期可能被用于將來自AFE的信息流中的下一個(gè)比特移位到下一個(gè)存儲(chǔ)組。
所捕獲的各10比特段或模式(pattern)被與一個(gè)相對(duì)獨(dú)特的字符作比較，例如在PCI Express下定義的COM(逗號(hào))。由于在PCI Express下給定字符或者符號(hào)可能具有兩個(gè)不同形式，一個(gè)具有正不均衡性(disparity)，另一個(gè)具有負(fù)不均衡性(鑒于傳輸介質(zhì)122上的差分信令)，因此兩個(gè)比較器組408、412被提供來作該比較。盡管在本例中COM被用作專用的、非數(shù)據(jù)符號(hào)，另一個(gè)被設(shè)計(jì)成不太可能匹配該流中的任何一組M個(gè)連續(xù)比特的非數(shù)據(jù)符號(hào)(除非發(fā)送裝置知道它正在發(fā)送該非數(shù)據(jù)符號(hào))可以替換地在這里被用于符號(hào)對(duì)準(zhǔn)的目的。
響應(yīng)于與COM的比較，比較器408、412中的每一個(gè)提供M個(gè)組命中(bank hit)信號(hào)(在本例中，每個(gè)比較器提供十個(gè)組命中信號(hào))。應(yīng)當(dāng)注意，對(duì)于每個(gè)組，正、負(fù)不均衡性比較的結(jié)果是ORed，這樣比較器邏輯能夠?qū)λ邮盏降男畔⒘髦械恼痪庑曰蜇?fù)不均衡性起作用。這導(dǎo)致被饋送到優(yōu)先級(jí)編碼器416的輸入端的M個(gè)組命中信號(hào)。該優(yōu)先級(jí)編碼器416被設(shè)計(jì)成給予兩個(gè)或多個(gè)命中當(dāng)中的較早的一個(gè)優(yōu)先級(jí)，這樣，單個(gè)組被選擇作為要鎖定的那一個(gè)。編碼器416的輸出端被耦合到多路復(fù)用器420的輸出端，其現(xiàn)在是一個(gè)M比特符號(hào)。隨后，符號(hào)Rxdata[9:0]根據(jù)所接收的時(shí)鐘grxclk而被前送到下一個(gè)符號(hào)處理塊(這里的解碼塊232，見圖2)，如圖所示。
現(xiàn)在轉(zhuǎn)向圖5，該圖顯示了用于通過符號(hào)對(duì)準(zhǔn)邏輯產(chǎn)生一個(gè)對(duì)準(zhǔn)或鎖定標(biāo)記的示例性邏輯電路。在本例中，一個(gè)中間鎖定標(biāo)記信號(hào)kalignlck響應(yīng)于一個(gè)組命中信號(hào)而被產(chǎn)生(即其中一個(gè)數(shù)據(jù)組現(xiàn)在包含該匹配的非數(shù)據(jù)符號(hào))。因此，圖5中的鎖存標(biāo)記產(chǎn)生電路通過寄存器級(jí)傳播該bank_hit(組命中)信號(hào)，并且在該處理中將該信號(hào)轉(zhuǎn)換到IC裝置104(見圖2)的本地時(shí)鐘域中。在本例中的本地時(shí)鐘由lgclk表示，并且在后一時(shí)鐘域中的最終的鎖定信號(hào)由gp_gi_kalignlck給出。
應(yīng)當(dāng)注意，當(dāng)且僅當(dāng)后續(xù)符號(hào)處理級(jí)通過聲明復(fù)位時(shí)鐘來請(qǐng)求重新進(jìn)行對(duì)準(zhǔn)處理時(shí)，圖5中的邏輯允許該標(biāo)記被去聲明(deassert)。這個(gè)復(fù)位時(shí)鐘信號(hào)可以是異步的，并且在kalignlck標(biāo)記被復(fù)位前(見圖4A中的示例性邏輯420)被交叉鐘控(clock cross)到接收時(shí)鐘域(grxclk)。
在上述的實(shí)施例中，符號(hào)對(duì)準(zhǔn)邏輯一看到鎖定(例如，在存儲(chǔ)組中匹配預(yù)定義非數(shù)據(jù)符號(hào)的10比特段)就立即聲明該鎖定標(biāo)記。返回圖2，接口124(見圖1)的鏈路訓(xùn)練狀態(tài)機(jī)(LTSM)604響應(yīng)于被聲明的該鎖定標(biāo)記開始分析現(xiàn)在正由該對(duì)準(zhǔn)邏輯提供的符號(hào)，并且尋找預(yù)定義的符號(hào)訓(xùn)練序列。如果在該鎖定標(biāo)記被聲明后的一個(gè)預(yù)定時(shí)間段內(nèi)，一個(gè)特定的預(yù)定義訓(xùn)練序列被LTSM 604發(fā)現(xiàn)，則該鎖定標(biāo)記被保持。否則，該LTSM用信號(hào)通知該符號(hào)對(duì)準(zhǔn)邏輯通過聲明復(fù)位時(shí)鐘(見圖5)來重新進(jìn)行對(duì)準(zhǔn)處理。應(yīng)當(dāng)注意，存在幾種可能需要重新進(jìn)行對(duì)準(zhǔn)處理的不同情況。除了在接收時(shí)鐘處的同步丟失之外，所述這些情況還包括在給定時(shí)間周期內(nèi)沒有接收到預(yù)定義的訓(xùn)練序列(例如，PCI Express TS1/TS2有序集(Ordered Set)，其中導(dǎo)致鎖定標(biāo)記被聲明的COM符號(hào)是該有序集的第一個(gè)符號(hào))、在串行點(diǎn)對(duì)點(diǎn)鏈路的訓(xùn)練期間的另一個(gè)失敗以及功率管理命令。
用于符號(hào)對(duì)準(zhǔn)的上述方法和設(shè)備的一個(gè)優(yōu)點(diǎn)在于，它是一個(gè)相對(duì)比較魯棒的技術(shù)，其為串行點(diǎn)對(duì)點(diǎn)鏈路提供了符號(hào)對(duì)準(zhǔn)的重要功能。在符號(hào)對(duì)準(zhǔn)處理中的失敗意味著不正確的信息將被前送到下一個(gè)符號(hào)處理級(jí)，這樣該鏈路不能變得可操作，除非發(fā)生正確的符號(hào)對(duì)準(zhǔn)。應(yīng)當(dāng)注意，符號(hào)對(duì)準(zhǔn)處理不僅可以在加電后開始操作鏈路之前的初始訓(xùn)練期間執(zhí)行，而且可以在由IC裝置接收也許每個(gè)分組期間執(zhí)行(其中，假設(shè)每個(gè)分組將時(shí)常包括一個(gè)或多個(gè)專用非數(shù)據(jù)符號(hào)的事例，從而允許每當(dāng)有必要再次確認(rèn)符號(hào)對(duì)準(zhǔn)時(shí)在給定通路的正常操作期間重復(fù)符號(hào)對(duì)準(zhǔn))。上述邏輯電路的設(shè)計(jì)特別適合于允許高效地處理針對(duì)重新對(duì)準(zhǔn)的該操作中的(on the fly)請(qǐng)求。
其它系統(tǒng)實(shí)施例上述鏈路接口電路和方法還可以在IC裝置中實(shí)現(xiàn)，所述IC裝置被設(shè)計(jì)用來通過串行點(diǎn)對(duì)點(diǎn)互連技術(shù)進(jìn)行通信，該技術(shù)提供了對(duì)于多媒體的等時(shí)(isochronous)支持。等時(shí)支持是特定類型的QoS(服務(wù)質(zhì)量)保證，其中利用確定性的、與時(shí)間有關(guān)的方法來傳送數(shù)據(jù)。基于平臺(tái)的等時(shí)支持依賴于已記入文獻(xiàn)的系統(tǒng)設(shè)計(jì)方法，其使得需要對(duì)系統(tǒng)資源的恒定或?qū)Ｓ眉?jí)別的訪問的應(yīng)用以給定時(shí)間間隔獲得所需要的帶寬。
一個(gè)例子是在臺(tái)式機(jī)上觀看來自于公司CEO的員工廣播，同時(shí)趕一個(gè)報(bào)告，如圖6所示。數(shù)據(jù)從內(nèi)聯(lián)網(wǎng)被路由到臺(tái)式機(jī)的主存儲(chǔ)器中，其中該應(yīng)用利用該數(shù)據(jù)產(chǎn)生一個(gè)音頻流和一個(gè)視頻流，該音頻流通過插卡(add-in card)被發(fā)送到用戶的耳機(jī)中，該視頻流通過圖形控制器被發(fā)送到顯示器。如果在該臺(tái)式個(gè)人計(jì)算機(jī)(PC)中發(fā)生同時(shí)操作，例如盤讀取、從因特網(wǎng)上下來的數(shù)據(jù)、字處理、電子郵件等，那么就不能保證音頻和視頻流會(huì)確實(shí)地?zé)o毛刺。數(shù)據(jù)僅以“最努力(besteffort)”的方法被傳送。當(dāng)各應(yīng)用程序競(jìng)爭(zhēng)相同的資源時(shí)，用戶可能感受到跳越或停滯。PCI Express中的等時(shí)性(isochrony)解決了這個(gè)問題，這是通過建立一種機(jī)制來保證時(shí)間敏感的應(yīng)用程序能夠確保得到足夠的系統(tǒng)資源來實(shí)現(xiàn)的。例如，在圖6中，視頻時(shí)間敏感數(shù)據(jù)會(huì)被保證足夠的帶寬，從而以諸如電子郵件等不重要數(shù)據(jù)為代價(jià)來防止跳越。
上述鏈路接口電路和方法還可以在IC裝置中實(shí)現(xiàn)，所述IC裝置被設(shè)計(jì)成通過使用在通信設(shè)備中的串行點(diǎn)對(duì)點(diǎn)鏈路技術(shù)進(jìn)行從嵌入式應(yīng)用程序到基于機(jī)架(chassis-based)的交換系統(tǒng)的通信。在高級(jí)交換中，提供通過交換結(jié)構(gòu)對(duì)等地發(fā)送分組的機(jī)制。這些市場(chǎng)還得益于可用于PCI Express的服務(wù)器級(jí)的基于硬件的誤差檢測(cè)。在通信設(shè)備內(nèi)可能存在兩種主要類型的使用，即控制平面處理和數(shù)據(jù)平面處理?？刂破矫嬷傅氖窍到y(tǒng)的控制和配置。串行鏈路可以被用作接口，以便配置和控制在大量系統(tǒng)中的處理器和卡。基于機(jī)架構(gòu)建的交換機(jī)通常具有各種卡，所述卡能夠被插入并被使用?；跈C(jī)架的交換機(jī)可以提供現(xiàn)場(chǎng)可升級(jí)性。大多數(shù)交換系統(tǒng)提供了這樣一種能力即最初僅填充一半機(jī)架，隨著用戶需求或數(shù)量的增加而添加具有附加端口和更快速度的連接的卡。串行鏈路技術(shù)能夠被用作控制平面互連，以便配置并監(jiān)視安裝在系統(tǒng)內(nèi)的不同類型的卡。例如，PCI Express內(nèi)的枚舉和已建立的配置協(xié)議使其自身可用于低引腳數(shù)的高帶寬接口以用來配置卡和服務(wù)。
數(shù)據(jù)平面指的是數(shù)據(jù)流過的實(shí)際路徑。在數(shù)據(jù)平面中，高級(jí)交換擴(kuò)展能夠定義機(jī)制來通過交換結(jié)構(gòu)、在對(duì)等鏈路上封裝并發(fā)送PCIExpress數(shù)據(jù)分組。
PCI Express核心體系結(jié)構(gòu)可以提供一個(gè)堅(jiān)實(shí)的基礎(chǔ)來滿足新的互連需求。高級(jí)交換(AS)體系結(jié)構(gòu)覆蓋在該核心上，并且通過利用在事務(wù)層處插入到PCI Express數(shù)據(jù)分組前面的特定AS報(bào)頭來建立高效的、可縮放并且可擴(kuò)展的交換結(jié)構(gòu)。AS交換機(jī)僅檢查所述報(bào)頭的內(nèi)容，該報(bào)頭提供了路由信息(向哪里發(fā)送分組)、通信量等級(jí)ID(服務(wù)質(zhì)量信息)、擁塞避免(用來防止通信量堵塞)、分組大小以及協(xié)議封裝。通過分離路由信息，交換機(jī)設(shè)計(jì)更簡(jiǎn)單并且更為成本有效。此外，向分組添加外部報(bào)頭使得所述交換結(jié)構(gòu)能夠封裝任意數(shù)量的現(xiàn)有協(xié)議。
上述鏈路接口電路和方法還可以在IC裝置中實(shí)現(xiàn)，所述IC裝置被設(shè)計(jì)成通過用于網(wǎng)絡(luò)連接的串行點(diǎn)對(duì)點(diǎn)互連技術(shù)進(jìn)行通信(例如代替千兆比特以太網(wǎng))。該網(wǎng)絡(luò)連接可以用于公司移動(dòng)和臺(tái)式計(jì)算機(jī)共享文件、發(fā)送電子郵件以及瀏覽因特網(wǎng)?？梢灶A(yù)期服務(wù)器以及通信設(shè)備實(shí)現(xiàn)這種網(wǎng)絡(luò)連接。圖7中顯示了企業(yè)網(wǎng)絡(luò)內(nèi)的這種網(wǎng)絡(luò)連接的一個(gè)實(shí)例。
雖然上面的實(shí)例可以在組合和時(shí)序邏輯電路的情境中描述本發(fā)明的實(shí)施例，但是本發(fā)明的其它實(shí)施例也可以通過軟件來實(shí)現(xiàn)。例如，一些實(shí)施例可以被提供為計(jì)算機(jī)程序產(chǎn)品或者軟件，其可以包括機(jī)器或計(jì)算機(jī)可讀介質(zhì)，所述機(jī)器或計(jì)算機(jī)可讀介質(zhì)在其上存儲(chǔ)有指令，所述指令可以被用來對(duì)計(jì)算機(jī)(或其它電子裝置)進(jìn)行編程來執(zhí)行根據(jù)本發(fā)明一個(gè)實(shí)施例的處理。在其它實(shí)施例中，操作可以由包含微代碼、硬布線邏輯的特定硬件組件執(zhí)行，或者由經(jīng)編程的計(jì)算機(jī)組件和常規(guī)硬件組件的任意組合來執(zhí)行。
此外，一個(gè)設(shè)計(jì)可能經(jīng)歷各種階段，從創(chuàng)建到仿真到制造。代表一個(gè)設(shè)計(jì)的數(shù)據(jù)可以代表多種方式的設(shè)計(jì)。首先，如在仿真中有用的那樣，可以利用硬件描述語言或者其它功能描述語言來表示硬件。此外，可以在設(shè)計(jì)過程的某些階段產(chǎn)生具有邏輯和/或晶體管門的電路級(jí)模型。此外，大多數(shù)設(shè)計(jì)在某一階段達(dá)到了表示硬件模型中的各種裝置的物理放置的數(shù)據(jù)級(jí)別。在使用傳統(tǒng)半導(dǎo)體制造技術(shù)的情況下，表示硬件模型的數(shù)據(jù)可以是對(duì)于被用來生產(chǎn)集成電路的掩模指定在不同掩模層上的各種特征的存在或不存在的數(shù)據(jù)。在設(shè)計(jì)的任何表示中，數(shù)據(jù)可以以任何機(jī)器可讀介質(zhì)的形式被存儲(chǔ)。被調(diào)制或以其它方式產(chǎn)生的用來發(fā)送這種信息的光波或電波、存儲(chǔ)器或者諸如盤的磁或光存儲(chǔ)裝置可以是機(jī)器可讀介質(zhì)。任何這些介質(zhì)可以“攜帶”或“表示”所述設(shè)計(jì)或軟件信息。當(dāng)表示或攜帶所述代碼或設(shè)計(jì)的電載波被發(fā)送時(shí)(到執(zhí)行對(duì)電信號(hào)的拷貝、緩沖或者重傳的程度)，一個(gè)新的拷貝就被制成。因此，通信提供商或者網(wǎng)絡(luò)提供商可以制作產(chǎn)品(載波)的多個(gè)拷貝，所述產(chǎn)品以本發(fā)明的一個(gè)實(shí)施例為特征。
總之，描述了一種用于串行點(diǎn)對(duì)點(diǎn)鏈路的接收器符號(hào)對(duì)準(zhǔn)的方法和設(shè)備的各種實(shí)施例。在前面的說明書中，參考本發(fā)明的特定典型實(shí)施例描述了本發(fā)明。然而，很明顯的是在不背離所附權(quán)利要求書中闡述的本發(fā)明的更寬的精神和范圍的情況下，還能夠進(jìn)行各種修改或改變。例如，盡管描述了一個(gè)利用串行點(diǎn)對(duì)點(diǎn)鏈路作為(例如臺(tái)式機(jī)、服務(wù)器或者筆記本計(jì)算機(jī)中的)印刷布線板的兩個(gè)裝置之間的芯片到芯片連接的系統(tǒng)實(shí)施例，但是，符號(hào)對(duì)準(zhǔn)技術(shù)還可以與作為外部總線的一部分的串行點(diǎn)對(duì)點(diǎn)鏈路一同使用，所述外部總線用于連接計(jì)算機(jī)與諸如鍵盤、監(jiān)視器、外部大容量存儲(chǔ)裝置或者攝影機(jī)等外設(shè)。該點(diǎn)對(duì)點(diǎn)鏈路不僅可以被使用在計(jì)算機(jī)系統(tǒng)中，而且還可以使用在專用通信產(chǎn)品中，例如移動(dòng)電話單元、電信交換機(jī)以及數(shù)據(jù)網(wǎng)絡(luò)路由器。相應(yīng)地，說明書和附圖應(yīng)被認(rèn)為是說明性的而不是限制性的。
權(quán)利要求
1.一種方法，包括a)在第一集成電路(IC)裝置中接收比特流，該流代表由第二IC裝置在耦合該第一和第二裝置的串行點(diǎn)對(duì)點(diǎn)鏈路上發(fā)送的符號(hào)序列，其中每個(gè)符號(hào)具有M＞1比特的長(zhǎng)度；b)將該流的第一M比特段和一個(gè)非數(shù)據(jù)符號(hào)作比較；c)將該流的第二M比特段和該非數(shù)據(jù)符號(hào)作比較，第二段相對(duì)于第一段在該流中偏移1比特；d)如果在第二段和該非數(shù)據(jù)符號(hào)之間存在匹配，則聲明一個(gè)表示符號(hào)對(duì)準(zhǔn)的標(biāo)記，并且在第一裝置中將緊跟在第二段的多個(gè)連續(xù)的非重疊M比特段中的每一個(gè)當(dāng)作單獨(dú)的符號(hào)對(duì)待；以及e)確定跟隨在第二段之后的所述多個(gè)M比特段是否是具有該非數(shù)據(jù)符號(hào)的事例的預(yù)定義的訓(xùn)練序列，如果不是的話則去聲明該標(biāo)記以表示沒有符號(hào)對(duì)準(zhǔn)，并且如果是的話則保持該標(biāo)記。
2.根據(jù)權(quán)利要求1的方法，其中，所述非數(shù)據(jù)符號(hào)被設(shè)計(jì)成不太可能匹配該流中的任何一組M個(gè)連續(xù)比特，除非第二裝置知道它正在發(fā)送該非數(shù)據(jù)符號(hào)。
3.根據(jù)權(quán)利要求1的方法，其中所述非數(shù)據(jù)符號(hào)是PCI ExpressCOM。
4.根據(jù)權(quán)利要求1的方法，還包括，在d)之后將在第一裝置中跟隨在第一段之后接收到的一組符號(hào)與一組訓(xùn)練符號(hào)作比較，并且如果在這兩組之間失配的話則去聲明所述標(biāo)記。
5.一種集成電路(IC)裝置，包括模擬前端(AFE)，用來發(fā)送和接收表示M比特符號(hào)的序列的信息流，該AFE是該IC裝置和另一個(gè)IC裝置之間的串行點(diǎn)對(duì)點(diǎn)鏈路的一部分；以及對(duì)準(zhǔn)邏輯，其包括a)段形成電路，用來從該AFE接收由所述另一個(gè)IC裝置發(fā)送的信息流，該段形成電路具有M個(gè)存儲(chǔ)組，用來分別捕獲該流的多個(gè)M比特段，所述多個(gè)M比特段中的每一個(gè)在該流中相對(duì)它的相鄰段偏移1比特；b)比較器電路，其具有耦合到所述M個(gè)存儲(chǔ)組的輸入端，該比較器部件將所捕獲的多個(gè)M比特段中的每一個(gè)與所存儲(chǔ)的非數(shù)據(jù)符號(hào)值作比較，并且作為響應(yīng)提供M個(gè)組命中信號(hào)；c)優(yōu)先級(jí)編碼器電路，其具有被耦合來接收所述M個(gè)組命中信號(hào)的輸入端；d)多路復(fù)用器電路，其具有耦合到所述M個(gè)存儲(chǔ)組的輸入端以及耦合到該編碼器電路的輸出端的控制輸入端。
6.根據(jù)權(quán)利要求5的集成電路，其中所述對(duì)準(zhǔn)邏輯還包含耦合到該比較器電路的輸出端的控制邏輯，用來響應(yīng)于被聲明的所述M個(gè)組命中信號(hào)中的任何一個(gè)而聲明一個(gè)鎖定信號(hào)，當(dāng)該鎖定信號(hào)被聲明時(shí)，該鎖定信號(hào)使得該多路復(fù)用器能夠從由該編碼器電路的輸出表示的M個(gè)存儲(chǔ)組的其中一個(gè)選擇M比特段。
7.根據(jù)權(quán)利要求6的集成電路，還包括鏈路訓(xùn)練狀態(tài)機(jī)(LTSM)，其具有耦合到該多路復(fù)用器的輸出端的輸入端，響應(yīng)于該鎖定信號(hào)被聲明，該LTSM對(duì)于一個(gè)預(yù)先定義的符號(hào)訓(xùn)練序列檢查該多路復(fù)用器電路的輸出，并且如果該預(yù)先定義的訓(xùn)練序列沒有在跟隨鎖定信號(hào)聲明的預(yù)定義數(shù)量的時(shí)鐘周期內(nèi)被檢測(cè)到，則向該控制邏輯發(fā)信號(hào)以便去聲明該鎖定信號(hào)。
8.根據(jù)權(quán)利要求5的集成電路，其中，該模擬前端(AFE)將根據(jù)接收時(shí)鐘來接收表示M比特符號(hào)序列的信息流，并且該對(duì)準(zhǔn)邏輯由該接收時(shí)鐘來鐘控。
9.根據(jù)權(quán)利要求5的集成電路，其中，所述非數(shù)據(jù)符號(hào)值是在PCIExpress下對(duì)COMma符號(hào)給定的值。
10.一種系統(tǒng)，包括處理器；主存儲(chǔ)器；以及集成電路(IC)裝置，其與該處理器和該主存儲(chǔ)器通信耦合并且為該處理器提供I/O訪問，該IC裝置具有支持串行點(diǎn)對(duì)點(diǎn)鏈路的鏈路接口電路，該電路具有模擬前端(AFE)，其用來在根聯(lián)合體和另一個(gè)裝置之間發(fā)送和接收表示M比特符號(hào)序列的信息流，其中M是大于1的正整數(shù)；以及對(duì)準(zhǔn)邏輯，其包括a)段形成電路，用來從該AFE接收由所述另一個(gè)裝置發(fā)送的信息流，該段形成電路具有M個(gè)存儲(chǔ)組，用來分別捕獲該流的多個(gè)M比特段，所述多個(gè)M比特段中的每一個(gè)在該流中相對(duì)相鄰段偏移1比特；b)比較器電路，其具有耦合到所述M個(gè)存儲(chǔ)組的輸入端，該比較器部件將所捕獲的多個(gè)M比特段中的每一個(gè)與所存儲(chǔ)的非數(shù)據(jù)符號(hào)值作比較，并且作為響應(yīng)在其輸出端提供M個(gè)組命中信號(hào)；以及c)多路復(fù)用器電路，其具有耦合到所述M個(gè)存儲(chǔ)組的輸入端以及耦合到該比較器電路的輸出端的控制輸入端。
11.根據(jù)權(quán)利要求10的系統(tǒng)，其中該對(duì)準(zhǔn)邏輯還包括耦合到該比較器部件的輸出端的控制邏輯，用來響應(yīng)于所述M個(gè)組命中信號(hào)中的任何一個(gè)被聲明而聲明一個(gè)鎖定信號(hào)，當(dāng)該鎖定信號(hào)被聲明時(shí)，該鎖定信號(hào)使得該多路復(fù)用器能夠從所述M個(gè)存儲(chǔ)組的其中一個(gè)選擇M比特段。
12.根據(jù)權(quán)利要求10的系統(tǒng)，還包括鏈路訓(xùn)練狀態(tài)機(jī)(LTSM)，其具有耦合到該多路復(fù)用器的輸出端的輸入端，響應(yīng)于該鎖定信號(hào)被聲明，該LTSM對(duì)于一個(gè)符號(hào)訓(xùn)練序列檢查該多路復(fù)用器的輸出，并且如果該訓(xùn)練序列沒有在跟隨鎖定信號(hào)聲明的預(yù)定義數(shù)量的時(shí)鐘周期內(nèi)被檢測(cè)到，則向該控制邏輯發(fā)信號(hào)以便去聲明該鎖定信號(hào)。
13.根據(jù)權(quán)利要求10的系統(tǒng)，其中，該模擬前端(AFE)將根據(jù)接收時(shí)鐘來接收表示M比特符號(hào)序列的信息流，并且該對(duì)準(zhǔn)邏輯由該接收時(shí)鐘來鐘控。
14.根據(jù)權(quán)利要求10的系統(tǒng)，還包括圖形元件，并且其中該IC裝置是圖形和存儲(chǔ)器控制器中心(GMCH)，該圖形和存儲(chǔ)器控制器中心(GMCH)將該處理器與該主存儲(chǔ)器和該圖形元件通信耦合。
15.根據(jù)權(quán)利要求13的系統(tǒng)，其中該接收時(shí)鐘由該AFE從一個(gè)發(fā)送時(shí)鐘導(dǎo)出，該發(fā)送時(shí)鐘由所述另一個(gè)裝置嵌入在傳輸中。
16.根據(jù)權(quán)利要求10的系統(tǒng)，其中該IC裝置是I/O控制器中心(ICH)，該I/O控制器中心(ICH)將該處理器與各外設(shè)通信耦合。
全文摘要
一個(gè)比特流在第一集成電路(IC)裝置中被接收，其中，該流表示由第二裝置在耦合這兩個(gè)裝置的串行點(diǎn)對(duì)點(diǎn)鏈路上發(fā)送的符號(hào)序列。該流的第一和第二M比特段被與一個(gè)非數(shù)據(jù)符號(hào)相比較。第二M比特段在該流中相對(duì)于第一M比特段偏移1比特。如果在第一段和非數(shù)據(jù)符號(hào)之間存在匹配，則聲明一個(gè)表示符號(hào)對(duì)準(zhǔn)的標(biāo)記。于是，跟隨在第一段之后的多個(gè)連續(xù)的非重疊M比特段被視為單獨(dú)的符號(hào)。其它實(shí)施例也被描述并被要求保護(hù)。
文檔編號(hào)H04L7/04GK1902614SQ200480039646
公開日2007年1月24日 申請(qǐng)日期2004年12月23日 優(yōu)先權(quán)日2003年12月31日
發(fā)明者L·雷諾, D·M·普菲爾, S·科塔姆雷迪, S·G·米特班德 申請(qǐng)人:英特爾公司