專利名稱：一種直流平衡電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種線纜傳輸中的用于直流平衡(DC Balance)的微電子電路的改進(jìn)。
背景技術(shù)：
在背板串行化、總線擴(kuò)展中，在動畫、影像捕獲中，以及在點對點通訊的高速數(shù)據(jù)鏈接中，需要通過一根線或一對線來進(jìn)行高速數(shù)據(jù)鏈接；利用發(fā)送和接收芯片把并行的數(shù)據(jù)(幀)裝入發(fā)送芯片，通過同軸電纜或光纖，傳遞到接收芯片并重建為原始的并行信號，就能實現(xiàn)高速并行的傳輸，就像一根虛擬的扁帶線纜。然而，在光纜和光纖傳輸中需要維持直流平衡(DCbalance)，也即在編碼過程中保證信道中直流偏移為0，使能量譜均勻分布，避免在某一頻段出現(xiàn)能量峰值，減少介質(zhì)傳輸?shù)碾姶泡椛洹?br> 中國專利號02154946的專利文獻(xiàn)中公開了一種直流平衡碼編碼器，其特征是外接緩沖器，經(jīng)過兩級編碼和碼型調(diào)整向外發(fā)送。但其最大的缺點是不可在微電子電路結(jié)構(gòu)中實現(xiàn)。
現(xiàn)有的美國Agilent公司的HDMP1022/1024芯片相關(guān)的文獻(xiàn)描述中，其實現(xiàn)直流平衡的方法是編碼是通過D域編碼，再疊加復(fù)用C域編碼(frame mux)完成幀(一個幀就是16B/20B)編碼，是通過計算每個字的1和0的個數(shù)來確定符號，并累計過去每個幀(即歷史幀)的符號來決定當(dāng)前幀是否翻轉(zhuǎn)以達(dá)到直流平衡的目的，也就是說它是用一種條件翻轉(zhuǎn)主變遷的幀結(jié)構(gòu)(Conditional invert master transition)的方式，從而達(dá)到直流平衡的目的的。其中的幀符號判決電路用幀的每一位和固定電位Vbb比較來判斷當(dāng)前幀的符號，相對于使用差分信號傳輸而言速度要慢得多；同時，積數(shù)翻轉(zhuǎn)電路是通過具有步長為0，1，2三種的UP和DOWN的計數(shù)器和查找表來累計歷史幀的符號來實現(xiàn)。也正是因為查找表的使用，使得整個電路的處理速度較慢，并且電路要復(fù)雜，開銷也更多。
因此，現(xiàn)有技術(shù)還存在缺陷，而有待于進(jìn)一步改進(jìn)和發(fā)展。
發(fā)明目的本發(fā)明的目的是提供一種直流平衡電路，所提出的電路更新，能簡潔靈活地控制直流平衡編碼，針對現(xiàn)有技術(shù)的上述缺陷，提供的電路簡單，處理速度快。
本發(fā)明的技術(shù)方案如下一種直流平衡電路，其中，其包括幀符號判決電路、幀復(fù)用電路和積數(shù)翻轉(zhuǎn)電路，以及數(shù)據(jù)鎖存電路、同或門、異或門、二選一復(fù)用電路、和單變雙電路組及鏈接電路；所述數(shù)據(jù)鎖存電路用時鐘把并行數(shù)據(jù)采集下來，并傳遞給所述幀復(fù)用電路和所述幀符號判決電路；所述幀復(fù)用電路把并行數(shù)據(jù)信號復(fù)用成奇數(shù)路信號和偶數(shù)路信號，并輸出到所述積數(shù)翻轉(zhuǎn)電路；所述積數(shù)翻轉(zhuǎn)電路通過UP/DOWN計數(shù)器產(chǎn)生輸出積數(shù)翻轉(zhuǎn)信號；所述幀符號判決電路輸出幀符號判決信號；所述幀符號判決信號和積數(shù)翻轉(zhuǎn)信號輸入到所述同或門，產(chǎn)生最終翻轉(zhuǎn)信號；所述最終翻轉(zhuǎn)信號既與所述二選一復(fù)用電路的輸出一起接入所述異或門生成最終的串行信號，同時通過所述單變雙電路組產(chǎn)生正端和負(fù)端差分對，所述差分對和并行的輸入幀信號反饋接入所述幀符號判決電路進(jìn)行統(tǒng)計處理后將1多還是0多的信息輸出到所述積數(shù)翻轉(zhuǎn)電路進(jìn)行再次判決；所述積數(shù)翻轉(zhuǎn)電路的輸出和所述幀符號判決電路的輸出經(jīng)過所述同或門產(chǎn)生后次翻轉(zhuǎn)信號，決定當(dāng)前幀的翻轉(zhuǎn)狀況，所述幀復(fù)用電路的輸出通過二選一復(fù)用電路變成串行信號，該串行信號和翻轉(zhuǎn)信號經(jīng)過異或門及鏈接電路最終產(chǎn)生串行輸出。
所述的電路，其中，所述UP/DOWN計數(shù)器的步長為1。
所述的電路，其中，所述積數(shù)翻轉(zhuǎn)電路的判決就是比較相鄰兩個數(shù)位的1和0，相鄰兩個位中11和00是不平衡的，10和01是平衡的。
所述的電路，其中，所述幀符號判決電路通過所述單變雙電路組把輸入的幀的每一位變成差分幀，其差分幀的正端和負(fù)端都接入一對晶體管的基極，形成一對電流開關(guān)；該對電流開關(guān)的集電極分別輸出到一個第一和第二上拉電阻；該對電流開關(guān)的發(fā)射極連接在一起通過電流源連接到地；所述各數(shù)位對電流開關(guān)的正端的集電極連接在一起和所述第一上拉電阻連接，負(fù)端的集電極連接在一起和所述第二上拉電阻連接，產(chǎn)生一對差分電壓，連接到一比較器的輸入。
所述的電路，其中，所述積數(shù)翻轉(zhuǎn)電路所使用的UP/DOWN計數(shù)器是k位同步UP/DOWN二進(jìn)制計數(shù)器，其包括k-1個T觸發(fā)器，第一觸發(fā)器的輸入端接高電平，第一觸發(fā)器的輸出端和UP信號經(jīng)過與門得到UP1輸出，DOWN信號經(jīng)過反相器后，和第一觸發(fā)器的另一個輸出端接到另一個與門的輸入端后得到DOWN1輸出；UP1和DOWN1輸出接入或門的輸入端，該或門的輸出接入下一觸發(fā)器的輸入端；其中k為用于計數(shù)的自然數(shù)。
所述的電路，其中，所述幀符號判決電路判斷出當(dāng)前幀的1多還是0多，所述積數(shù)翻轉(zhuǎn)電路判斷出歷史幀的1多還是0多；同時根據(jù)當(dāng)前幀和歷史幀的1多和0多最終決定當(dāng)前幀的翻轉(zhuǎn)還是不翻轉(zhuǎn)，當(dāng)前翻轉(zhuǎn)信號是歷史幀1多信號和當(dāng)前幀1多信號的同或運算。
本發(fā)明所提供的一種直流平衡電路，通過幀符號判決電路使用差分信號接入比較器，而由于差分信號的電壓變化小，所以更適合傳遞高速信號；同時積數(shù)翻轉(zhuǎn)電路只使用步長為1的UP和DOWN計數(shù)器，不需要額外的查找表，比同類芯片的電路原理更簡潔，實現(xiàn)更可靠，處理速度快。


圖1是本發(fā)明的幀符號判決電路的電路結(jié)構(gòu)原理圖；圖2是本發(fā)明的一種直流平衡電路中k位同步UP/DOWN計數(shù)器的原理圖；圖3是本發(fā)明的一種直流平衡電路中k位同步UP/DOWN計數(shù)器的翻轉(zhuǎn)機制圖；圖4是本發(fā)明的一種直流平衡電路提出的直流平衡(DC Balance)的電路框圖。
具體實施例方式
下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。
本發(fā)明的一種直流平衡電路，其總組成結(jié)構(gòu)原理如圖4所示，包括有幀符號判決電路001、幀復(fù)用電路002和積數(shù)翻轉(zhuǎn)電路003，以及數(shù)據(jù)鎖存電路007，同或門004，異或門006，二選一復(fù)用電路005，以及單變雙電路組008和鏈接電路009。所述數(shù)據(jù)鎖存電路007用時鐘把并行數(shù)據(jù)采集下來，結(jié)果傳遞給所述幀復(fù)用電路002和所述幀符號判決電路001。所述幀復(fù)用電路002把并行信號復(fù)用成奇數(shù)路信號和偶數(shù)路信號，這兩路信號輸出到積數(shù)翻轉(zhuǎn)電路003；所述積數(shù)翻轉(zhuǎn)電路003通過UP/DOWN計數(shù)器產(chǎn)生輸出Acc；所述幀符號判決電路001的輸出為Sign；Sign和Acc輸入到所述同或門004，產(chǎn)生出翻轉(zhuǎn)信號Inv，翻轉(zhuǎn)信號Inv一方面與二選一復(fù)用電路005的輸出一起接入異或門006生成最終的串行信號，另一方面通過單變雙電路008產(chǎn)生Ip和In的差分對，這個差分對和并行的輸入幀信號反饋接入所述幀符號判決電路001進(jìn)行統(tǒng)計處理后將1多還是0多的信息輸出到積數(shù)翻轉(zhuǎn)電路003進(jìn)行再次判決。所述積數(shù)翻轉(zhuǎn)電路的判決就是比較相鄰兩個數(shù)位(Bit)的1和0。相鄰兩個位分為4種情況11、10、01、00，其中11和00是不平衡的，10和01是平衡的。所述積數(shù)翻轉(zhuǎn)電路003的輸出和幀符號判決電路的輸出經(jīng)過所述同或門004產(chǎn)生后次翻轉(zhuǎn)信號Inv，決定當(dāng)前幀的翻轉(zhuǎn)狀況。所述幀復(fù)用電路002的輸出通過所述二選一復(fù)用電路005變成串行信號，該串行信號和翻轉(zhuǎn)信號經(jīng)過異或門006最終產(chǎn)生串行輸出。
對比于同類芯片，本發(fā)明的所述直流平衡電路的主要改進(jìn)處是在幀符號判決電路與積數(shù)翻轉(zhuǎn)電路的設(shè)置。所述幀符號判決電路采用一對差分信號，而不是固定信號，所述積數(shù)翻轉(zhuǎn)電路采用的是步長為1的UP/DOWN計數(shù)器，而不是步長有2，1，0，-1，-2等多種的復(fù)雜計數(shù)器。在總體結(jié)構(gòu)上也增加了同或門004對Sign和Acc的運算，以及Inv通過單變雙電路008變成正端Ip和負(fù)端In，通過異或門006和鏈接電路009最終產(chǎn)生串行信號輸出。
如圖1所示的是SIGN電路，即幀符號判決電路的結(jié)構(gòu)原理圖，SIGN電路是每幀的直流平衡判決的重要組成模塊，主要是實現(xiàn)對1多還是0多的判決，提供給Dout輸出作為翻轉(zhuǎn)與否的依據(jù)。首先通過所述單變雙電路組把輸入的幀A1A2...A(2N-1)A2N的每一位變成差分幀，如A1變成A1P(正端)和A1N(負(fù)端)，A1P和A1N接入一對晶體管的基極b，這一對晶體管形成一對電流開關(guān)；然后這對電流開關(guān)的集電極c各自輸出到一個第一上拉電阻R1和第二上拉電阻R2，形成1支路和0支路；這對電流開關(guān)的發(fā)射極e連接在一起通過電流源C連接到地。其余2N-1位的連接法和A1類似，這2N對電流開關(guān)的正端的集電極連接在一起和第一上拉電阻R1連接，負(fù)端的集電極連接在一起和第二上拉電阻R2連接，產(chǎn)生一對差分電壓，連接到比較器的輸入，這個差分電壓成正比于1和0的個數(shù)差值。比較器檢測到這個電壓的極性，產(chǎn)生這個字的符號。由一對附加的電流開關(guān)連接Ip和In，Ip和In來自于圖4的單變雙電路008的輸出，這對電流開關(guān)的電流源為Cinv，然后把平衡態(tài)的域值拉開，對已經(jīng)達(dá)平衡的數(shù)據(jù)也能產(chǎn)生一個確定的符號。這是模擬電路能實現(xiàn)到數(shù)字電路的一種方法，優(yōu)點是提供了一種處理更快的、更低功耗的實現(xiàn)方法。
如圖2所示是本發(fā)明的所述積數(shù)翻轉(zhuǎn)電路所使用的UP/DOWN計數(shù)器是k位同步UP/DOWN二進(jìn)制計數(shù)器。T0，T1...T(k-1)是T觸發(fā)器，第一觸發(fā)器T0的輸入端接高電平HIGH，該第一觸發(fā)器T0的輸出端Q0和UP信號經(jīng)過與門(AND)得到UP1輸出，DOWN信號經(jīng)過反相器(INV)后，和第一觸發(fā)器T0的另一個輸出端 接到另一個與門(AND)的輸入端后得到DOWN1輸出。UP1和DOWN1接入或門(OR)的輸入端，該或門的輸出接入下一觸發(fā)器T1的輸入端。T1的輸出Q1和UP1接入到與門(AND)的輸入端，該與門的輸出端為UP2；DOWN和T1的另一個輸出端 經(jīng)過一個另一個與門(AND)后得到DOWN2輸出。UP2和DOWN2接入或門(OR)的輸入端，該或門的輸出接入T2的輸入端，重復(fù)UP1、DOWN1，Q0， 到UP2、DOWN2，Q1， 的這種結(jié)構(gòu)，直到T(k-1)，T(k-1)就直接輸出。這個UP/DOWN計數(shù)器的原理如下由于T0＝1，T1＝UP·Q0+DOWN·Q0，T2＝UP·Q0·Q1+DOWN·Q0·Q1，...
T(k-1)=UP·Q0·Q1···Q(k-1)+DOWN‾·Q‾0·Q‾1···Q(k-1)‾]]>從中可看出，可看出UP＝DOWN＝1時增1，UP＝DOWN＝0時減1，實現(xiàn)圖3所示的功能。
在圖3的表格中，當(dāng)UP＝DOWN＝1，k位輸出Q(k-1)···Q1Q0自上而下從0...00增到1..11，當(dāng)UP＝DOWN＝0，k位輸出Q(k-1)···Q1Q0自上而下從0...00減到1..11，當(dāng)UP＝0，DOWN＝1或UP＝1，DOWN＝0時，k位輸出Q(k-1)···Q1Q0既不增1也不減1，保持不變。
如圖4所示是本發(fā)明提出的直流平衡(DC Balance)的整體電路框圖，所述電路包括幀符號判決電路001、幀復(fù)用電路002和積數(shù)翻轉(zhuǎn)電路003，還包括數(shù)據(jù)鎖存電路007，同或門004，異或門006，二選一復(fù)用電路005，以及單變雙電路組008和鏈接電路009。所述數(shù)據(jù)鎖存電路007用時鐘把并行數(shù)據(jù)，如A1A2...A(2N-1)A2N采集下來，結(jié)果傳遞給所述幀復(fù)用電路002和幀符號判決電路001，所述幀復(fù)用電路002把并行信號復(fù)用成奇數(shù)路信號和偶數(shù)路信號，這兩路信號輸出到所述積數(shù)翻轉(zhuǎn)電路003，所述積數(shù)翻轉(zhuǎn)電路003的輸出積數(shù)翻轉(zhuǎn)信號Acc和所述幀符號判決電路001的輸出幀符號判決信號Sign通過同或門004的運算輸出最終翻轉(zhuǎn)信號Inv，Inv就代表從傳第一位數(shù)據(jù)到最近一位的1多還是0多的信息；Inv通過單變雙電路組008輸出Ip和In，這里單變雙電路組的功能就是實現(xiàn)Ip和輸入Inv同相，In和輸入Inv反相。
所述幀符號判決電路001對并行的一幀信號和反饋的歷史幀信號對Ip和In進(jìn)行統(tǒng)計處理后將當(dāng)前幀的1多還是0多的信息輸出到積數(shù)翻轉(zhuǎn)電路003進(jìn)行再次判決，積數(shù)翻轉(zhuǎn)電路的判決就是比相鄰兩個數(shù)位的1和0，相鄰兩個位分為4種情況11、10、01、00，其中11和00是不平衡的，10和01是平衡的，積數(shù)翻轉(zhuǎn)電路的輸出和幀符號判決電路的輸出經(jīng)過同或門004產(chǎn)生翻轉(zhuǎn)信號，決定當(dāng)前幀的翻轉(zhuǎn)狀況。幀復(fù)用電路002的輸出通過二選一復(fù)用電路005變成串行信號，該串行信號和翻轉(zhuǎn)信號經(jīng)過異或門006產(chǎn)生串行數(shù)據(jù)A1A2...A(2N-1)A2N，再經(jīng)過鏈接電路009把A1A2...A(2N-1)A2N和翻轉(zhuǎn)信號Ip、In鏈接起來，最終產(chǎn)生串行輸出，如A1A2...A(2N-1)A2NIpIn。
所述積數(shù)翻轉(zhuǎn)電路是檢測DC平衡與否的關(guān)鍵模塊，它在幀復(fù)用模塊和幀符號判決電路的后面，判決歷史幀的DC平衡。所謂DC平衡即直流平衡，是指串行的傳輸信號中“1”，和“0”要一樣多。由于DC平衡是一個動態(tài)的概念和要求，積數(shù)電路主要通過判斷相鄰的兩位是否同時為1，或同時為0，或1和0各一個，相鄰兩個Bit位的1和0，相鄰兩個位分為4種情況11、10、01、00，11和00是不平衡的，10和01是平衡的。
同時為1，或同時為0時就需要計數(shù)，同時為1時UP計數(shù)，同時為0時DOWN計數(shù)。也就是說本模塊是實現(xiàn)多位UP/DOWN計數(shù)的功能，是提供給輸出翻轉(zhuǎn)信號是否翻轉(zhuǎn)的依據(jù)。
設(shè)定2N位并行數(shù)據(jù)A1A2...A(2N-1)A2N，通過幀復(fù)用電路，復(fù)用成兩路N位信號，分別為A2A4...A2N和A1A3...A(2N-1)，這兩路N位信號同時連接到k位UP/DOWN計數(shù)器，k的取值滿足下式2N≤2k≤2(N+1)。
k位UP/DOWN計數(shù)器記錄A2A4...A2N和A1A3...A(2N-1)對應(yīng)信號的DC平衡，11和00是不平衡的，11時就加1(UP)，00時就減1(DOWN)。當(dāng)k位UP/DOWN計數(shù)器記錄滿時，就把最高位翻轉(zhuǎn)。
幀符號判決電路是一種用模擬電路實現(xiàn)數(shù)字功能的電路，2N位數(shù)據(jù)和翻轉(zhuǎn)信號即翻轉(zhuǎn)信號為IpIn，Ip和In是兩個數(shù)位，且Ip和In是互反的，即Ip為高電位，則In為低電位，反之亦然，通過差分信號的方式接到比較器的同相端和反相端，在比較器的輸出端輸出2N位數(shù)據(jù)和翻轉(zhuǎn)信號中到底是1多還是0多，也即本幀的DC平衡。
總之，幀符號判決電路判斷出當(dāng)前幀的1多還是0多，積數(shù)翻轉(zhuǎn)電路判斷出歷史幀的1多還是0多；同時根據(jù)當(dāng)前幀和歷史幀的1多和0多最終決定當(dāng)前幀的翻轉(zhuǎn)還是不翻轉(zhuǎn)。也即如果歷史幀1多；當(dāng)前幀1多，則當(dāng)前幀翻轉(zhuǎn)，否則，不翻轉(zhuǎn)；如果歷史幀0多；當(dāng)前幀1多，則當(dāng)前幀不翻轉(zhuǎn)，否則，翻轉(zhuǎn)；也就是說當(dāng)前翻轉(zhuǎn)信號是歷史幀1多信號和當(dāng)前幀1多信號的同或運算。最高位和幀符號判決電路的輸出經(jīng)過同或運算產(chǎn)生當(dāng)前幀的翻轉(zhuǎn)信號IpIn。
翻轉(zhuǎn)信號反饋回給幀符號判決電路和幀復(fù)用電路，在幀復(fù)用電路中，反饋信號分解成Ip和In信號，Ip和In是一隊互反信號。在A1A2...A(2N-1)A2NIpIn中IpIn在取值上為InIp時就是表明當(dāng)前幀是翻轉(zhuǎn)幀，否則就是非翻轉(zhuǎn)幀。
應(yīng)當(dāng)理解的是，本發(fā)明的上述針對具體實施方式
的描述過于具體，并不能因此而理解為對本發(fā)明專利保護(hù)范圍的限制，專利保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種直流平衡電路，其特征在于，其包括幀符號判決電路、幀復(fù)用電路和積數(shù)翻轉(zhuǎn)電路，以及數(shù)據(jù)鎖存電路、同或門、異或門、二選一復(fù)用電路、和單變雙電路組及鏈接電路；所述數(shù)據(jù)鎖存電路用時鐘把并行數(shù)據(jù)采集下來，并傳遞給所述幀復(fù)用電路和所述幀符號判決電路；所述幀復(fù)用電路把并行數(shù)據(jù)信號復(fù)用成奇數(shù)路信號和偶數(shù)路信號，并輸出到所述積數(shù)翻轉(zhuǎn)電路；所述積數(shù)翻轉(zhuǎn)電路通過UP/DOWN計數(shù)器產(chǎn)生輸出積數(shù)翻轉(zhuǎn)信號；所述幀符號判決電路輸出幀符號判決信號；所述幀符號判決信號和積數(shù)翻轉(zhuǎn)信號輸入到所述同或門，產(chǎn)生最終翻轉(zhuǎn)信號；所述最終翻轉(zhuǎn)信號既與所述二選一復(fù)用電路的輸出一起接入所述異或門生成最終的串行信號，同時通過所述單變雙電路組產(chǎn)生正端和負(fù)端差分對，所述差分對和并行的輸入幀信號反饋接入所述幀符號判決電路進(jìn)行統(tǒng)計處理后將1多還是0多的信息輸出到所述積數(shù)翻轉(zhuǎn)電路進(jìn)行再次判決；所述積數(shù)翻轉(zhuǎn)電路的輸出和所述幀符號判決電路的輸出經(jīng)過所述同或門產(chǎn)生當(dāng)前翻轉(zhuǎn)信號，決定當(dāng)前幀的翻轉(zhuǎn)狀況，所述幀復(fù)用電路的輸出通過二選一復(fù)用電路變成串行信號，該串行信號和翻轉(zhuǎn)信號經(jīng)過異或門及所述鏈接電路最終產(chǎn)生串行輸出。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述UP/DOWN計數(shù)器的步長為1。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述積數(shù)翻轉(zhuǎn)電路的判決就是比較相鄰兩個數(shù)位的1和0，相鄰兩個位中11和00是不平衡的，10和01是平衡的。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述幀符號判決電路通過所述單變雙電路組把輸入的幀的每一位變成差分幀，其差分幀的正端和負(fù)端都接入一對晶體管的基極，形成一對電流開關(guān)；該對電流開關(guān)的集電極分別輸出到一個第一和第二上拉電阻；該對電流開關(guān)的發(fā)射極連接在一起通過電流源連接到地；所述各數(shù)位對電流開關(guān)的正端的集電極連接在一起和所述第一上拉電阻連接，負(fù)端的集電極連接在一起和所述第二上拉電阻連接，產(chǎn)生一對差分電壓，連接到一比較器的輸入。
5.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述積數(shù)翻轉(zhuǎn)電路所使用的UP/DOWN計數(shù)器是k位同步UP/DOWN二進(jìn)制計數(shù)器，其包括k-1個T觸發(fā)器，第一觸發(fā)器的輸入端接高電平，第一觸發(fā)器的輸出端和UP信號經(jīng)過與門得到UP1輸出，DOWN信號經(jīng)過反相器后，和第一觸發(fā)器的另一個輸出端接到另一個與門的輸入端后得到DOWN1輸出；UP1和DOWN1輸出接入或門的輸入端，該或門的輸出接入下一觸發(fā)器的輸入端；其中k為用于計數(shù)的自然數(shù)。
6.根據(jù)權(quán)利要求1～5任意權(quán)項所述的電路，其特征在于，所述幀符號判決電路判斷出當(dāng)前幀的1多還是0多，所述積數(shù)翻轉(zhuǎn)電路判斷出歷史幀的1多還是0多；同時根據(jù)當(dāng)前幀和歷史幀的1多和0多最終決定當(dāng)前幀的翻轉(zhuǎn)還是不翻轉(zhuǎn)，當(dāng)前翻轉(zhuǎn)信號是歷史幀1多信號和當(dāng)前幀1多信號的同或運算。
全文摘要
本發(fā)明的一種直流平衡電路，其包括幀符號判決電路、幀復(fù)用電路和積數(shù)翻轉(zhuǎn)電路，以及數(shù)據(jù)鎖存電路、同或門、異或門、二選一復(fù)用電路、和單變雙電路組及鏈接電路；所述幀符號判決電路采用一對差分信號，所述積數(shù)翻轉(zhuǎn)電路采用的是步長為1的UP/DOWN計數(shù)器；本發(fā)明電路在總體結(jié)構(gòu)上增加了同或門對Sign和Acc的運算，以及Inv通過單變雙電路變成正端Ip和負(fù)端In，通過異或門和鏈接電路最終產(chǎn)生串行信號輸出。本發(fā)明電路通過幀符號判決電路使用差分信號接入比較器，更適合傳遞高速信號；同時積數(shù)翻轉(zhuǎn)電路只使用步長為1的UP和DOWN計數(shù)器，不需要額外的查找表，比同類芯片的電路原理更簡潔，實現(xiàn)更可靠，處理速度快。
文檔編號H04B10/02GK1787381SQ20041005257
公開日2006年6月14日 申請日期2004年12月8日 優(yōu)先權(quán)日2004年12月8日
發(fā)明者易律凡, 陳志榮 申請人:中興通訊股份有限公司